CN118507438A - 电子封装件及其制法 - Google Patents

Abstract

一种电子封装件及其制法，主要包括于封装层中嵌埋第一电子元件与第二电子元件，且将线路结构设于该封装层上并电性连接该第一电子元件与第二电子元件，并使该线路结构具有热连接该第一电子元件的散热部，故该第一电子元件所产生的热能可通过该散热部迅速散出至外界，以避免因该封装层过热而影响第二电子元件的运行的问题。

Description

电子封装件及其制法

技术领域

本发明有关一种半导体封装制程，尤指一种具散热机制的电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等覆晶型封装模块。

图1为现有半导体封装件1的剖面示意图。如图1所示，现有半导体封装件1将多个半导体芯片10,11通过多个导电凸块14间隔设置于封装基板13上，以令任二相邻的半导体芯片10,11之间形成有一间隙A，并以底胶15包覆该些导电凸块14，再以封装层12包覆该些半导体芯片10,11与底胶15。通过将多颗半导体芯片10,11封装成一颗芯片模块的特性，使该半导体封装件1具有较多的I/O数，且可以大幅增加处理器的运算能力，减少信号传递的延迟时间，以应用于高密度线路/高传输速度/高叠层数/大尺寸设计的高阶产品。

然而，现有半导体封装件1中，具高运算功能的半导体芯片10，如系统单芯片(System-On-Chip，简称SoC)，于运行时会产生大量的热，故当具不同功能的半导体芯片10,11整合于同一封装层12内时，具高运算功能的半导体芯片10于工作时所产生的热会聚热于该封装层12中，使该封装层12过热而影响其它形式(如存储器)的半导体芯片11的运行。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，可至少部分地解决现有技术的问题。

本发明的电子封装件，包括：封装层；第一电子元件，其嵌埋于该封装层中；第二电子元件，其以与该第一电子元件间隔设置的方式嵌埋于该封装层中；以及线路结构，其设于该封装层上并电性连接该第一电子元件与第二电子元件，其中，该线路结构具有热连接该第一电子元件的散热部。

本发明亦提供一种电子封装件的制法，包括：将第一电子元件与第二电子元件以相互间隔设置的方式嵌埋于封装层中；以及形成线路结构于该封装层上，以令该线路结构电性连接该第一电子元件与第二电子元件，其中，该线路结构具有热连接该第一电子元件的散热部。

前述的电子封装件及其制法中，该线路结构包含绝缘层、形成于该绝缘层上的线路层、及形成于该绝缘层中且电性连接该线路层与第一电子元件的多个导电盲孔。

前述的电子封装件及其制法中，该散热部包含多个相互堆叠的散热柱。

前述的电子封装件及其制法中，该散热部为单一散热柱。

前述的电子封装件及其制法中，该散热部还包含至少一散热柱及至少一热连接该散热柱的散热层。

前述的电子封装件及其制法中，该线路结构具有连接该散热部的接地线。

前述的电子封装件及其制法中，该散热部贯穿该线路结构。

前述的电子封装件及其制法中，该散热部未贯穿该线路结构。

前述的电子封装件及其制法中，该第一电子元件于对应该散热部处设有散热体。例如，该散热体为散热片。

由上可知，本发明的电子封装件及其制法中，主要通过该线路结构具有散热部的设计，使该散热部可热连接该第一电子元件，以强化该第一电子元件的散热效果，故相比于现有技术，当该第一电子元件具高运算功能时，其于运行过程中所产生的热能可通过该散热部迅速散出至外界，以避免因该封装层过热而影响第二电子元件的运行的问题。

附图说明

图1为现有半导体封装件的剖面示意图。

图2A至图2D为本发明的电子封装件的制法的剖视示意图。

图2C-1为图2C的局部放大上视示意图。

图2E为图2D的后续制程的剖视示意图。

图3A、图3B及图3C为图2D的其它不同实施例的剖视示意图。

图4A至图4F为图2D的散热部件的各种形状的上视示意图。

主要组件符号说明

1 半导体封装件

10,11 半导体芯片

12,22 封装层

13 封装基板

14,200,210 导电凸块

15 底胶

2,3 电子封装件

20 第一电子元件

20a,21a 作用面

20b,21b 非作用面

21 第二电子元件

22a 第一表面

22b 第二表面

23 线路结构

230 绝缘层

231 线路层

232 导电盲孔

234 电性接触垫

24 导电元件

25,35 散热体

26,36 散热部

260 散热柱

27 绝缘保护层

28 散热架

280 导热层

29 电子装置

290 粘着材

360 散热层

361 接地线

364 散热垫

9 承载板

90 粘着层

91 离形层

A 间隙

L 切割路径。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2A至图2D为本发明的电子封装件2的制法的剖视示意图。

如图2A所示，于一整版面(panel)规格或晶圆级(wafer level)规格的承载板9上配置多个相互间隔的第一电子元件20与第二电子元件21。

所述的承载板9包含如半导体材料(如硅或玻璃)或其它板材的板体，其上依序形成有一粘着层90与离形层91。

所述的第一电子元件20为主动元件、被动元件、封装结构或其组合者，且该主动元件如半导体芯片，而该被动元件如电阻、电容及电感。

于本实施例中，该第一电子元件20为系统单芯片(System-On-Chip，简称SoC)形式的半导体芯片，其具有相对的作用面20a与非作用面20b，该作用面20a上具有多个电极垫，且于各该电极垫上形成有导电凸块200，并以该非作用面20b结合至该离形层91。例如，该导电凸块200为金属柱(如铜柱)、焊锡材或其组合。

再者，可于该第一电子元件20的作用面20a上依需求设置散热体25。例如，该散热体25为散热片形式，其形状可依需求设计，如图4A至图4F所示的各种几何形状，并无特别限制。应可理解地，该第一电子元件20的部分电极垫或导电凸块可作为散热垫或散热凸块，而无需额外增设散热片形式的散热体25。

所述的第二电子元件21为主动元件、被动元件、封装结构或其组合者，且该主动元件如半导体芯片，而该被动元件如电阻、电容及电感。

于本实施例中，该第二电子元件21为存储器(Memory)形式的半导体芯片，其具有相对的作用面21a与非作用面21b，该作用面21a上具有多个电极垫，且于各该电极垫上形成有导电凸块210，并以该非作用面21b结合至该离形层91。例如，该导电凸块210为金属柱(如铜柱)、焊锡材或其组合。

应可理解地，基于芯片形式，该第一电子元件20的宽度大于该第二电子元件21的宽度。

如图2B所示，形成一封装层22于该承载板9的离形层91上，以包覆该第一电子元件20与第二电子元件21，其中，该封装层22具有相对的第一表面22a与第二表面22b，以令该封装层22以其第二表面22b结合至该离形层91上。

于本实施例中，该封装层22为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、环氧树脂(epoxy)、模封化合物(molding compound)或其它适当封装材料。例如，该封装层22采用压合(lamination)或模压(molding)的方式形成于该承载板9上。

再者，可通过整平制程或薄化制程，移除该封装层22的第一表面22a的部分材料，使该散热体25、该第一及第二电子元件20,21的作用面20a,20a上的导电凸块200,210与该封装层22的第一表面22a共平面，以令该散热体25与该些导电凸块200,210(或第一及第二电子元件20,21的作用面20a,20a)外露于该封装层22。例如，当形成该封装层22于该承载板9上时，该封装层22覆盖该第一及第二电子元件20,21的作用面20a,20a及其上的导电凸块200,210，再以研磨或切割方式移除该封装层22的部分材料(亦可依需求同时移除该散热体25与该导电凸块200,210的部分材料)，使该散热体25与该些导电凸块200,210(或第一及第二电子元件20,21的作用面20a,20a)齐平该封装层22的第一表面22a。

应可理解地，如图3A所示的电子封装件3，该封装层22的第一表面22a的薄化程度可依需求设计，使散热体35凸出该封装层22的第一表面22a。

如图2C所示，形成一具有散热部26的线路结构23于该封装层22上，使该线路结构23电性连接该第一及第二电子元件20,21的导电凸块200,210，且该散热部26热连接该散热体25(或该第一电子元件20的作用面20a)。

于本实施例中，该线路结构23包含至少一绝缘层230、形成于该绝缘层230上的线路层231、及多个形成于该绝缘层230中且电性连接该导电凸块200,210与该线路层231的导电盲孔232，其中，该线路结构23于最外层的绝缘层230上可形成一如防焊层的绝缘保护层27，使最外层的线路层231部分外露于该绝缘保护层27，供作为电性接触垫234，以结合多个含有焊锡材料的导电元件24。例如，以线路重布层(redistribution layer，简称RDL)的制作方式形成该线路结构23，其中，形成该线路层231的材料为铜，且形成该绝缘层230的材料为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或其它介电材。

再者，于最内侧的绝缘层230处，该些导电盲孔232环绕该散热体25，如图2C-1所示。

另外，该散热部26包含多个相互堆叠的散热柱260，以接触该散热体25(或该第一电子元件20的作用面20a)，其中，该散热部26贯穿该线路结构20。例如，于制作该导电盲孔232时，一并制作散热用盲孔，以于该散热用盲孔中填入金属材，供作为该散热柱260，且最外层的散热柱260上亦可设置导电元件24。应可理解地，该散热柱260的孔形可依需求设计，如图4A至图4F所示的各种几何形状，其与该散热体25的形状可相同或相异，并无特别限制。

另外，于另一实施例中，如图3A所示的电子封装件3，散热部36亦可为单一散热柱，其于制作完成最外层的线路层231后，才进行钻孔，以制作出深度较深的散热柱。

进一步，如图3B所示，该散热部26亦可配合线路层的制作，一并形成散热层360，故可通过该散热层360热连接各该散热柱260，且该散热层360于最外层处可连接一如电性接触垫的散热垫364，以结合导电元件；或者，如图3C所示，散热部26配合线路层的制作，使该散热部26连接该线路结构的接地线361。因此，有关该散热部的态样繁多，可依需求设计，并不限于上述。

如图2D所示，移除该承载板9及其上的粘着层90与离形层91，以外露出该封装层22的第二表面22b及该第一与第二电子元件20,21的非作用面20b,21b，且沿如图2C所示的切割路径L进行切单制程，以获取多个电子封装件2。

于本实施例中，如图2E所示，后续制程中，该电子封装件2可通过该些导电元件24接置于一如电路板的电子装置29上。进一步，该电子装置29上可通过如焊锡或粘胶的粘着材290接置一散热架28，且该散热架28通过一作为导热介面材(TIM)的导热层280接触结合该封装层22的第二表面22b及该第一与第二电子元件20,21的非作用面20b,21b。

再者，若散热体35凸出该封装层22的第一表面22a，则将获得如图3A所示的电子封装件3，其散热部36并未贯穿该线路结构23。

因此，本发明的制法中，主要通过该线路结构23具有散热部26,36的设计，使该散热部26,36能热连接该第一电子元件20的作用面20a，以强化该第一电子元件20的散热效果，故相比于现有技术，当该第一电子元件20具高运算功能时，其于运行过程中所产生的热能将通过该散热部26,36迅速散出至外界，以避免因该封装层22过热而影响第二电子元件21的运行的问题。

本发明还提供一种电子封装件2,3，包括：一封装层22、嵌埋于该封装层22中的第一电子元件20、嵌埋于该封装层22中的第二电子元件21、以及一设于该封装层22上的线路结构23。

所述的第二电子元件21以与该第一电子元件20间隔设置的方式嵌埋于该封装层22中。

所述的线路结构23电性连接该第一与第二电子元件20,21，其中，该线路结构23具有热连接该第一电子元件20的散热部26,36。

于一实施例中，该线路结构23包含至少一绝缘层230、形成于该绝缘层230上的线路层231、及多个形成于该绝缘层231中且电性连接该线路层231与第一电子元件20的导电盲孔232。

于一实施例中，该散热部26包含多个相互堆叠的散热柱260。

于一实施例中，该散热部36为单一散热柱。

于一实施例中，该散热部26还包含至少一散热柱260及至少一热连接该散热柱260的散热层360。

于一实施例中，该线路结构23具有连接该散热部26的接地线361。

于一实施例中，该散热部26贯穿该线路结构23。

于一实施例中，该散热部36未贯穿该线路结构23。

于一实施例中，该第一电子元件20于对应该散热部26,36处设有散热体25,35。例如，该散热体25,35为散热片。

综上所述，本发明的电子封装件及其制法，通过该线路结构具有散热部的设计，使该散热部热连接该第一电子元件，以强化该第一电子元件的散热效果，故当该第一电子元件具高运算功能时，其于运行过程中所产生的热能得以通过该散热部迅速散出至外界，以避免因该封装层过热而影响第二电子元件的运行的问题。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，包括：

封装层；

第一电子元件，其嵌埋于该封装层中；

第二电子元件，其以与该第一电子元件间隔设置的方式嵌埋于该封装层中；以及

线路结构，其设于该封装层上并电性连接该第一电子元件与第二电子元件，其中，该线路结构具有热连接该第一电子元件的散热部。

2.如权利要求1所述的电子封装件，其中，该线路结构包含绝缘层、形成于该绝缘层上的线路层、及形成于该绝缘层中且电性连接该线路层与第一电子元件的多个导电盲孔。

3.如权利要求1所述的电子封装件，其中，该散热部包含多个相互堆叠的散热柱。

4.如权利要求1所述的电子封装件，其中，该散热部为单一散热柱。

5.如权利要求1所述的电子封装件，其中，该散热部还包含至少一散热柱及至少一热连接该散热柱的散热层。

6.如权利要求1所述的电子封装件，其中，该线路结构具有连接该散热部的接地线。

7.如权利要求1所述的电子封装件，其中，该散热部贯穿该线路结构。

8.如权利要求1所述的电子封装件，其中，该散热部未贯穿该线路结构。

9.如权利要求1所述的电子封装件，其中，该第一电子元件于对应该散热部处设有散热体。

10.如权利要求9所述的电子封装件，其中，该散热体为散热片。

11.一种电子封装件的制法，包括：

将第一电子元件与第二电子元件以相互间隔设置的方式嵌埋于封装层中；以及

形成线路结构于该封装层上，以令该线路结构电性连接该第一电子元件与第二电子元件，其中，该线路结构具有热连接该第一电子元件的散热部。

12.如权利要求11所述的电子封装件的制法，其中，该线路结构包含绝缘层、形成于该绝缘层上的线路层、及形成于该绝缘层中且电性连接该线路层与第一电子元件的多个导电盲孔。

13.如权利要求11所述的电子封装件的制法，其中，该散热部包含多个相互堆叠的散热柱。

14.如权利要求11所述的电子封装件的制法，其中，该散热部为单一散热柱。

15.如权利要求11所述的电子封装件的制法，其中，该散热部还包含至少一散热柱及至少一热连接该散热柱的散热层。

16.如权利要求11所述的电子封装件的制法，其中，该线路结构具有连接该散热部的接地线。

17.如权利要求11所述的电子封装件的制法，其中，该散热部贯穿该线路结构。

18.如权利要求11所述的电子封装件的制法，其中，该散热部未贯穿该线路结构。

19.如权利要求11所述的电子封装件的制法，其中，该第一电子元件于对应该散热部处设有散热体。

20.如权利要求19所述的电子封装件的制法，其中，该散热体为散热片。