CN118337216A - 模数转换器中电容翻转方法及逐次逼近型模数转换器 - Google Patents

Abstract

本公开涉及模数转换器中电容翻转方法及逐次逼近型模数转换器，所述方法包括：在比较器启动逐次比较之前，将N位常规电容中除了最高位常规电容以外的其余常规电容的第一端初始接0，将冗余位电容的第一端初始接参考电压；在比较器进行第i次比较之前，将第i次比较对应的常规电容的第一端翻转为接参考电压；在比较器完成第i次比较且在第i次比较对应的常规电容之后一位是冗余位电容的情况下，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，并保持位于第i次比较对应的常规电容之后一位冗余位电容的第一端接参考电压。由此，能够有效提高向参考电压翻错后的容错量，提高模数转换器的模数转换精度。

Description

模数转换器中电容翻转方法及逐次逼近型模数转换器

技术领域

本公开涉及模数转换器技术领域，尤其涉及一种模数转换器中电容翻转方法及逐次逼近型模数转换器。

背景技术

逐次逼近型模数转换器(SAR ADC)因其结构简单、功耗低、工艺友好的特点应用广泛，如图1所示单通道SAR ADC基本电路结构主要包含采样保持电路(S/H)、模数转换器DAC、比较器、逐次逼近逻辑电路(SAR Logic)等部分。其中，采样保持电路对输入的模拟信号Vin进行采样与保持，由比较器对采样保持电路所保持的Vin与DAC产生的电压信号Vdac进行比较，比较结果由SAR Logic进行数字逻辑锁存并控制DAC翻转产生新的电压信号，并与Vin再次比较，SAR Logic一般采用二分查找算法基于比较器的比较结果控制DAC产生的电压信号，如图2示出SAR ADC基本工作原理，Vref为外部提供给DAC的参考电压，SAR Logic第一次控制DAC输出的电压信号Vdac是Vref/2，第二次为Vref/2±Vref/4，第三次是Vref/2±Vref/4±Vref/8，第四次是Vref/2±Vref/4±Vref/8±Vref/16，依次进行N位比较，在此过程中DAC建立的电压信号Vdac逐渐逼近Vin，或者说逐位判断Vin是小于Vdac还是大于Vdac，如果第n次的Vin＞Vdac，则比较器输出逻辑高电平或“l”，SAR Logic的第n位为1。反之，Vin＜Vdac，比较器输入逻辑低电平或“0”，SAR Logic的第n位为0，以此类推，直至比较到最低有效位。上述操作结束后，也就完成了模拟信号Vin到数字信号Dout的转换，转换结果可以锁存在SAR Logic内。

其中，DAC目前普遍使用电容型DAC，它能比电阻型DAC提供更好的匹配性，如图3所示，一种基于电容型DAC的SAR ADC的结构示意图，电容型DAC主要包括二进制电容阵列(C_N、C_N-1、C_N-2、…、C₂、C_1A)以及其它寄生电容(C_1B、C_P)，二进制电容阵列中各个电容通过开关连接参考电压Vref(也即置1)或接地(也即置0)，SAR Logic控制各个电容所对应的开关进行切换，来控制二进制电容阵列中各个电容接参考电压还是接地，也即实现控制二进制电容阵列进行电容翻转，从而可以输出不同的电压信号至比较器。

对于传统的SAR ADC结构以4bit为例子，需要进行4次比较，电容型DAC中各个电容的权重为8-4-2-1，权重相当于电容值，用于基于比较结果计算出数字信号，正常情况下若比较器每次比较均正确，则SAR Logic最后输出数字信号与输入模数信号应相差在1LSB(Least Significant Bit，最低有效位)以内，例如，设电容型DAC中各个电容的权重为8-4-2-1，若Vin＝4.2，如图4(a)所示，4次比较结果均正确，则输出Dout＝0×8+1×4+0×2+0×1＝4则转换结果正确。而实际工作中，由于电容型DAC建立不充分或者比较器精度等原因，在比较器两端输入信号的电压接近时可能出现错误的比较结果，即使后面的转换都正确，最后输出与输入偏差也会大于1LSB，如图4(b)所示，第2次比较错误(也即出现错误的比较结果)，导致输出错误的转换结果Dout＝0×8+0×4+1×2+1×1＝3。

在实际应用中为了保证模数转换的正确性，会给电容型DAC中的二进制电容阵列加入额外的电容作为冗余位，来消除因为部分转换错误对最终输出的影响。如若电容型DAC原始权重8-4-2-1，可以变为7-4-2-1-1，如图5(a)所示，5次比较结果均正确，则输出Dout＝0×7+1×4+0×2+0×1+0×1＝4则代表转换结果正确，和图5(b)所示，第二位比较错误，则输出Dout＝0×7+0×4+1×2+1×1+1×1＝4，由此可见，即使第二位比较错误，只要后面各位比较均正确，最后输出的转换结果也是正确的。加入冗余是以增加一次量化周期为代价来换取精度，上例是将8拆分为7和1，总电容不变，也可以将电容型DAC权重改为8-4-2-2-1等，也即插入一位，这样可以增加模数转换器的有效位数。因高位电容对ADC的性能影响更大，保证高位电容有足够的冗余对ADC性能很重要。

现有技术中通常采用移位猜一方式来控制二进制电容阵列进行电容翻转，移位猜一方式的主要逻辑可以简述为：二进制电容阵列中各个电容初始置0，当次比较到任意位电容时，将该位电容翻转为置Vref，然后根据比较器输出的比较结果，对该位电容翻转为接0或保持为Vref，例如，针对若比较器输出比较结果为1，该位电容由Vref翻转为接0，若比较器输出比较结果为0，保持接Vref，并将下一位电容翻转为置Vref，进行下一次比较，以此类推，直至比较到最小有效位。然而，当二进制电容阵列中插入冗余位电容后，上述传统的移位猜一逻辑只能保证向0翻转的冗余，也即加入冗余位电容会使得低位电容向Vref翻转的个数变多，但是向0翻转的电容个数不会增加，因此高位电容向Vref翻转的容错量较低，使得向Vref翻转错误(即当位电容因误判向Vref翻转)很难被后面补救，很小的建立误差就会使得最终结果不收敛，降低了模数转换器的模数转换精度。

发明内容

有鉴于此，本公开提出了一种模数转换器中电容翻转方法及逐次逼近型模数转换器，能够提高向参考电压翻错后的容错量，有利于提高模数转换器的模数转换精度。

根据本公开的一方面，提供了一种模数转换器中电容翻转方法，所述模数转换器包括：二进制电容阵列以及比较器，所述二进制电容阵列包括N位常规电容以及至少一个位于常规电容之间的冗余位电容，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和，所述二进制电容阵列用于根据参考电压向所述比较器输出电压信号，所述比较器用于将输入的模拟信号与所述二进制电容阵列输出的电压信号进行比较，得到比较结果，所述比较结果用于确定所述模拟信号对应的数字信号以及控制所述二进制电容阵列进行电容翻转，以输出不同的电压信号；所述方法包括：在所述比较器启动逐次比较之前，将所述N位常规电容中的最高位常规电容的第一端初始接参考电压，将所述N位常规电容中除所述最高位常规电容以外的其余常规电容的第一端初始接0，以及将所述冗余位电容的第一端初始接参考电压；所述N位常规电容的第二端与所述冗余位电容的第二端连接所述比较器；在所述比较器进行逐次比较期间，控制所述二进制电容阵列进行电容翻转，其中，在所述比较器的第i次比较对应的是常规电容且所述比较器进行第i次比较之前，将所述第i次比较对应的常规电容的第一端翻转为接所述参考电压；以及，在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是冗余位电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并保持位于所述第i次比较对应的常规电容之后一位冗余位电容的第一端接所述参考电压，i∈[1,I]，I＝N+M，M为冗余位电容的数量。

在一种可能的实现方式中，所述方法还包括：在所述比较器的第i次比较对应的是冗余位电容且所述比较器完成所述第i次比较的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容的第一端翻转为接0或保持接所述参考电压，并将位于所述第i次比较对应的冗余位电容之后一位常规电容的第一端翻转为接所述参考电压。

在一种可能的实现方式中，所述方法还包括：在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是常规电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并将位于所述第i次比较对应的常规电容之后一位常规电容的第一端翻转为接所述参考电压。

在一种可能的实现方式中，在所述第i次比较的比较结果指示第i次比较的电压信号大于所述模拟信号的情况下，所述第i次比较对应的电容的第一端保持接所述参考电压；或者，在所述第i次比较的比较结果指示第i次比较的电压信号小于所述模拟信号的情况下，所述第i次比较对应的电容的第一端翻转为接0；其中，第i次比较对应的电容包括常规电容或冗余位电容。

在一种可能的实现方式中，所述冗余位电容包括第一分裂电容和第二分裂电容，其中，所述方法还包括：在所述比较器启动逐次比较之前，将所述冗余位电容中的第一分裂电容的第一端初始接所述参考电压，以及将所述冗余位电容中的第二分裂电容的第一端初始接0；在所述比较器进行逐次比较期间，在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是所述冗余位电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并保持位于所述第i次比较对应的常规电容之后一位冗余位电容中两个分裂电容的第一端的初始连接状态不变，并将位于所述冗余位电容中两个分裂电容之后一位常规电容的第一端翻转为接所述参考电压。

在一种可能的实现方式中，所述方法还包括：在所述比较器的第i次比较对应的是冗余位电容且所述比较器完成所述第i次比较的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压；并保持位于所述冗余位电容之后一位常规电容的第一端接所述参考电压。

在一种可能的实现方式中，所述根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压，包括：在所述第i次比较的比较结果指示所述第i次比较的电压信号小于所述模拟信号的情况下，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0；或，在所述第i次比较的比较结果指示所述第i次比较的电压信号大于所述模拟信号的情况下，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压。

在一种可能的实现方式中，所述方法通过带置位功能的D触发器将所述二进制电容阵列中任意电容翻转为接所述参考电压。

根据本公开的另一方面，提供了一种逐次逼近型模数转换器，包括：采样保持电路，用于对输入的模拟信号进行采样和保持，并输出采样信号至比较器；二进制电容阵列，所述二进制电容阵列包括N位常规电容以及至少一个位于常规电容之间的冗余位电容，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和，所述二进制电容阵列用于在逐次逼近逻辑电路的控制下，根据参考电压，向所述比较器输出电压信号；所述比较器，用于将所述采样保持电路输出的采样信号与所述二进制电容阵列输出的电压信号进行比较，得到比较结果并输入至所述逐次逼近逻辑电路；所述逐次逼近逻辑电路，用于执行所述的电容翻转方法，以实现根据所述比较器输出的比较结果，控制所述二进制电容阵列进行电容翻转，以输出不同的电压信号；以及，根据所述比较器输出的比较结果，确定所述模拟信号对应的数字信号。

在一种可能的实现方式中，所述逐次逼近逻辑电路中包括：带置位功能的D触发器，用于将所述二进制电容阵列中任意电容翻转为接所述参考电压。

根据本公开的各方面，通过将二进制电容阵列中的冗余位电容初始接参考电压，这样在冗余位电容的前一位常规电容确定出比较结果后，冗余位电容没有从0翻转到接参考电压的翻转操作，只有前一位常规电容有由参考电压翻转为接0或保持接参考电压的操作，这样可以将二进制电容阵列中低位段向0翻转的电容增多，将高位段向参考电压翻转的电容减少，从而可以提高向参考电压翻错后的容错量，也即使得二进制电容阵列向参考电压翻错后具有一定的纠错能力，有利于提高模数转换器的转换精度。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出相关技术中单通道SAR ADC基本电路结构的示意图。

图2示出相关技术中单通道SAR ADC基本工作原理的示意图。

图3示出相关技术中一种基于电容型DAC的SAR ADC的结构示意图。

图4(a)示出相关技术中比较器正确比较时普通4位电容型DAC输出电压信号的示意图。

图4(b)示出相关技术中比较器出现错误比较时普通4位电容型DAC输出电压信号的示意图。

图5(a)示出相关技术中比较器正确比较时加入冗余位的电容型DAC输出电压信号的示意图。

图5(b)示出相关技术中比较器出现错误比较时加入冗余位的电容型DAC输出电压信号的示意图。

图6示出相关技术中差分模式下ADC中对二进制电容阵列进行传统移位猜一的电容翻转过程的示意图。

图7示出关技术中单端模式下ADC中对加入冗余位电容2C的二进制电容阵列进行移位猜一的电容翻转过程的示意图。

图8示出根据本公开实施例的一种模数转换器中电容翻转方法的流程示意图。

图9示出根据本公开实施例的加入冗余位电容2C电容的二进制电容阵列在未进行逐次比较前的电容状态示意图。

图10示出根据本公开实施例的在比较器进行第3次比较时二进制电容阵列的电容翻转逻辑的示意图。

图11示出根据本公开实施例的在比较器进行第4次比较时二进制电容阵列的电容翻转逻辑的示意图。

图12示出根据本公开实施例的在比较器未进行逐次比较前的二进制电容阵列的电容状态示意图。

图13示出根据本公开实施例的当比较器进行第3次比较时针对图12中二进制电容阵列所执行的电容翻转逻辑的示意图。

图14示出示出根据本公开实施例的当比较器进行第4次比较针对冗余位电容中两个分裂电容的电容翻转逻辑的示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

可知晓的是，实际场景中的模数转换器ADC可以包括差分模式ADC或单端模式ADC，例如，如图6所示为差分模式下ADC中对二进制电容阵列(8C、4C、2C、1C、1C)进行传统移位猜一的电容翻转过程，其中，初始状态(也即比较器进行逐次比较之前)下的二进制电容阵列中最高位电容8C置Vref，其它各个电容均置0，也即第一次比较前的电容(8C)一端置Vref，其余电容置0，根据第一次比较的比较结果决定8C保持接Vref或者翻转为接0，例如若比较器输出比较结果为1，则连接比较器P端一侧的8C由Vref翻转为接0，此时4C由0翻转为接Vref，等效为4C由Vref转接0，为方便理解，称此过程为向0翻转4C，连接比较器N端一段的8C接Vref不变，4C由0转接Vref，等效为4C由0转接Vref，为方便理解，称此过程为向Vref翻转4C，此操作改变1/2Vref，每次比较结果对当位电容进行翻转或保持，并且下一位电容由0翻转为置Vref，以此类推，直至比较到最低有效位1C，以此做二分法查找，来比较结果输出转换后的数字信号。

可知晓，针对单端模式的ADC，连接比较器N端的电容不进行翻转，只有连接比较器P端的电容进行翻转，图7示出单端模式下ADC中对加入冗余位电容2C的二进制电容阵列(7C、4C、2C、2C、1C)进行移位猜一方式的电容翻转过程，初始状态下的二进制电容阵列中7C置Vref，其它各个电容均置0，第一次比较完成后电容(7C)一端保持置参考电压Vref，第二次比较完成后4C电容一端置Vref，当比较到第一个2C(也即图中虚线圈出的2C)时，冗余位2C一开始接0，当第一个2C对应的比较结果为1时，第一个2C从Vref翻转为接0，并进行冗余位2C从0翻转到Vref的操作，等效为没有翻转，如果比较结果为0，冗余位2C从0翻转到Vref，前一位2C连接Vref不变，等效向0翻转2C。由图7可见，当插入冗余位电容后，原有的移位猜一逻辑只能保证向0翻转的冗余，也即加入冗余位电容能使得低位电容向Vref翻转的个数变多，但是向0翻转的电容个数不会增加，因此高位电容向Vref翻转错误很难被后面补救，很小的建立误差就会使得最终结果不收敛。

表1示出的是传统移位猜一逻辑下加入冗余位电容后各位冗余情况，容错量为低位的冗余量，表示在此范围内的建立误差等导致的错误翻转可以被低位的冗余补救，使得最终结果正确，容错量越大代表越安全，自纠错能力越强，电容翻错对最终结果的影响越小。传统移位猜一逻辑向Vref翻转的容错量为0，表示在高位比较错误时(当位电容因误判向Vref翻转)，即使后续量化正确也不可补救，导致最后输出结果与输入信号相差大于1LSB，使得数模转换器的数模转换性能不理想。

表1

电容阵列中的各位电容	16	8	7	4	2	2	1
								当位向0翻的电容	8	1	3	2	0	1	/
当位向Vref翻的电容	8	7	4	2	2	1	/
								若当位出错，向vref误翻转的电容	8	7	4	2	2	1	/
低位段可以向0翻转电容和	7	6	3	1	1	0	/
								当位向Vref误翻后的冗余电容	-1	-1	-1	-1	-1	-1	/
向vref翻惜的容错量	0	0	0	0	0	0	/
								若当位出借，向0误翻转的电容	8	1	3	2	0	1	/
低位段可以向Vref翻转电容和	16	9	5	3	1	0	/
								当位向0误翻后的冗余电容	8	8	2	1	1	-1	/
向0翻错的容错量	9	9	3	2	2	0	/

由此可见，在单端模式的SAR ADC中，传统的移位猜一逻辑在冗余位电容处不能实现预想的冗余效果，仅仅只有向0翻转的容错量，这种传统移位猜一逻辑在高速应用时，由于DAC中二进制电容阵列的参考电压建立时间不够，导致比较器输出错误比较结果，使得后续电容翻转错误不能被纠正回来而使模数转换器的模数转换精度下降。

有鉴于此，本公开实施例提出一种模数转换器中电容翻转方法，相当于一种优化的移位猜一逻辑，或者说是基于传统移位猜一逻辑所作出的优化方案，利用本公开实施例的电容翻转方法，通过改变冗余位电容的接法，能够提高模数转换器的冗余能力，无论是向0误翻或者向Vref误翻转电容，都有一定的容错量来使得最终结果正确，有利于提高模数转换器的模数转换性能。

应理解，本公开实施例提出的电容翻转方法可以应用于各种采用电容型DAC(也即二进制电容阵列)的模数转换器，例如基于上述图3示出的SAR ADC3可知，模数转换器可以包括：二进制电容阵列以及比较器，其中，二进制电容阵列可以包括N位常规电容以及至少一个位于常规电容之间的冗余位电容(例如上述图7中示出的冗余位电容2C)，其中，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和(例如图7中冗余位电容2C等于之后的两位1C之和)，二进制电容阵列用于根据参考电压向比较器输出电压信号Vdac，比较器用于将输入的模拟信号Vin与二进制电容阵列输出的电压信号Vdac进行比较，得到比较结果，该比较结果用于确定模拟信号对应的数字信号以及控制二进制电容阵列进行电容翻转，以向比较器逐次输出不同的电压信号。

基于上述模数转换器，图8示出根据本公开实施例的一种模数转换器中电容翻转方法的流程示意图。该电容翻转方法可以由逐次逼近型模数转换器(SAR ADC)中的逐次逼近逻辑电路(SAR Logic)执行，如图8所示，该电容翻转方法包括：

步骤S81，在比较器启动逐次比较之前，将N位常规电容中的最高位常规电容的第一端初始接参考电压，将N位常规电容中除最高位常规电容以外的其余常规电容的第一端初始接0，以及将冗余位电容的第一端初始接参考电压；N位常规电容的第二端与冗余位电容的第二端连接比较器，以向比较器输出电压信号；

步骤S82，在比较器进行逐次比较期间，控制二进制电容阵列进行电容翻转，其中，在比较器的第i次比较对应的是常规电容且比较器进行第i次比较之前，将第i次比较对应的常规电容的第一端翻转为接参考电压；以及，

在比较器完成第i次比较且在第i次比较对应的常规电容之后一位电容是冗余位电容的情况下，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，并保持位于第i次比较对应的常规电容之后一位冗余位电容的第一端接参考电压，i∈[1,I]，I＝N+M，M为冗余位电容的数量。

其中，接0也即接地，或者说置0，接参考电压也即置1，如图3所示，逐次逼近逻辑电路可以通过控制二进制电容阵列中各个电容对应的开关翻转(也即开关切换)，来实现控制各个电容是接0还是接参考电压Vref。在实际应用中，也可以通过带置位功能的D触发器将二进制电容阵列中任意电容翻转为接参考电压(也即置1)，对此本公开实施例不作限制。

其中，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，包括：在第i次比较的比较结果指示第i次比较的电压信号大于模拟信号的情况下，将第i次比较对应的常规电容的第一端保持接参考电压；或者，在第i次比较的比较结果指示第i次比较的电压信号小于模拟信号的情况下，将第i次比较对应的常规电容的第一端翻转为接0。

为便于理解本公开实施例的电容翻转方法，以图9示出的加入冗余位电容2C电容的二进制电容阵列(7C、4C、2C、2C、1C)进行示例性说明，图9示出在比较器进行逐次比较之前，二进制电容阵列中最高位电容7C初始接Vref，各个其余常规电容均初始接0，冗余位电容2C初始接参考电压Vref，图10示出比较器进行第3次比较时上述二进制电容阵列的电容翻转逻辑，其中，前两次比较可以按照传统移位猜一逻辑分别控制7C和4C进行电容翻转，当前要进行第3次比较且第3次比较对应的是常规电容2C，先将常规电容2C由接0翻转为接Vref，由于常规电容2C之后一位是冗余位电容2C，在比较器输出第3次比较的比较结果后，可以根据第3次比较的比较结果，将常规电容2C翻转为接0或保持接Vref，其中，若比较结果为1(也即第i次比较的电压信号Vdac小于输入的模拟信号Vin)，则将常规电容2C翻转为接0，并保持冗余位电容2C接Vref不变，也即冗余位电容2C没有从0翻转到Vref的操作，只由前一位的常规电容2C由Vref翻转为接0，等效为向0翻转2C，若比较结果为0(也即电压信号Vdac大于模拟信号Vin)，则将常规电容2C保持接Vref，并保持冗余位电容2C接Vref不变，也即两个2C都没有翻转操作。上述方式相较于上述图7示出的传统移位猜一逻辑中让冗余位电容2C初始接0来说，本公开实施例中将冗余位电容初始保持接Vref，能够将低位段向0翻转的电容增多，将高位段向Vref翻转的电容减少，从而提高了高位段向Vref翻错的容错量，使得二进制电容阵列无论向0或向vref误翻转后均有一定的纠错能力。

可理解，第i次比较还可能针对的是冗余位电容，由此，在一种可能的实现方式中，所述方法还包括：在比较器的第i次比较对应的是冗余位电容且比较器完成第i次比较的情况下，根据第i次比较的比较结果，将第i次比较对应的冗余位电容的第一端翻转为接0或保持接参考电压，并将位于第i次比较对应的冗余位电容之后一位常规电容的第一端翻转为接参考电压。可理解的是，由于在比较到冗余位之前，冗余位电容一直是接参考电压的，因此，可以在比较器的第i次比较对应的是冗余位电容且比较器完成第i次比较的情况下，直接根据第i次比较的比较结果，将第i次比较对应的冗余位电容的第一端翻转为接0或保持接参考电压，并将位于第i次比较对应的冗余位电容之后一位常规电容的第一端翻转为接参考电压，而无需先将冗余位电容翻转为接参考电压，再根据比较结果控制冗余位电容接0或接参考电压。

其中，在第i次比较的比较结果指示第i次比较的电压信号大于模拟信号的情况下，第i次比较对应的冗余位电容的第一端保持接参考电压；或者，在第i次比较的比较结果指示第i次比较的电压信号小于模拟信号的情况下，第i次比较对应的冗余位电容的第一端翻转为接0。例如，图11示出当前将进行第4次比较时的电容翻转逻辑，第4次比较对应的冗余位电容2C，若当前比较结果为1(也即电压信号小于模拟信号)，将冗余位电容2C翻转为接0，并将冗余位电容2C之后一位常规电容1C翻转为接参考电压，若比较结果为0(也即电压信号大于模拟信号)，则冗余位电容2C可以保持接参考电压，并将冗余位电容2C之后一位常规电容1C翻转为接参考电压。

可理解，第i次比较还可能针对的是常规电容且在第i次比较对应的常规电容之后一位电容仍是常规电容，例如图9中常规电容7C之后一位仍是常规电容4C，在该情况下可以采用传统移位猜一方式控制常规电容7C进行电容翻转，由此，在一种可能的实现方式中，在比较器完成第i次比较且在第i次比较对应的常规电容之后一位电容是常规电容的情况下，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，并将位于第i次比较对应的常规电容之后一位常规电容的第一端翻转为接参考电压。

如上所述，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，包括：在第i次比较的比较结果指示第i次比较的电压信号大于模拟信号的情况下，将第i次比较对应的常规电容的第一端保持接参考电压；或者，在第i次比较的比较结果指示第i次比较的电压信号小于模拟信号的情况下，将第i次比较对应的常规电容的第一端翻转为接0。例如，第2次比较对应的常规电容4C，在比较前先将4C翻转为接Vref，则若比较结果为1(也即电压信号小于模拟信号)，将常规电容4C可以翻转为接0，并将之后一位常规电容2C翻转为接参考电压，若比较结果为0(也即电压信号大于模拟信号)，将常规电容4C可以保持接参考电压，并将之后一位常规电容2C翻转为接参考电压，以此类推，针对图9中二进制电容阵列的第5次比较的电容翻转逻辑与上述第2次比较相同。应理解，在第一次比较时由于最高位电容7C初始接Vref，则可以直接根据第一次比较结果将最高位电容7C保持接Vref或翻转为接0。

表2示出单端模式下加入冗余位电容后利用本公开实施例的电容翻转方法的电容冗余情况，由表2可见，利用本公开实施例的电容翻转方法能够有效将高位段向上翻错后的容错量提高，代价是牺牲一定的向下翻错的容错量，但是最终做到了均衡的目的，使得向上或向下误翻转后均有一定的纠错能力。

表2

电容阵列中的各位电容	16	8	7	4	2	2(置1)	1
								当位向0翻的电容	8	1	3	2	2	1	/
当位向Vref翻的电容	8	7	4	2	0	1	/
								若当位出错，向vref误翻转的电容	8	7	4	2	0	1	/
低位段可以向0翻转电容和	9	8	5	3	1	0	/
								当位向Vref误翻后的冗余电容	1	1	1	1	1	-1	/
向vref翻惜的容错量	2	2	2	2	2	0	/
								若当位出借，向0误翻转的电容	8	1	3	2	2	1	/
低位段可以向Vref翻转电容和	14	7	3	1	1	0	/
								当位向0误翻后的冗余电容	6	6	0	-1	-1	-1	/
向0翻错的容错量	7	7	1	0	0	0	/

根据本公开实施例的电容翻转方法，通过将二进制电容阵列中的冗余位电容初始接参考电压，这样在冗余位电容的前一位常规电容确定出比较结果后，冗余位电容没有从0翻转到接参考电压的翻转操作，只有前一位常规电容有由参考电压翻转为接0或保持接参考电压的操作，这样可以将二进制电容阵列中低位段向0翻转的电容增多，将高位段向参考电压翻转的电容减少，从而可以提高向参考电压翻错后的容错量，也即使得二进制电容阵列向参考电压翻错后具有一定的纠错能力，有利于提高模数转换器的转换精度。

考虑到，实际应用中冗余位电容还可能是由两位分裂电容组成，也即还可以结合移位猜一和分裂式翻转的逻辑，实现向0误翻和向Vref误翻的容错量均衡，使得向0或向Vref误翻转后的纠错能力更加均衡，由此，在一种可能的实现方式中，设二进制电容阵列的任一冗余位电容包括第一分裂电容和第二分裂电容，其中，所述方法还包括：

在比较器启动逐次比较之前，将冗余位电容中的第一分裂电容的第一端初始接参考电压，以及将冗余位电容中的第二分裂电容的第一端初始接0；

在比较器进行逐次比较期间，在比较器完成第i次比较且在第i次比较对应的常规电容之后一位电容是冗余位电容的情况下，根据第i次比较的比较结果，将第i次比较对应的常规电容的第一端翻转为接0或保持接参考电压，并保持位于第i次比较对应的常规电容之后一位冗余位电容中两个分裂电容的第一端的初始连接状态不变，并将位于冗余位电容中两个分裂电容之后一位常规电容的第一端翻转为接参考电压。

示例性地，以图12示出的比较器未进行逐次比较前的二进制电容阵列(8C、4C、2C、1C、1C、1C、1C)为例，其中，图12中圈出的两个1C相当于一个冗余位电容2C的两个分裂电容1C，其中，第一个1C可以是第一分裂电容，第二个1C可以是第二分裂电容，也即第一个1C的第一端初始接参考电压Vref，第二个1C的第一端初始接0；其它常规电容(8C、4C、2C以及最后两个1C)的第一端初始接0。应理解，如果二进制电容阵列中有多个冗余位电容均可改为分裂式电容结构，也即均可以改成由两个分裂电容作为一个冗余位电容。

应理解，可以参照上述传统移位猜一逻辑实现图12中常规电容8C和4C的电容翻转逻辑，也即，二进制电容阵列中不是冗余位电容的其它电容可以参照传统的移位猜一逻辑进行操作，在此不做赘述，图13示出当比较器进行第3次比较时针对图12中二进制电容阵列所执行的电容翻转逻辑，如图13所示，先将第3次比较对应的常规电容2C翻转为接Vref，在比较器输出第3次比较的比较结果后，根据该比较结果，将常规电容2C的第一端翻转为接0或保持接Vref，跳过冗余位电容中的两个分裂电容，保持该冗余位电容中两个分裂电容1C的第一端的初始连接状态不变，将位于冗余位电容中两个分裂电容之后一位常规电容1C的第一端翻转为接Vref，也即在常规电容2C位比较后，跳过冗余位电容，对之后一位常规1C进行置1操作，而常规电容2C选择接Vref或者0，实现向0或向Vref的操作，这样可以减少二进制电容阵列中向Vref翻转的次数，提高向Vref翻错的容错量，虽然会降低向0翻错的容错量，但会实现向Vref和向0翻错的均衡纠错能力。

可理解，第i次比较还可能针对的是冗余位电容中的两个分裂电容，由此，在一种可能的实现方式中，所述方法还包括：在比较器的第i次比较对应的是冗余位电容且比较器完成第i次比较的情况下，根据第i次比较的比较结果，将第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接参考电压；并保持位于冗余位电容之后一位常规电容的第一端接参考电压。该方式可以理解为，当比较到冗余位电容时，无需先将冗余位电容翻转为接参考电压，而是直接根据比较器输出的比较结果，对冗余位电容中的第一分裂电容和第二分裂电容分别翻转为接0或接参考电压，也即在冗余位比较后，控制冗余位电容中一半的分裂电容向0或者向Vref翻转。

具体地，上述根据第i次比较的比较结果，将第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接参考电压，包括：在第i次比较的比较结果指示第i次比较的电压信号小于模拟信号的情况下，将第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0；或，在第i次比较的比较结果指示第i次比较的电压信号大于模拟信号的情况下，将第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接参考电压。

示例性地，图14示出当比较器进行第4次比较针对冗余位电容中两个分裂电容的电容翻转逻辑，如图14所示，若第4次比较的比较结果为1(也即第4次比较的电压信号小于模拟信号)，则将原本接Vref的第一分裂电容的第一端翻转为接0，若第4次比较的比较结果为0(第4次比较的电压信号大于模拟信号)，则将原本接0的第二分裂电容的第一端翻转为接Vref，并保持两个分裂电容之后的一位常规电容1C接Vref，在进行下一次比较时，可以根据下一次比较的比较结果，对该常规电容1C进行翻转或保持的操作。

表3示出本公开实施例上述电容翻转方法所实现的移位猜一结合分裂电容的冗余情况，由表3所见，利用本公开实施例的电容翻转方法能够进一步提高向Vref翻错的容错量，使向Vref和向0翻错的容错量更加均衡，使得向上或向下误翻转后均有一定均衡的纠错能力。

表3

根据本公开实施例，通过将冗余位电容中两个分裂电容分别初始接参考电压和0，这样在冗余位电容的前一位常规电容确定出比较结果后，冗余位电容中两个分裂电容没有翻转操作，在比较到冗余位电容时再对冗余位电容中一半的分裂电容向0或者向Vref翻转，这样可以使二进制电容阵列向Vref和向0翻错的容错量更加均衡，使得向上或向下误翻转后均有一定均衡的纠错能力，有利于提高模数转换器的转换精度。

本公开实施例提供的上述电容翻转方法，可以是针对单端SAR ADC的电容翻转方式，能够提高单端SAR ADC的冗余能力，能有效保证单端SAR ADC的性能，与传统移位猜一逻辑相比，主要通过改动了冗余位电容的接法，提高了向Vref翻错的容错量，进而提高了单端SAR ADC的模数转换精度，逻辑实现方式简单，但效果显著。

需要说明的时，上述图9至图14是以单端模式SAR ADC的二进制电容阵列进行示例性说明，针对差分模式SAR ADC的二进制电容阵列可以采用相似的电容翻转逻辑，也即，可以将差分模式SAR ADC的二进制电容阵列中的冗余位电容初始接参考电压，其它常规电容接0，再参照差分模式下的传统移位猜一逻辑控制二进制电容阵列的电容翻转，在此不做赘述。

基于上述本公开实施例提供的电容翻转方法，本公开实施例还提供一种逐次逼近型模数转换器，包括：

采样保持电路，用于对输入的模拟信号进行采样和保持，并输出采样信号至比较器；

二进制电容阵列，二进制电容阵列包括N位常规电容以及至少一个位于常规电容之间的冗余位电容，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和，二进制电容阵列用于在逐次逼近逻辑电路的控制下，根据参考电压，向比较器输出电压信号；

比较器，用于将采样保持电路输出的采样信号与二进制电容阵列输出的电压信号进行比较，得到比较结果并输入至逐次逼近逻辑电路；

逐次逼近逻辑电路，用于执行上述电容翻转方法，以实现根据比较器输出的比较结果，控制二进制电容阵列进行电容翻转，以输出不同的电压信号；以及，根据比较器输出的比较结果，确定模拟信号对应的数字信号。

在一种可能的实现方式中，逐次逼近逻辑电路中包括：带置位功能的D触发器，用于将二进制电容阵列中任意电容翻转为接参考电压。

应理解，本公开实施例对于逐次逼近逻辑电路的具体电路结构不作限制，只要能实现上述逐次逼近逻辑电路所需实现的功能逻辑即可，也即本公开实施例提供的上述电容翻转方法可以通过硬件电路实现，当然也可以通过软件程序，或者软硬件结合的方式实现，对此本公开实施例不作限制。

本公开实施例的逐次逼近型模数转换器的模数转换性能更高。

附图中的流程图和框图显示了根据本公开的多个实施例的方法和产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、单元、电路、程序段或指令的一部分，所述模块、单元、电路、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种模数转换器中电容翻转方法，所述模数转换器包括：二进制电容阵列以及比较器，所述二进制电容阵列包括N位常规电容以及至少一个位于常规电容之间的冗余位电容，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和，所述二进制电容阵列用于根据参考电压向所述比较器输出电压信号，所述比较器用于将输入的模拟信号与所述二进制电容阵列输出的电压信号进行比较，得到比较结果，所述比较结果用于确定所述模拟信号对应的数字信号以及控制所述二进制电容阵列进行电容翻转，以输出不同的电压信号；其特征在于，所述方法包括：

在所述比较器启动逐次比较之前，将所述N位常规电容中的最高位常规电容的第一端初始接参考电压，将所述N位常规电容中除所述最高位常规电容以外的其余常规电容的第一端初始接0，以及将所述冗余位电容的第一端初始接参考电压；所述N位常规电容的第二端与所述冗余位电容的第二端连接所述比较器；

在所述比较器进行逐次比较期间，控制所述二进制电容阵列进行电容翻转，其中，在所述比较器的第i次比较对应的是常规电容且所述比较器进行第i次比较之前，将所述第i次比较对应的常规电容的第一端翻转为接所述参考电压；以及，

在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是冗余位电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并保持位于所述第i次比较对应的常规电容之后一位冗余位电容的第一端接所述参考电压，i∈[1,I]，I＝N+M，M为冗余位电容的数量。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在所述比较器的第i次比较对应的是冗余位电容且所述比较器完成所述第i次比较的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容的第一端翻转为接0或保持接所述参考电压，并将位于所述第i次比较对应的冗余位电容之后一位常规电容的第一端翻转为接所述参考电压。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是常规电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并将位于所述第i次比较对应的常规电容之后一位常规电容的第一端翻转为接所述参考电压。

4.根据权利要求1至3任一项所述的方法，其特征在于，在所述第i次比较的比较结果指示第i次比较的电压信号大于所述模拟信号的情况下，所述第i次比较对应的电容的第一端保持接所述参考电压；或者，在所述第i次比较的比较结果指示第i次比较的电压信号小于所述模拟信号的情况下，所述第i次比较对应的电容的第一端翻转为接0；

其中，第i次比较对应的电容包括常规电容或冗余位电容。

5.根据权利要求1所述的方法，其特征在于，所述冗余位电容包括第一分裂电容和第二分裂电容，其中，所述方法还包括：

在所述比较器启动逐次比较之前，将所述冗余位电容中的第一分裂电容的第一端初始接所述参考电压，以及将所述冗余位电容中的第二分裂电容的第一端初始接0；

在所述比较器进行逐次比较期间，在所述比较器完成所述第i次比较且在所述第i次比较对应的常规电容之后一位电容是所述冗余位电容的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的常规电容的第一端翻转为接0或保持接所述参考电压，并保持位于所述第i次比较对应的常规电容之后一位冗余位电容中两个分裂电容的第一端的初始连接状态不变，并将位于所述冗余位电容中两个分裂电容之后一位常规电容的第一端翻转为接所述参考电压。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在所述比较器的第i次比较对应的是冗余位电容且所述比较器完成所述第i次比较的情况下，根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压；并保持位于所述冗余位电容之后一位常规电容的第一端接所述参考电压。

7.根据权利要求6所述的方法，其特征在于，所述根据所述第i次比较的比较结果，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0，或，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压，包括：

在所述第i次比较的比较结果指示所述第i次比较的电压信号小于所述模拟信号的情况下，将所述第i次比较对应的冗余位电容中的第一分裂电容的第一端翻转为接0；或，

在所述第i次比较的比较结果指示所述第i次比较的电压信号大于所述模拟信号的情况下，将所述第i次比较对应的冗余位电容中的第二分裂电容的第一端翻转为接所述参考电压。

8.根据权利要求1所述的方法，其特征在于，所述方法通过带置位功能的D触发器将所述二进制电容阵列中任意电容翻转为接所述参考电压。

9.一种逐次逼近型模数转换器，其特征在于，包括：

采样保持电路，用于对输入的模拟信号进行采样和保持，并输出采样信号至比较器；

二进制电容阵列，所述二进制电容阵列包括N位常规电容以及至少一个位于常规电容之间的冗余位电容，冗余位电容的电容值大于或等于位于冗余位电容之后各位电容的电容值之和，所述二进制电容阵列用于在逐次逼近逻辑电路的控制下，根据参考电压，向所述比较器输出电压信号；

所述比较器，用于将所述采样保持电路输出的采样信号与所述二进制电容阵列输出的电压信号进行比较，得到比较结果并输入至所述逐次逼近逻辑电路；

所述逐次逼近逻辑电路，用于执行权利要求1至8任一项所述的方法，以实现根据所述比较器输出的比较结果，控制所述二进制电容阵列进行电容翻转，以输出不同的电压信号；以及，根据所述比较器输出的比较结果，确定所述模拟信号对应的数字信号。

10.根据权利要求9所述的模数转换器，其特征在于，所述逐次逼近逻辑电路中包括：带置位功能的D触发器，用于将所述二进制电容阵列中任意电容翻转为接所述参考电压。