[go: up one dir, main page]

CN118280832A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN118280832A
CN118280832A CN202410425797.3A CN202410425797A CN118280832A CN 118280832 A CN118280832 A CN 118280832A CN 202410425797 A CN202410425797 A CN 202410425797A CN 118280832 A CN118280832 A CN 118280832A
Authority
CN
China
Prior art keywords
etching
gas
nitride layer
round
intermediate product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410425797.3A
Other languages
English (en)
Inventor
徐军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Optical Communication Co ltd
Original Assignee
Shanghai Optical Communication Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Optical Communication Co ltd filed Critical Shanghai Optical Communication Co ltd
Priority to CN202410425797.3A priority Critical patent/CN118280832A/zh
Publication of CN118280832A publication Critical patent/CN118280832A/zh
Priority to PCT/CN2025/083270 priority patent/WO2025214099A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种半导体器件的形成方法，所述方法包括：提供半导体基底，所述半导体基底上依次形成有氧化物层和氮化物层；进行至少一轮刻蚀工艺，以去除所述氮化物层；其中，每轮刻蚀工艺包括：采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，其中，所述第一气体包含HF和水蒸气；输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，其中，所述第二气体包含氨气；对所述半导体基底进行加热。本发明可以通过一轮或多轮刻蚀工艺，去除氮化物层，并且有效改善刻蚀平整度，提高器件品质。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
在半导体制造工艺中，可能需要形成氧化物层和氮化物层的叠层结构，并需要在适当的操作后去除叠层结构中的外层结构或上层结构。例如在氧化物层的表面形成氮化物层作为停止层或应力调整层，后续还需要去除所述停止层或应力调整层。
然而在现有的去除氮化物层的工艺中，刻蚀平整度(Uniformity)不足，影响器件品质。
亟需一种半导体器件的形成方法，可以在依次形成氧化物层和氮化物层后，有效去除氮化物层，并提高刻蚀平整度，有效提高器件品质。
发明内容
本发明解决的技术问题是提供一种半导体器件的形成方法，可以通过一轮或多轮刻蚀工艺，去除氮化物层，并且有效改善刻蚀平整度，提高器件品质。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体基底，所述半导体基底上依次形成有氧化物层和氮化物层；进行至少一轮刻蚀工艺，以去除所述氮化物层；其中，每轮刻蚀工艺包括：采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，其中，所述第一气体包含HF和水蒸气；输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，其中，所述第二气体包含氨气；对所述半导体基底进行加热。
可选的，去除所述氮化物层的至少一部分，包括：在去除所述氮化物层的至少一部分的过程中生成第一中间产物，所述第一中间产物包含硅酸。
可选的，所述输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，包括：向刻蚀腔室输入所述第二气体，以使所述硅酸在所述氨气和所述HF气体的混合气体氛围下生成SiF4，所述SiF4在所述氨气和所述HF气体的混合气体氛围下继续形成六氟硅酸氨。
可选的，所述氨气的气体浓度大于所述HF气体的气体浓度。
可选的，所述对所述半导体基底进行加热，包括：分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物；输入氮气，以在所述氮气氛围下抽离所述气态副产物。
可选的，生成所述中间产物的第一工艺温度小于所述加热的第二工艺温度；其中，所述第一工艺温度为20℃至120℃；和/或所述第二工艺温度为130℃至250℃。
可选的，在所述进行至少一轮刻蚀工艺之前，所述方法还包括：根据所述第一气体中包含的HF和水蒸气的气体浓度比，确定所述氮化物层的刻蚀时长-刻蚀速率曲线，其中，不同的气体浓度比具有预先测定的氮化物层的刻蚀时长-刻蚀速率曲线，所述刻蚀速率曲线包含匀速刻蚀区间和速率下降区间；选择单轮刻蚀时长，所述单轮刻蚀时长选自所述匀速刻蚀区间包含的刻蚀时长；根据所述氮化物层的厚度和所述单轮刻蚀时长，确定刻蚀轮数；其中，单轮刻蚀时长越小，所述氮化物层的厚度越大，所述刻蚀轮数越大。
可选的，采用下述公式，确定所述刻蚀轮数：
其中，N用于表示刻蚀轮数，L用于表示所述氮化物层的厚度，Ti用于表示单轮刻蚀时长，Ri用于表示与Ti对应的刻蚀速率，用于表示向上取整运算。
可选的，去除所述氮化物层的刻蚀工艺的轮次为N，其中，N为正整数，且N≥2；其中，自首轮刻蚀工艺至第N-1轮刻蚀工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第一比值；在第N轮工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第二比值；所述第二比值小于所述第一比值。
可选的，所述半导体基底包含凸出的栅极结构，所述氧化物层和氮化物层包含覆盖所述栅极结构的侧壁的竖直侧墙。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，在每轮刻蚀工艺中，可以先采用包含HF和水蒸气的第一气体对氮化物层进行刻蚀，去除氮化物层的至少一部分，然后输入包含氨气的第二气体，并在第二气体和第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，可以通过加热分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物，然后从所述刻蚀腔室抽离所述气态副产物，从而可以通过一轮或多轮刻蚀工艺，去除氮化物层，采用上述方案，由于始终在气体氛围下对氮化物层进行刻蚀，相比于液体刻蚀，刻蚀速度较慢，有效改善刻蚀平整度，提高器件品质。另外，由于形成中间产物和分解中间产物的化学反应为可逆反应，通过采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，对所述半导体基底进行加热可以实现对可逆反应的反应方向的有效控制。进一步，通过在去除所述氮化物层的至少一部分的过程中生成第一中间产物，所述第一中间产物包含硅酸，可以通入以一定比例混合的HF气体与水蒸气与氮化物层反应生成硅酸，实现对氮化物层的刻蚀。此外，由于硅酸为气雾态和/或液态，形成后会遮挡氮化物层，导致刻蚀速率下降，此时可以通过多轮刻蚀，在气体氛围下完成对氮化物层的刻蚀。
进一步，通过向刻蚀腔室输入所述第二气体，以使所述硅酸在所述氨气和所述HF气体的混合气体氛围下生成SiF4，所述SiF4在所述氨气和所述HF气体的混合气体氛围下继续形成六氟硅酸氨，可以在第二气体和第一气体的混合气体氛围下形成能够被热分解的六氟硅酸氨，从而保持在气体气氛下完成对氮化物层的刻蚀。
进一步，通过氨气的气体浓度大于所述HF气体的气体浓度，相比于现有技术中磷酸对氮化物和氧化物之间的刻蚀比较低，导致在去除氮化物的过程中，对氧化物的损伤过大，采用本发明实施例的方案，可以提高氮化物和氧化物的刻蚀比，从而对氧化物层进行保护。
进一步，通过分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物；输入氮气，以在所述氮气氛围下抽离所述气态副产物，可以在抽离气态副产物的过程中，通过输入氮气实现对氧化物层和剩余的氮化物层的保护，从而保持在气体气氛下完成对氮化物层的刻蚀。
进一步，生成所述中间产物的第一工艺温度小于所述加热的第二工艺温度；其中，所述第一工艺温度为20℃至120℃；和/或所述第二工艺温度为130℃至250℃，由于形成中间产物和分解中间产物的化学反应为可逆反应，采用上述方案，可以利用较低的工艺温度刻蚀氮化物形成中间产物，采用较高的工艺温度加热分解中间产物，实现对可逆反应的反应方向的有效控制。进一步地，在自首轮刻蚀工艺至第N-1轮刻蚀工艺中，在加热之后，还可以包括对刻蚀腔室降温至所述第一工艺温度的步骤，以实现多轮刻蚀工艺的循环实施，从而采用多轮刻蚀工艺，提高去除氮化物层的精细性。
进一步，根据所述第一气体中包含的HF和水蒸气的气体浓度比，确定所述氮化物层的刻蚀时长-刻蚀速率曲线，其中，不同的气体浓度比具有预先测定的氮化物层的刻蚀时长-刻蚀速率曲线，所述刻蚀速率曲线包含匀速刻蚀区间和速率下降区间；选择单轮刻蚀时长，所述单轮刻蚀时长选自所述匀速刻蚀区间包含的刻蚀时长；根据所述氮化物层的厚度和所述单轮刻蚀时长，确定刻蚀轮数；其中，单轮刻蚀时长越小，所述氮化物层的厚度越大，所述刻蚀轮数越大。采用上述方案，通过刻蚀速率曲线包含匀速刻蚀区间和速率下降区间，在匀速刻蚀区间包含的刻蚀时长中选择刻蚀时长，可以有效控制刻蚀速度，进一步改善刻蚀平整度。此外，根据氮化物层的厚度和单轮刻蚀时长，确定刻蚀轮数，可以预先确定刻蚀轮数，从而有利于后续工艺的准备与实施，例如自首轮刻蚀工艺至第N-1轮刻蚀工艺中，在加热之后对刻蚀腔室降温至所述第一工艺温度等，进一步提高多轮刻蚀工艺之间的流畅性，提高生产效率并降低生产成本。
进一步，自首轮刻蚀工艺至第N-1轮刻蚀工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第一比值；在第N轮工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第二比值；所述第二比值小于所述第一比值。采用上述方案，可以在首轮刻蚀工艺至第N-1轮刻蚀工艺中，通过采用较大的气体浓度比，提高刻蚀速度和工艺效率，在第N轮工艺中，通过采用较小的气体浓度比，降低刻蚀速率，进一步改善刻蚀平整度，提高器件品质。
进一步，所述半导体基底包含凸出的栅极结构，所述氧化物层和氮化物层包含覆盖所述栅极结构的侧壁的竖直侧墙，由于栅极结构及侧墙工艺均为器件的关键工艺，对刻蚀平整度的需求较高，且栅极结构的侧墙的宽度往往较小，形成的应力调整层的厚度也相应较小，例如氧化物层和/或氮化物层的厚度为纳米级(如厚度在1纳米至1微米之间)，此时对于刻蚀的精细度需求更大，且对氧化物层的保护需求也更大，尤其需要采用本发明实施例的方案，始终在气体氛围下对氮化物层进行刻蚀，降低刻蚀速度较慢，有效改善刻蚀平整度。
附图说明
图1是本发明实施例中一种半导体器件的形成方法的流程图；
图2至图4是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图；
图5是本发明实施例中一种氮化物层的刻蚀时长-刻蚀速率曲线的示意图。
附图标记说明：
半导体基底200，氧化物层210，氮化物层220，刻蚀腔室20。
具体实施方式
如前所述，在半导体制造工艺中，可能需要形成氧化物层和氮化物层的叠层结构，并需要在适当的操作后去除叠层结构中的外层结构或上层结构。
在一种具体应用场景中，可以在氧化物层的表面形成氮化物层作为停止层，后续去除所述停止层。
在另一种具体应用场景中，可以在形成栅极结构，然后对源、漏极进行离子注入之后，可以在氧化物层的表面形成氮化物层作为应力调整层，改善器件整体的应力效果，后续也需要去除所述应力调整层。
然而在现有的去除氮化物层的工艺中，刻蚀平整度(Uniformity)不足，影响器件品质。
经过研究发现，在现有技术中，采用磷酸去除氮化物层，由于磷酸为液体，而液体刻蚀速度较快，因此存在平整度不足等问题。
在本发明实施例中，在每轮刻蚀工艺中，可以先采用包含HF和水蒸气的第一气体对氮化物层进行刻蚀，去除氮化物层的至少一部分，然后输入包含氨气的第二气体，并在第二气体和第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，可以通过加热分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物，然后从所述刻蚀腔室抽离所述气态副产物，从而可以通过一轮或多轮刻蚀工艺，去除氮化物层，采用上述方案，由于始终在气体氛围下对氮化物层进行刻蚀，相比于液体刻蚀，刻蚀速度较慢，有效改善刻蚀平整度。另外，由于形成中间产物和分解中间产物的化学反应为可逆反应，通过采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，对所述半导体基底进行加热可以实现对可逆反应的反应方向的有效控制。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图1，图1是本发明实施例中一种半导体器件的形成方法的流程图。所述半导体器件的形成方法可以包括步骤S11至步骤S12：
步骤S11：提供半导体基底，所述半导体基底上依次形成有氧化物层和氮化物层；
步骤S12：进行至少一轮刻蚀工艺，以去除所述氮化物层，其中，每轮刻蚀工艺包括：采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，其中，所述第一气体包含HF和水蒸气，输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，其中，所述第二气体包含氨气，对所述半导体基底进行加热。
以下结合图2至图4对上述方法进行说明。
图2至图4是本发明实施例中一种半导体器件的形成方法中各步骤对应的器件剖面结构示意图。
参照图2，提供半导体基底200，所述半导体基底200上依次形成有氧化物层210和氮化物层220，采用第一气体对所述氮化物层220进行刻蚀，以去除所述氮化物层220的至少一部分。
在具体实施中，所述半导体器件的形成方法可以在刻蚀腔室20中进行，以采用第一气体对所述氮化物层220进行刻蚀。
其中，所述半导体基底200可以为硅衬底，或者所述半导体基底200的材料还可以包括锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体基底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。
需要指出的是，所述半导体基底200还可以包括位于所述半导体基底200的表面的结构，例如可以包括栅极结构，例如还可以包括金属互连结构等，并不限于所述半导体基底200的表面以内的部分。
所述氧化物层210可以为氧化硅，例如为SiO2。所述氧化物层210还可以为氧化锗、氧化镓、氧化铟或其他适当的半导体氧化物材料。
所述氮化物层220可以为氮化硅，例如为Si3N4。所述氮化物层220还可以为氮化锗、氮化镓、氮化铟或其他适当的半导体氮化物材料。
在下文描述中，可以采用氧化硅和氮化硅作为示例进行说明，但并不构成对氧化物层210和氮化物层220所使用的具体材料的限制。
其中，所述第一气体可以包含氟化氢气体(HF)和水蒸气。
进一步地，去除所述氮化物层220的至少一部分的步骤可以包括：在去除所述氮化物层220的至少一部分的过程中生成第一中间产物，所述第一中间产物包含硅酸。
在具体实施中，可以采用下述化学反应式，生成所述第一中间产物：
Si3N4+4H++9H2O→3H2SiO3+4NH4 +；
在本发明实施例中，通过在去除所述氮化物层220的至少一部分的过程中生成第一中间产物，所述第一中间产物包含硅酸，可以通入以一定比例混合的HF气体与水蒸气与氮化物层220反应生成硅酸，实现对氮化物层220的刻蚀。此外，由于硅酸为气雾态和/或液态，形成后会遮挡氮化物层220，导致刻蚀速率下降，此时可以通过多轮刻蚀，在气体氛围下完成对氮化物层220的刻蚀。
参照图3，输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物。
其中，所述第二气体可以包含氨气(NH3)。
具体地，每轮刻蚀工艺中的第二气体可以是在去除氮化物层220的部分后输入的，以对去除该部分氮化物层220后得到的副产物进行处理。
需要指出的是，当氮化物层220的厚度较薄时，也可以仅进行单轮刻蚀工艺，该第二气体可以是在去除氮化物层220的全部后输入的，以对去除全部氮化物层220后得到的副产物进行处理。
在本发明实施例中，在每轮刻蚀工艺中，可以先采用包含HF和水蒸气的第一气体对氮化物层220进行刻蚀，去除氮化物层220的至少一部分，然后输入包含氨气的第二气体，并在第二气体和第一气体的混合气体氛围下所述半导体基底上生成中间产物，从而可以始终在气体氛围下对氮化物层220进行刻蚀，相比于液体刻蚀，刻蚀速度较慢，有效改善刻蚀平整度。
在本发明实施例的一种具体实施方式中，可以原位地输入第二气体。例如在采用第一气体对所述氮化物层进行刻蚀后，可以保持晶圆在原位置，向刻蚀腔体20输入第二气体。
在本发明实施例中，通过原位地输入包含氨气的第二气体，并在第二气体和第一气体的混合气体氛围下所述半导体基底上生成中间产物，从而可以进一步有效保障始终在气体氛围下对氮化物层220进行刻蚀。
进一步地，所述输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物的步骤可以包括：向刻蚀腔室20输入所述第二气体，以使所述硅酸在所述氨气和所述HF气体的混合气体氛围下生成SiF4，所述SiF4在所述氨气和所述HF气体的混合气体氛围下继续形成六氟硅酸氨((NH4)2SiF6)。
需要特别指出的是，在上述生成SiF4和(NH4)2SiF6的过程中，由于第一气体仍然存在，因此生成硅酸的步骤仍在进行。可以理解的是，硅酸覆盖氮化硅层220，如前文所述，由于硅酸为气雾态和/或液态，形成后会遮挡氮化物层220，导致刻蚀速率下降，因此生成硅酸的反应速度理论上会变慢。
在具体实施中，可以采用下述化学反应式，生成所述中间产物：
H2SiO3+4HF+4NH3→SiF4+3H2O+4NH3；
SiF4+2HF+2NH3→(NH4)2SiF6；
在本发明实施例中，通过向刻蚀腔室20输入所述第二气体，以使所述硅酸在所述氨气和所述HF气体的混合气体氛围下生成SiF4，所述SiF4在所述氨气和所述HF气体的混合气体氛围下继续形成六氟硅酸氨，可以在第二气体和第一气体的混合气体氛围下形成能够被热分解的六氟硅酸氨，从而保持在气体气氛下完成对氮化物层220的刻蚀。
由上可知，中间产物可以包含SiF4和六氟硅酸氨。换言之，在生成所述中间产物的过程中，生成SiF4的步骤和生成六氟硅酸氨的步骤均持续进行。
进一步地，所述氨气的气体浓度可以大于所述HF气体的气体浓度。
在本发明实施例中，通过氨气的气体浓度大于所述HF气体的气体浓度，相比于现有技术中磷酸对氮化物和氧化物之间的刻蚀比较低，导致在去除氮化物的过程中，对氧化物的损伤过大，采用本发明实施例的方案，可以提高氮化物和氧化物的刻蚀比，从而对氧化物层210进行保护。
更进一步地，所述氨气的气体浓度与所述HF的气体浓度的比例大于等于3。
需要特别指出的是，在包含HF的第一气体和包含氨气的第二气体的混合气体氛围下，氧化物也可以与HF和氨气反应，通过设置氨气的气体浓度与所述HF的气体浓度的比例大于等于3，可以通过比翻倍关系(即氨气的气体浓度为HF的气体浓度的2倍)更加悬殊的浓度比例，在对氮化物层220进行刻蚀的同时，实现对氧化物层210的有效保护。
参照图4，对所述半导体基底进行加热。
在具体实施中，通过加热，可以分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物，然后从所述刻蚀腔室20抽离所述气态副产物。
在本发明实施例的一种具体实施方式中，所述加热步骤可以是原位地进行的。例如在生成中间产物后，可以保持晶圆在原位置，进行原位加热。
在本发明实施例中，通过原位加热，可以进一步保持原位地分解所述中间产物以使所述中间产物的至少一部分加热生成气态副产物，从而可以进一步有效保障始终在气体氛围下对氮化物层220进行刻蚀。
在本申请的一个实施例中，可以在每轮刻蚀工艺中，通过加热后降温实现退火操作。
具体而言，由于形成中间产物和分解中间产物的化学反应为可逆反应，通过加热后降温，可以采用较高的工艺温度加热分解中间产物，然后利用较低的工艺温度刻蚀氮化物形成中间产物，实现对可逆反应的反应方向的有效控制。
在本申请的另一个具体实施例中，可以在首轮刻蚀工艺中对所述半导体基底进行加热后，保持加热后的温度，直至末轮刻蚀工艺再降温。
具体而言，通过保持加热后的温度，可以不再频繁调整反应温度，由于腔室温度的调整往往耗时较长，采用该方案能够有效提高生产效率。
进一步地，所述对所述半导体基底进行加热的步骤可以包括：分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物；输入氮气(N2)，以在所述氮气氛围下抽离所述气态副产物。
在本发明实施例的一种具体实施方式中，所述输入氮气的步骤可以是原位地进行的。例如在生成气态副产物后，可以保持晶圆在原位置，原位地输入氮气。
在本发明实施例中，通过原位输入氮气，可以进一步保持原位地抽离所述气态副产物，从而可以进一步有效保障始终在气体氛围下对氮化物层220进行刻蚀。
在具体实施中，可以采用下述化学反应式，分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物：
具体地，中间产物包含的六氟硅酸氨具有受热分解的特性，能够加热生成气态副产物。
需指出，在SiF4未完全反应生成六氟硅酸氨的情况下，部分中间产物(即六氟硅酸氨)加热生成气态副产物，在SiF4已完全反应生成六氟硅酸氨的情况下，全部中间产物(即六氟硅酸氨)加热生成气态副产物。
在本发明实施例中，通过分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物；输入氮气，以在所述氮气氛围下抽离所述气态副产物，可以在抽离气态副产物的过程中，通过输入氮气实现对氧化物层210和剩余的氮化物层220的保护，从而保持在气体气氛下完成对氮化物层220的刻蚀。
更进一步地，生成所述中间产物的第一工艺温度可以小于所述加热的第二工艺温度；其中，所述第一工艺温度为20℃至120℃；和/或所述第二工艺温度为130℃至250℃。
在本发明实施例中，通过生成所述中间产物的第一工艺温度小于所述加热的第二工艺温度；其中，所述第一工艺温度为20℃至120℃；和/或所述第二工艺温度为130℃至250℃，由于形成中间产物和分解中间产物的化学反应为可逆反应，采用上述方案，可以利用较低的工艺温度刻蚀氮化物形成中间产物，采用较高的工艺温度加热分解中间产物，实现对可逆反应的反应方向的有效控制。
进一步地，去除所述氮化物层220的刻蚀工艺的轮次为N，其中，N为正整数，且N≥2；在自首轮刻蚀工艺至第N-1轮刻蚀工艺中，在所述加热之后，还可以包括：对刻蚀腔室20降温至所述第一工艺温度。
在本发明实施例中，通过对刻蚀腔室20降温至所述第一工艺温度，可以实现多轮刻蚀工艺的循环实施，从而采用多轮刻蚀工艺，提高去除氮化物层220的精细性。
在本发明实施例的一种具体实施方式中，在所述进行至少一轮刻蚀工艺之前，还可以包括对刻蚀轮数进行预先确定的步骤。
具体地，在所述进行至少一轮刻蚀工艺之前，所述方法还可以包括：根据所述第一气体中包含的HF和水蒸气的气体浓度比，确定所述氮化物层220的刻蚀时长-刻蚀速率曲线，其中，不同的气体浓度比具有预先测定的氮化物层220的刻蚀时长-刻蚀速率曲线，所述刻蚀速率曲线包含匀速刻蚀区间和速率下降区间；选择单轮刻蚀时长，所述单轮刻蚀时长选自所述匀速刻蚀区间包含的刻蚀时长；根据所述氮化物层220的厚度和所述单轮刻蚀时长，确定刻蚀轮数；其中，单轮刻蚀时长越小，所述氮化物层220的厚度越大，所述刻蚀轮数越大。
在具体实施中，可以针对不同的气体浓度比，通过预先测定的方式，确定氮化物层220的刻蚀时长-刻蚀速率曲线。例如可以是采用相同或相似的工艺产品进行刻蚀实验并进行测量或计算得到的，还可以是基于历史经验数据进行测量或计算得到的。
结合参照图5，图5是本发明实施例中一种氮化物层220的刻蚀时长-刻蚀速率曲线的示意图。
如图5所示，所述氮化物层220的刻蚀时长-刻蚀速率曲线可以包含匀速刻蚀区间和速率下降区间。其中，匀速刻蚀区间可以包含T1至T2之间的刻蚀时长，速率下降区间可以包含大于T2的刻蚀时长。
经过研究发现，由于硅酸为气雾态和/或液态，形成硅酸后会遮挡氮化硅层220，导致刻蚀速率下降。
在本发明实施例中，通过刻蚀速率曲线包含匀速刻蚀区间和速率下降区间，在匀速刻蚀区间包含的刻蚀时长中选择刻蚀时长，可以有效控制刻蚀速度，进一步改善刻蚀平整度。
进一步地，可以根据所述氮化物层220的厚度和所述单轮刻蚀时长，确定刻蚀轮数；其中，单轮刻蚀时长越小，所述氮化物层220的厚度越大，所述刻蚀轮数越大。
在具体实施中，通过预先确定刻蚀轮数，可以有利于后续工艺的准备与实施，如前文提到的自首轮刻蚀工艺至第N-1轮刻蚀工艺中，在加热之后对刻蚀腔室20降温至所述第一工艺温度等工艺，就需要预先确定刻蚀轮数后才能执行该步骤。
更进一步地，可以采用下述公式，确定所述刻蚀轮数：
其中，N用于表示刻蚀轮数，L用于表示所述氮化物层220的厚度，Ti用于表示单轮刻蚀时长，Ri用于表示与Ti对应的刻蚀速率，用于表示向上取整运算。
在本发明实施例中，根据氮化物层220的厚度和单轮刻蚀时长，确定刻蚀轮数，可以预先确定刻蚀轮数，从而有利于后续工艺的准备与实施，进一步提高多轮刻蚀工艺之间的流畅性，提高生产效率并降低生产成本。
进一步地，去除所述氮化物层220的刻蚀工艺的轮次为N，其中，N为正整数，且N≥2；其中，自首轮刻蚀工艺至第N-1轮刻蚀工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第一比值；在第N轮工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第二比值；所述第二比值小于所述第一比值。
在本发明实施例中，通过自首轮刻蚀工艺至第N-1轮刻蚀工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比相对较大，在第N轮工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比相对较小。采用上述方案，可以在首轮刻蚀工艺至第N-1轮刻蚀工艺中，通过采用较大的气体浓度比，提高刻蚀速度和工艺效率，在第N轮工艺中，通过采用较小的气体浓度比，降低刻蚀速率，进一步改善刻蚀平整度，提高器件品质。
更进一步地，所述第一比值可以为所述第二比值的2倍至10倍。
在本发明实施例中，通过设置第一比值为第二比值的翻倍(即2倍)至一个数量级(即10倍)，可以控制第二比值在合理范围内，在较小的刻蚀速率与较高的刻蚀平整度改善效果之间达到更好的平衡。
进一步地，所述半导体基底200可以包含凸出的栅极结构，所述氧化物层210和氮化物层220可以包含覆盖所述栅极结构的侧壁的竖直侧墙。
具体地，所述半导体基底200可以包含如图2示出的栅极结构。所述栅极结构可以形成于N型衬底的表面，还可以形成于P型衬底的表面，所述栅极结构的顶部和侧壁还可以具有SiGe层或其他适当的子结构层，所述氧化物层210和氮化物层220可以覆盖所述SiGe层或其他适当的子结构层。
需要指出的是，在图2示出的结构中，根据N型衬底和P型衬底上形成的器件性能的不同，氮化物层220可以对应地覆盖不同的区域，但本发明实施例中的氧化物层210和氮化物层220的覆盖范围并不受到图2的限制。
其中，在氧化物层210的表面形成的氮化物层220可以作为应力调整层，还可以作为其他适当的功能层。
在本发明实施例中，所述半导体基底200包含凸出的栅极结构，所述氧化物层210和氮化物层220为覆盖所述栅极结构的侧壁的竖直侧墙，由于栅极结构及侧墙工艺均为器件的关键工艺，对刻蚀平整度的需求较高，且栅极结构的侧墙的宽度往往较小，形成的应力调整层的厚度也相应较小，例如氧化物层210和/或氮化物层220的厚度为纳米级(如厚度在1纳米至1微米之间)甚至埃级(如厚度在1埃至1纳米之间)，此时对于刻蚀的精细度需求更大，且对氧化物层210的保护需求也更大，尤其需要采用本发明实施例的方案，始终在气体氛围下对氮化物层220进行刻蚀，降低刻蚀速度较慢，有效改善刻蚀平整度。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底上依次形成有氧化物层和氮化物层；
进行至少一轮刻蚀工艺，以去除所述氮化物层；
其中，每轮刻蚀工艺包括：
采用第一气体对所述氮化物层进行刻蚀，以去除所述氮化物层的至少一部分，其中，所述第一气体包含HF和水蒸气；
输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，其中，所述第二气体包含氨气；
对所述半导体基底进行加热。
2.根据权利要求1所述的方法，其特征在于，去除所述氮化物层的至少一部分，包括：
在去除所述氮化物层的至少一部分的过程中生成第一中间产物，所述第一中间产物包含硅酸。
3.根据权利要求2所述的方法，其特征在于，所述输入第二气体，在所述第二气体和所述第一气体的混合气体氛围下，所述半导体基底上生成有中间产物，包括：
向刻蚀腔室输入所述第二气体，以使所述硅酸在所述氨气和HF气体的混合气体氛围下生成SiF4，所述SiF4在所述氨气和所述HF气体的混合气体氛围下继续形成六氟硅酸氨。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述氨气的气体浓度大于HF气体的气体浓度。
5.根据权利要求1所述的方法，其特征在于；
所述对所述半导体基底进行加热，包括：
分解所述中间产物，以使所述中间产物的至少一部分加热生成气态副产物；
输入氮气，以在所述氮气氛围下抽离所述气态副产物。
6.根据权利要求1或5所述的方法，其特征在于，生成所述中间产物的第一工艺温度小于所述加热的第二工艺温度；
其中，所述第一工艺温度为20℃至120℃；和/或
所述第二工艺温度为130℃至250℃。
7.根据权利要求1所述的方法，其特征在于，在所述进行至少一轮刻蚀工艺之前，所述方法还包括：
根据所述第一气体中包含的HF和水蒸气的气体浓度比，确定所述氮化物层的刻蚀时长-刻蚀速率曲线，其中，不同的气体浓度比具有预先测定的氮化物层的刻蚀时长-刻蚀速率曲线，所述刻蚀速率曲线包含匀速刻蚀区间和速率下降区间；
选择单轮刻蚀时长，所述单轮刻蚀时长选自所述匀速刻蚀区间包含的刻蚀时长；
根据所述氮化物层的厚度和所述单轮刻蚀时长，确定刻蚀轮数；
其中，单轮刻蚀时长越小，所述氮化物层的厚度越大，所述刻蚀轮数越大。
8.根据权利要求7所述的方法，其特征在于，采用下述公式，确定所述刻蚀轮数：
其中，N用于表示刻蚀轮数，L用于表示所述氮化物层的厚度，Ti用于表示单轮刻蚀时长，Ri用于表示与Ti对应的刻蚀速率，用于表示向上取整运算。
9.根据权利要求1或8所述的方法，其特征在于，去除所述氮化物层的刻蚀工艺的轮次为N，其中，N为正整数，且N≥2；
其中，自首轮刻蚀工艺至第N-1轮刻蚀工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第一比值；
在第N轮工艺中，所述第一气体中包含的HF和水蒸气的气体浓度比为第二比值；
所述第二比值小于所述第一比值。
10.根据权利要求1所述的方法，其特征在于，所述半导体基底包含凸出的栅极结构，所述氧化物层和氮化物层包含覆盖所述栅极结构的侧壁的竖直侧墙。
CN202410425797.3A 2024-04-09 2024-04-09 半导体器件的形成方法 Pending CN118280832A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410425797.3A CN118280832A (zh) 2024-04-09 2024-04-09 半导体器件的形成方法
PCT/CN2025/083270 WO2025214099A1 (zh) 2024-04-09 2025-03-18 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410425797.3A CN118280832A (zh) 2024-04-09 2024-04-09 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN118280832A true CN118280832A (zh) 2024-07-02

Family

ID=91635778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410425797.3A Pending CN118280832A (zh) 2024-04-09 2024-04-09 半导体器件的形成方法

Country Status (2)

Country Link
CN (1) CN118280832A (zh)
WO (1) WO2025214099A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025214099A1 (zh) * 2024-04-09 2025-10-16 上海光通信有限公司 半导体器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015099789A1 (en) * 2013-12-27 2015-07-02 Intel Corporation Technologies for selectively etching oxide and nitride materials and products formed using the same
FR3041471B1 (fr) * 2015-09-18 2018-07-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation des espaceurs d'une grille d'un transistor
TWI888525B (zh) * 2020-04-08 2025-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
CN118280832A (zh) * 2024-04-09 2024-07-02 上海光通信有限公司 半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025214099A1 (zh) * 2024-04-09 2025-10-16 上海光通信有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
WO2025214099A1 (zh) 2025-10-16

Similar Documents

Publication Publication Date Title
US12408367B2 (en) Semiconductor device
TWI843623B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US8293608B2 (en) Intermediate product for a multichannel FET and process for obtaining an intermediate product
US12080761B2 (en) Fully strained channel
US20130320429A1 (en) Processes and structures for dopant profile control in epitaxial trench fill
US20090275205A1 (en) Methods of removing silicon oxide and gaseous mixtures for achieving same
WO2016069180A1 (en) Method to grow thin epitaxial films at low temperature
US10714347B2 (en) Cut metal gate processes
JP4776575B2 (ja) 表面処理方法、エッチング処理方法および電子デバイスの製造方法
US10741390B2 (en) Forming method of epitaxial layer, forming method of 3D NAND memory and annealing apparatus
KR20200049543A (ko) 실리콘 질화물막을 형성하는 방법
CN118280832A (zh) 半导体器件的形成方法
US9472416B2 (en) Methods of surface interface engineering
CN101330052A (zh) Cmos器件应力膜的形成方法
US11929279B2 (en) Semiconductor device including semiconductor liner and method for fabricating the same
JP3256595B2 (ja) 薄膜トランジスタおよびその製造方法
KR101088811B1 (ko) 반도체 소자의 세정방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination