CN118231336A - 互连结构中的选择性金属帽 - Google Patents

Abstract

本申请公开了互连结构中的选择性金属帽。各实施例提供一种方法和所得结构，该方法包括：在电介质层中形成开口以暴露金属特征，在金属特征上选择性地沉积金属帽，在金属帽之上沉积阻挡层，以及在阻挡层上沉积导电填充物。

Description

互连结构中的选择性金属帽

技术领域

本公开总体涉及半导体制造的领域，并且更具体的涉及互连结构中的选择性金属帽。

背景技术

通常，有源器件和无源器件被形成在半导体衬底上和半导体衬底中。一旦被形成，这些有源器件和无源器件可以使用一系列导电层和绝缘层彼此连接并且被连接到外部器件。这些层可以有助于互连各种有源器件和无源器件，以及通过例如接触焊盘提供到外部器件的电连接。

为了在这些层内形成这些互连，可以采用一系列光刻、蚀刻、沉积和平坦化技术。然而，随着有源器件和无源器件的尺寸减小，这种技术的使用变得更加复杂，这导致期望的互连尺寸的减小。因此，期望改进互连的形成和结构，以使整个器件更小、更便宜和更有效，同时缺陷或问题更少。

发明内容

根据本公开的第一方面，提供了一种用于形成半导体结构的方法，包括：在导电特征之上沉积电介质层；图案化所述电介质层以在所述电介质层中形成开口，所述开口暴露所述导电特征的第一部分；在所述导电特征之上选择性地沉积金属帽；以及在所述开口的侧壁上和所述金属帽之上沉积阻挡层。

根据本公开的第二方面，提供了一种用于形成半导体结构的方法，包括：在第一导电特征之上形成电介质层；在所述电介质层中形成开口，所述开口暴露所述第一导电特征的第一部分；以及在所述开口中形成第二导电特征，其中，形成所述第二导电特征包括：在由所述电介质层暴露的所述第一导电特征上形成金属帽；在不破坏真空的情况下，在所述金属帽上和所述开口的侧壁上形成阻挡层；以及在所述阻挡层之上沉积导电填充物。

根据本公开的第三方面，提供了一种半导体结构，包括：第一导电特征，被嵌入在第一电介质层中；蚀刻停止层，被设置在所述第一电介质层之上；第二电介质层，被设置在所述蚀刻停止层之上；金属帽，被设置在所述第一导电特征之上；阻挡层，被嵌入在所述第二电介质层中，所述阻挡层向下延伸以与所述金属帽的上表面接触；以及导电填充物，被设置在所述金属帽之上并且被嵌入在所述第二电介质层中，所述阻挡层横向封装所述导电填充物。

附图说明

在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各个特征不是按比例绘制的。事实上，为了讨论的清楚起见，各个特征的尺寸可以被任意地增加或缩小。

图1A、图2A、图3A、图4A、图5A、图6A和图7A示出了根据一些实施例的互连特征制造的各个中间阶段的截面图。

图1B、图2B、图3B、图4B、图5B、图6B和图7B示出了根据一些实施例的互连特征制造的各个中间阶段的截面图。

图8示出了根据一些实施例的示例互连性能。

具体实施方式

下面的公开内容提供了用于实现本公开的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例，而不是意图进行限制。例如，在下面的描述中，在第二特征之上或第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可能不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。该重复是出于简洁和清楚的目的，并且本身不指示所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述图中示出的一个元件或特征对于另外(一个或多个)元件或(一个或多个)特征的关系，本文可以使用空间相关术语，例如“之下”、“下方”、“较低”、“上方”、“较高”等。这些空间相关术语还意在涵盖器件在使用或操作中除了图中示出的方向之外的不同方向。装置可以朝向其他方向(旋转90度或处于其他方向)，并且本文使用的空间相关描述符可以类似地进行相应解释。

随着互连的截面尺寸不断缩小，在一个金属结构和另一金属结构的界面处存在的任何氧化占截面积的百分比将会更大。结果，随着尺寸缩小，这些界面处的电阻率趋于增大。为了减少界面处的氧化，已经采用了不同的策略。一种策略是例如通过化学清洁剂来执行常规的预清洁，以减少界面处的氧化。然而，常规的预清洁工艺去除氧化不足够以至于不能避免较小尺寸互连的高电阻率问题。另一种策略是执行等离子体辅助的预清洁，其中，化学清洁气体被点燃成等离子体并且用于去除界面处的氧化。虽然该方法可以去除更多的氧化，但是开口的侧壁可能被损坏，使得随后沉积的阻挡层失效。

本文所讨论的实施例通过在界面处选择性地沉积金属帽，随后沉积阻挡层和导电填充物来解决此问题。金属帽的选择性沉积可以在化学预清洁之后被执行，使得至少一些氧化被去除。然后，金属帽的选择性沉积在界面处提供极好的粘附性和导电性。在不破坏真空的情况下，阻挡层和导电填充物然后可以被沉积，使得金属帽和阻挡层之间的第二界面以及阻挡层和导电填充物之间的第三界面没有任何明显的氧化。

将参考具体的上下文，即互连结构和在金属过孔之上形成互连结构的方法，来描述实施例。应当理解，所描述的工艺可以在互连的任何级别上执行，并且可以在其它上下文中执行，例如在过孔的底部。

图1A和图1B至图7A和图7B示出了根据一些实施例的互连中的金属元件制造的各个中间阶段的截面图。图1A、图2A、图3A、图4A、图5A、图6A和图7A各自是沿着工件的第一截面(例如，沿着x-y平面中的x方向)截取的。如下所示，这些图示出了金属特征之上的金属元件的开口比位于开口下方的金属特征的宽度更窄或与位于开口下方的金属特征的宽度类似的实施例。图1B、图2B、图3B、图4B、图5B、图6B和图7B各自是沿着工件的第二截面(例如，在与图1A、图2A、图3A、图4A、图5A、图6A和图7A的截面平行的截面处沿着x-y平面中的x方向)截取的。如下所示，这些图示出了金属特征之上的金属元件的开口比位于开口下方的金属特征的宽度更宽的实施例。在每个实施例中，金属元件可以在y方向上延伸期望的长度。图1B、图2B、图3B、图4B、图5B、图6B和图7B也可以被理解为在y方向上与对应的图1A、图2A、图3A、图4A、图5A、图6A和图7A垂直的截面的示例。在这种实例中，开口距离D6(见图7B)可以是任何合适的长度。

在图1A和图1B中，第一电介质层105具有被嵌入在其中的导电特征110。第一电介质层105可以是器件的任何电介质层，并且导电特征110可以是器件的任何导电特征，例如，过孔、金属线、金属板、电极等。例如，在一些实施例中，导电特征110可以是被电耦合到设备的电输入端/输出端的过孔。第一电介质层105可以是例如层间电介质(ILD)或金属间电介质(IMD)。根据本公开的一些实施例，第一电介质层105是ILD，接触插塞被形成在ILD中。根据本公开的其它实施例，第一电介质层105是IMD，金属线和/或过孔被形成IMD中。

第一电介质层105可以由任何合适的材料形成。在一些实施例中，第一电介质层105可以由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺硼磷硅酸盐玻璃(BPSG)、掺氟硅酸盐玻璃(FSG)、硅氧化物层(使用原硅酸四乙酯(TEOS)工艺形成)等或其组合形成。在其它实施例中，第一电介质层105可以由低k电介质材料(例如，含碳电介质材料、氢倍半硅氧烷(HSQ)、MethylSilsesQuioxane(MSQ))另一低k电介质材料等或其组合形成。

可以使用旋涂、原子层沉积(ALD)、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等来形成第一电介质层105。在一些实施例中，可以通过沉积含致孔剂的电介质材料，然后执行固化工艺以驱除致孔剂以形成多孔电介质层来形成第一电介质层105。

继续参考图1A和图1B，在第一电介质层105中形成导电特征110。导电特征110可以是金属线、导电过孔、接触插塞等。根据一些实施例，导电特征110包括扩散阻挡层和在扩散阻挡层之上的导电填充材料。扩散阻挡层可以由诸如钛、氮化钛、钽、氮化钽等之类的导电材料或其组合形成。导电填充材料可以由钴(Co)、钌(Ru)、铜(Cu)、钼(Mo)、钨(W)等或其组合形成。

图1A和图1B还示出了在第一电介质层105和导电特征110之上形成的蚀刻停止层(ESL)120。ESL 120由电介质材料形成，其可以包括诸如氧化铝、氮化铝、氧化硅、氮化硅、碳化硅、氧氮化硅、碳氮化硅、氧碳氮化硅之类的一种或多种材料，或其组合。ESL 120可以由相对于位于上方的第二电介质层130具有高蚀刻选择性的材料形成，使得第二电介质层130的蚀刻可以停止在ESL 120上。在一些实施例中，ESL 120可以具有在约2nm和约5nm之间的厚度。ESL 120可以通过任何合适的工艺形成，例如，通过旋涂、原子层沉积(ALD)、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等。

第二电介质层130可以是与第一电介质层105类似的电介质层，并且使用与其类似的材料和工艺来形成。即，第二电介质层130可以是IMD层或ILD层，并且可以是氧化物、氮化物、含碳电介质材料等或其组合。例如，第二电介质层130可以由PSG、BSG、BPSG、FSG、TEOS氧化物、HSQ、MSQ等或其组合形成。在一些实施例中，第二电介质层130是介电常数值(k)低于约3.5或低于约3.0的低k电介质层。

在图2A和图2B中，形成穿过第二电介质层130和穿过ESL 120的开口135以暴露导电特征110。开口135与随后形成的导电结构(例如，过孔、金属线等)对应。开口135可以使用例如合适的光刻和蚀刻技术来形成。在形成开口135的工艺的示例中，光致抗蚀剂掩模可以被形成在第二电介质层130之上，被图案化以及被显影以在其中定义与开口135对应的开口。然后可以通过光致抗蚀剂掩模中的对应开口蚀刻开口135。

最初，通过光致抗蚀剂掩模中的对应开口暴露第二电介质层130。然后可以蚀刻所暴露的第二电介质层130以形成延伸穿过第二电介质层130的开口135的上部，第二电介质层130暴露ESL 120。第二电介质层130的蚀刻可以使用湿法蚀刻工艺和/或干法蚀刻工艺(例如，等离子体蚀刻工艺)来执行。例如，第二电介质层130的蚀刻可以使用包含氟的工艺气体来执行，并且可以包括诸如Ar、N2等之类的一种或多种载气。在蚀刻第二电介质层130以形成开口135的上部之后，执行蚀刻工艺以蚀刻穿过ESL 120以暴露导电特征110。ESL120上的蚀刻工艺可以是任何合适的蚀刻工艺，例如，干法蚀刻或湿法蚀刻。在一个实施例中，蚀刻工艺可以使用包括二甲基硫醚和/或H2O2等或其组合的溶液。

在一些实施例中，在形成开口135之后，将所得结构转移到非真空工具以形成诸如阻挡层之类的后续层。在此类实施例中，氧化物层140被形成在导电特征110的所暴露的表面上。氧化物层140是原生氧化物层。氧化物层140可以是导电特征110的材料的氧化物。如上所述，氧化物层140可以阻止电信号干净利落地穿越在导电特征110和上方的导电结构之间的界面。

在图3A和图3B中，在一些实施例中，可以在开口135上执行预沉积清洁工艺以从导电特征110去除一些氧化140。预沉积清洁可以包括利用功能DI水等的化学漂洗，以将氧化140减少约20％至60％。在一些实施例中，预沉积清洁可以包括在开口135上执行的等离子体清洁工艺，以从导电特征110去除一些氧化140。在此类实施例中，等离子体清洁工艺可以是具有离子过滤器的H2远程等离子体工艺，并且在约300℃和350℃之间的温度和在约0.2托(Torr)和3托之间的压力下执行。H2等离子体工艺通过从氧化物中获取氧原子并且将它们与氢结合以转化成水来去除氧化。在一些实施例中，预沉积清洁可以包括H2等离子体工艺和化学漂洗两者。H2等离子体工艺和/或化学漂洗还可以去除在形成开口135的蚀刻工艺期间在开口135的侧壁和底部上形成的蚀刻副产物。然而，如上所述，H2等离子体工艺可能损坏第二电介质层130，导致随后沉积的阻挡层的性能差。因此，如果使用的话，限制H2等离子体工艺可能是期望的。

在预沉积清洁工艺之后，不是立即沉积阻挡层，而是在所暴露的导电特征110上选择性地沉积金属帽150。金属帽150的选择性沉积防止导电特征110的进一步氧化，并且为随后沉积的阻挡层和导电填充物提供更大的接触面积。

图3A和图3B示出了金属帽150的选择性沉积。根据一些实施例，通过选择性沉积工艺来形成金属帽150，使得金属帽150被选择性地沉积在导电特征110的所暴露的表面上，而不被沉积在电介质材料(例如，第一电介质层105、ESL 120或第二电介质层130)的所暴露的表面上。根据一些实施例，可以通过ALD或CVD来执行选择性沉积工艺。根据一些实施例，金属帽150由下列项或其组合形成或包括下列项或其组合：钴(Co)、钨(W)、钽(Ta)、镍(Ni)、钼(Mo)、钛(Ti)、铁(Fe)。当沉积金属帽150时，前体可以包括金属卤化物(例如，WCl5)或金属有机材料和还原剂，例如，H2。沉积工艺可以是在高温(例如，在约275℃和约500℃之间的范围内)下进行的热工艺。该沉积也可以在打开等离子体的情况下执行。

在一些实施例中，金属帽150可以被形成在导电特征110上，使得金属帽150的部分从导电特征110的顶表面横向突出并且沿第一电介质层105的上表面延伸(见图3B)。例如，金属帽150可以部分地或完全地突出在第一电介质层105的上表面之上。在此类实施例中，因为选择性沉积技术，所以金属帽150未被沉积在第一电介质层105上，然而，它可以从部分沉积的金属帽150的其它部分沿第一电介质层105的上表面横向生长。

简要地参考图7A和图7B，图7A示出了穿过金属帽150的第一截面，并且还示出了开口135(图3A)比导电特征110的上表面更窄或具有约相同宽度的实施例。图7A和图7B的视图分别是图6A的虚线框F7A和图6B的虚线框F7B的放大图。在图7A中，金属帽150的宽度D1从ESL 120的一个侧壁延伸到ESL 120的另一侧壁。在一些实施例中，宽度D1可以在约9nm至12nm之间。厚度T1可以在2nm和5nm之间。然而，金属帽150的上表面不在ESL 120的上表面上方延伸，以便与第二电介质层130的侧壁接触。换句话说，第二电介质层130的侧壁没有与金属帽150连接。因为ESL 120的材料成分，ESL 120可以与接触金属帽150，而不需要金属帽150和ESL 120之间的阻挡层。然而，第二电介质层130可以由其它材料制成，其它材料包括对来自金属帽150的金属扩散更敏感的低k成分。因此，金属帽150不与第二电介质层130接触。然而，在一些实施例中，例如，当金属帽150具有圆顶形状时，金属帽150的最上表面可以在ESL 120的最上表面上方延伸。在此类实施例中，即使金属帽150的一部分可能在竖直方向上高于第二电介质层130和ESL 120之间的界面，但是金属帽150仍然不与第二电介质层130接触。

图7B示出了穿过金属帽150(在不同的金属帽150上)的第二截面，并且还示出了开口135(图3B)比导电特征110的上表面更宽的实施例。在图7B中，金属帽150的宽度D2可以延伸超过导电特征110的边缘达横向突出距离D3。在一些实施例中，宽度D2可以在约15nm和30nm之间，并且距离D3可以是约1nm至约3nm。在一些实施例中，从金属帽150的边缘到ESL120的侧壁的距离D4和距离D5可以各自在约1nm和6nm之间。在其他实施例中，距离D4或距离D5中的一个或多个可以是0，或换言之，金属帽150可以与ESL 120的侧壁接触。D4和D5之间的差的绝对值可以在约0nm和2nm之间。在一些实施例中，从侧壁到侧壁的宽度D6可以在约20nm和30nm之间。

具有较大厚度T1的金属帽150也可以具有较大的横向突出距离D3。在一些实施例中，横向突出距离D3可以在厚度T1的约50％至150％之间。

参考图4A和图4B，形成阻挡层155。根据一些实施例，阻挡层155由钛、氮化钛、钽、氮化钽等的一个或多个层形成或包括钛、氮化钛、钽、氮化钽等的一个或多个层。还可以在阻挡层155之上形成金属种晶层(未示出)。阻挡层155保护第二电介质层130免受扩散和金属中毒。种晶层可以包括铜、钛、镍、金、锰、其组合、其多层等，并且可以通过ALD、CVD、PVD、溅射、其组合等形成。阻挡层155和种晶层可以形成为共形层。金属种晶层可以由铜形成或包括铜，并且可以例如使用PVD形成。阻挡层155的厚度和金属种晶的厚度均可以在约和约之间的范围内。

阻挡层155也可以被形成在第一电介质层105的所暴露的部分上并且封装金属帽150。再次简要地参考图7A和图7B，在图7A中，对于开口135的宽度小于导电特征110的宽度或与导电特征110的宽度类似的实施例，阻挡层155和金属帽150之间的角度A1可以在约110°和150°之间。在图7B中，对于开口135的宽度大于导电特征110的宽度的实施例，阻挡层155和金属帽150之间的角度A2可以在约110°和150°之间。

在沉积金属帽150而不破坏真空的情况下形成阻挡层155。因此，金属帽150未被暴露于氧气，并且在金属帽的表面处存在的原生氧化物仅是痕量(如果有的话)。在形成金属帽150之后形成阻挡层155。结果，导电材料160(见图5A和图5B)的界面、阻挡层155和金属帽150被有效地放大以提供更好的导电性和低电阻率。

参考图5A和图5B，导电材料160被沉积在阻挡层155之上。导电材料160可以包括铜、铝、钨、钴、钌、其组合、其合金、其多层等，并且可以使用例如电镀或其它合适的方法来形成。例如，沉积工艺可包括电化学电镀(ECP)、化学镀、CVD、PVD、ALD等。导电材料160完全填充开口135并且可以在第二电介质层130的上表面上方延伸。

在图6A和图6B中，诸如化学机械抛光(CMP)工艺或机械研磨工艺之类的平坦化工艺被执行以去除导电材料160和阻挡层155(以及种晶层，如果使用的话)的多余部分。可以在第二电介质层130的顶表面上停止平坦化工艺。也可以执行平坦化工艺以去除第二电介质层130的顶部。虽然根据第二电介质层130的厚度可以使用其它厚度，但是平坦化工艺之后的导电材料160的厚度T2可以在约14nm和17nm之间。

附加的电介质层可以被形成在第二电介质层130之上，并且过孔、金属线或其它导电特征可以被形成在这些附加电介质层内。可以使用本文所述的选择性金属沉积工艺或其它工艺来形成此类导电特征。例如，附加的互连层可以以其它的厚度形成，并且具有对上述的原生氧化物不敏感的较大的截面。

图8示出了说明当使用实施例工艺时获得的较低接触电阻的曲线图。三角形图表示使用金属帽的实施例工艺，方形图仅表示预清洁工艺，而圆形图表示在导电特征110上没有清洁工艺。如图8所示，如本文所述，当使用金属帽时，样品测试值说明每个样品四分位数具有较好的性能(较低的接触电阻)。

实施例实现了各种优点。通过在沉积阻挡层之前使用导电特征上的选择性金属沉积来生成金属帽，在减小金属帽和导电特征之间的界面处的原生氧化物的影响的同时，可以扩大导电特征的接触面积。虽然可以使用预清洁工艺来去除一些原生氧化物，但是一些原生氧化物将保留在金属帽和导电特征的界面处。随后沉积的阻挡层和导电材料可以用于填充接触开口的剩余部分，以实现与位于下方的过孔或其它导电特征的具有较低电阻的金属互连。

一个实施例是一种方法，该方法包括在导电特征之上沉积电介质层。该方法还包括图案化电介质层以在电介质层中形成开口，该开口暴露导电特征的第一部分。该方法还包括在导电特征之上选择性地沉积金属帽。该方法还包括在开口的侧壁上和金属帽之上沉积阻挡层。在实施例中，金属帽包括钨。在实施例中，该方法包括在阻挡层之上沉积导电填充物，以及平坦化导电填充物以使导电填充物的上表面与电介质层的上表面齐平。在实施例中，该方法包括在沉积电介质层之前在导电特征之上沉积蚀刻停止层，以及在图案化电介质层之后图案化蚀刻停止层。在实施例中，金属帽与蚀刻停止层的侧壁接触。在实施例中，电介质层没有与金属帽的界面。在实施例中，电介质层是第一电介质层，开口暴露位于第一电介质层下方的第二电介质层，导电特征被嵌入在第一电介质层中，图案化第一电介质层暴露第二电介质层的一部分。在实施例中，金属帽横向延伸超过导电特征的横向范围，并且沿第二电介质层的上表面延伸。在实施例中，在沉积金属帽之后，导电特征的原生氧化物被夹在金属帽和导电特征之间。在实施例中，在沉积金属帽之前，执行清洁工艺以从导电特征去除原生氧化物的一部分。

另一实施例是一种方法，该方法包括在第一导电特征之上形成电介质层。该方法还包括在电介质层中形成开口，该开口暴露第一导电特征的第一部分。该方法还包括在该开口中形成第二导电特征，形成该第二导电特征包括：在由电介质层暴露的第一导电特征上形成金属帽；在不破坏真空的情况下，在金属帽上和开口的侧壁上形成阻挡层；以及在阻挡层之上沉积导电填充物。在实施例中，该方法包括在形成第二导电特征之前，执行第一清洁工艺以去除第一导电特征的原生氧化物的第一部分，形成金属帽将原生氧化物的第二部分封装在金属帽和第一导电特征之间。在实施例中，该方法还包括在形成电介质层之前形成蚀刻停止层，开口延伸穿过蚀刻停止层以暴露第一导电特征的第一部分。在实施例中，金属帽与蚀刻停止层的侧壁接触。在实施例中，开口比第一导电特征的上表面更窄。

另一实施例是一种结构，该结构包括被嵌入在第一电介质层中的第一导电特征。该结构还包括被设置在第一电介质层之上的蚀刻停止层。该结构还包括被设置在蚀刻停止层之上的第二电介质层。该结构还包括被设置在第一导电特征之上的金属帽。该结构还包括被嵌入在第二电介质层中的阻挡层，该阻挡层向下延伸以与金属帽的上表面接触。该结构还包括被设置在金属帽之上并且被嵌入第二电介质层中的导电填充物，阻挡层横向封装导电填充物。在实施例中，该结构还包括第一导电特征的原生氧化物，其被嵌入在金属帽和第一导电特征之间的界面处。在实施例中，金属帽包括钨(W)。在实施例中，第一导电特征包括钴(Co)、钌(Ru)、铜(Cu)、钼(Mo)、或钨(W)。在实施例中，金属帽在横向方向上比第一导电特征的上表面更宽。

上文概述了若干实施例的特征，使得本领域技术人员可以较好地理解本公开的各方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为用于设计或修改用于执行相同目的和/或实现本文中所介绍的实施例的相同优点的其他过程和结构的基础。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。

示例

示例1.一种用于形成半导体结构的方法，包括：在导电特征之上沉积电介质层；图案化所述电介质层以在所述电介质层中形成开口，所述开口暴露所述导电特征的第一部分；在所述导电特征之上选择性地沉积金属帽；以及在所述开口的侧壁上和所述金属帽之上沉积阻挡层。

示例2.根据示例1所述的方法，其中，所述金属帽包括钨。

示例3.根据示例1所述的方法，还包括：在所述阻挡层之上沉积导电填充物；以及平坦化所述导电填充物以使所述导电填充物的上表面与所述电介质层的上表面齐平。

示例4.根据示例1所述的方法，还包括：在沉积所述电介质层之前在所述导电特征之上沉积蚀刻停止层；以及在图案化所述电介质层之后图案化所述蚀刻停止层。

示例5.根据示例4所述的方法，其中，所述金属帽与所述蚀刻停止层的侧壁接触。

示例6.根据示例1所述的方法，其中，所述电介质层没有与所述金属帽的界面。

示例7.根据示例1所述的方法，其中，所述电介质层是第一电介质层，其中，所述开口暴露位于所述第一电介质层下方的第二电介质层，所述导电特征被嵌入在所述第一电介质层中，其中，图案化所述第一电介质层暴露所述第二电介质层的一部分。

示例8.根据示例7所述的方法，其中，所述金属帽横向延伸超过所述导电特征的横向范围，并且沿所述第二电介质层的上表面延伸。

示例9.根据示例1所述的方法，其中，在选择性地沉积所述金属帽之后，所述导电特征的原生氧化物被夹在所述金属帽和所述导电特征之间。

示例10.根据示例9所述的方法，其中，在选择性地沉积所述金属帽之前，执行清洁工艺以从所述导电特征去除所述原生氧化物的一部分。

示例11.一种用于形成半导体结构的方法，包括：在第一导电特征之上形成电介质层；在所述电介质层中形成开口，所述开口暴露所述第一导电特征的第一部分；以及在所述开口中形成第二导电特征，其中，形成所述第二导电特征包括：在由所述电介质层暴露的所述第一导电特征上形成金属帽；在不破坏真空的情况下，在所述金属帽上和所述开口的侧壁上形成阻挡层；以及在所述阻挡层之上沉积导电填充物。

示例12.根据示例11所述的方法，还包括：在形成所述第二导电特征之前，执行第一清洁工艺以去除所述第一导电特征的原生氧化物的第一部分，其中，形成所述金属帽将所述原生氧化物的第二部分封装在所述金属帽和所述第一导电特征之间。

示例13.根据示例11所述的方法，还包括：在形成所述电介质层之前形成蚀刻停止层，所述开口延伸穿过所述蚀刻停止层以暴露所述第一导电特征的第一部分。

示例14.根据示例13所述的方法，其中，所述金属帽与所述蚀刻停止层的侧壁接触。

示例15.根据示例11所述的方法，其中，所述开口比所述第一导电特征的上表面更窄。

示例16.一种半导体结构，包括：第一导电特征，被嵌入在第一电介质层中；蚀刻停止层，被设置在所述第一电介质层之上；第二电介质层，被设置在所述蚀刻停止层之上；金属帽，被设置在所述第一导电特征之上；阻挡层，被嵌入在所述第二电介质层中，所述阻挡层向下延伸以与所述金属帽的上表面接触；以及导电填充物，被设置在所述金属帽之上并且被嵌入在所述第二电介质层中，所述阻挡层横向封装所述导电填充物。

示例17.根据示例16所述的半导体结构，还包括：所述第一导电特征的原生氧化物，被嵌入在所述金属帽和所述第一导电特征之间的界面处。

示例18.根据示例16所述的半导体结构，其中，所述金属帽包括钨(W)。

示例19.根据示例16所述的半导体结构，其中，所述第一导电特征包括钴(Co)、钌(Ru)、铜(Cu)、钼(Mo)或钨(W)。

示例20.根据示例16所述的半导体结构，其中，所述金属帽在横向方向上比所述第一导电特征的上表面更宽。

Claims (10)

1.一种用于形成半导体结构的方法，包括：

在导电特征之上沉积电介质层；

图案化所述电介质层以在所述电介质层中形成开口，所述开口暴露所述导电特征的第一部分；

在所述导电特征之上选择性地沉积金属帽；以及

在所述开口的侧壁上和所述金属帽之上沉积阻挡层。

2.根据权利要求1所述的方法，其中，所述金属帽包括钨。

3.根据权利要求1所述的方法，还包括：

在所述阻挡层之上沉积导电填充物；以及

平坦化所述导电填充物以使所述导电填充物的上表面与所述电介质层的上表面齐平。

4.根据权利要求1所述的方法，还包括：

在沉积所述电介质层之前在所述导电特征之上沉积蚀刻停止层；以及

在图案化所述电介质层之后图案化所述蚀刻停止层。

5.根据权利要求4所述的方法，其中，所述金属帽与所述蚀刻停止层的侧壁接触。

6.根据权利要求1所述的方法，其中，所述电介质层没有与所述金属帽的界面。

7.根据权利要求1所述的方法，其中，所述电介质层是第一电介质层，其中，所述开口暴露位于所述第一电介质层下方的第二电介质层，所述导电特征被嵌入在所述第一电介质层中，其中，图案化所述第一电介质层暴露所述第二电介质层的一部分。

8.根据权利要求7所述的方法，其中，所述金属帽横向延伸超过所述导电特征的横向范围，并且沿所述第二电介质层的上表面延伸。

9.一种用于形成半导体结构的方法，包括：

在第一导电特征之上形成电介质层；

在所述电介质层中形成开口，所述开口暴露所述第一导电特征的第一部分；以及

在所述开口中形成第二导电特征，其中，形成所述第二导电特征包括：

在由所述电介质层暴露的所述第一导电特征上形成金属帽；

在不破坏真空的情况下，在所述金属帽上和所述开口的侧壁上形成阻挡层；以及

在所述阻挡层之上沉积导电填充物。

10.一种半导体结构，包括：

第一导电特征，被嵌入在第一电介质层中；

蚀刻停止层，被设置在所述第一电介质层之上；

第二电介质层，被设置在所述蚀刻停止层之上；

金属帽，被设置在所述第一导电特征之上；

阻挡层，被嵌入在所述第二电介质层中，所述阻挡层向下延伸以与所述金属帽的上表面接触；以及

导电填充物，被设置在所述金属帽之上并且被嵌入在所述第二电介质层中，所述阻挡层横向封装所述导电填充物。