[go: up one dir, main page]

CN118173611A - 半导体结构、半导体结构的制备方法及显示基板 - Google Patents

半导体结构、半导体结构的制备方法及显示基板 Download PDF

Info

Publication number
CN118173611A
CN118173611A CN202410256989.6A CN202410256989A CN118173611A CN 118173611 A CN118173611 A CN 118173611A CN 202410256989 A CN202410256989 A CN 202410256989A CN 118173611 A CN118173611 A CN 118173611A
Authority
CN
China
Prior art keywords
metal oxide
oxide semiconductor
semiconductor layer
layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410256989.6A
Other languages
English (en)
Inventor
陈发祥
马应海
刘启迪
郭滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202410256989.6A priority Critical patent/CN118173611A/zh
Publication of CN118173611A publication Critical patent/CN118173611A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—
    • H10P14/3454—
    • H10P14/3802—

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种半导体结构、半导体结构的制备方法及显示基板，该半导体结构包括衬底以及位于衬底上的金属氧化物半导体层，金属氧化物半导体层包括氢离子，氢离子使得至少部分金属氧化物半导体层处于非晶态，以使得形成结晶态的金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。本申请提供的半导体结构，适量的氢离子可以在一定程度上促使金属氧化物半导体层中的至少部分金属氧化物半导体层处于非晶态，处于非晶态的金属氧化物半导体层具有较高的无序性，非晶态的金属氧化物半导体层变为结晶态后，形成较大的结晶尺寸和较好的结晶方向，能够进一步提高载流子迁移率。

Description

半导体结构、半导体结构的制备方法及显示基板
技术领域
本申请涉及显示技术领域，具体涉及一种半导体结构、半导体结构的制备方法及显示基板。
背景技术
半导体的载流子迁移率是衡量半导体材料中载流子迁移能力的一个重要物理参数。迁移率描述了在施加电场作用下，载流子在半导体材料中沿着电场方向移动的速率。迁移率越高，表示载流子在电场中移动的能力越强，即材料的导电性能越好。半导体材料的迁移率受到多种因素如材料的纯度、晶格结构、温度等影响，杂质、缺陷或界面会降低迁移率。因此，提高半导体材料的载流子迁移率是半导体技术发展的重要方向之一。
发明内容
本申请公开了一种半导体结构、半导体结构的制备方法及显示基板，以解决半导体材料的载流子迁移率的问题。
第一方面，本申请公开了一种半导体结构，所述半导体结构包括衬底以及位于所述衬底上的金属氧化物半导体层，所述金属氧化物半导体层内包括氢离子，所述氢离子使得至少部分所述金属氧化物半导体层处于非晶态，以使得形成结晶态的所述金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
在一些示例性实施例中，所述半导体结构还包括：位于所述衬底与所述金属氧化物半导体层之间的含氢离子层，所述含氢离子层内含有氢离子。
在一些示例性实施例中，所述含氢离子层包括以下中的一种或多种：氧化硅薄膜层、氮化硅薄膜层、非晶硅薄膜层。
在一些示例性实施例中，所述金属氧化物半导体层包括铟元素，所述金属氧化物半导体层中的铟元素所占的比例大于50％；
在一些示例性实施例中，所述金属氧化物半导体层的材料为以下至少一种：铟镓锌氧化物、铟锌氧化物、铟镓氧化物和氧化铟锡。
在一些示例性实施例中，所述金属氧化物半导体层的晶粒的平均晶粒尺寸范围为0.5μm-2μm。
在一些示例性实施例中，所述金属氧化物半导体层作为薄膜晶体管的有源层。
第二方面，本申请公开了一种半导体结构的制备方法，所述制备方法包括：
提供衬底；
在所述衬底上形成金属氧化物半导体层，所述金属氧化物半导体层包括氢离子，所述氢离子使得至少部分所述金属氧化物半导体层处于非晶态；
提供高温环境，所述金属氧化物半导体层由非晶态变成结晶态，处于结晶态下的所述金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
在一些示例性实施例中，在形成金属氧化物半导体层之前，所述制备方法还包括：
在所述衬底上形成含氢离子层，所述含氢离子层用于在所述高温环境下向所述金属氧化物半导体层提供所述氢离子；
可选地，所述含氢离子层中的氢离子浓度大于或等于1E21/cm3。
第三方面，本申请公开一种显示基板，所述显示基板包括如第一方面所述的半导体结构，或者采用如第二方面所述的半导体结构的制备方法制备而成的半导体结构。
本申请提供的半导体结构、半导体结构的制备方法及显示基板中，在所述金属氧化物半导体层中内含有一些氢离子，适量的氢离子可以在一定程度上促使金属氧化物半导体层中的至少部分所述金属氧化物半导体层处于非晶态，处于非晶态的金属氧化物半导体层具有较高的无序性，非晶态的金属氧化物半导体层可以在后续的高温退火过程中形成较大的结晶尺寸和较好的结晶方向，能够进一步提高载流子迁移率。
附图说明
为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。
图1为本申请示例性一实施例提供的一种半导体结构的示意图。
图2为本申请示例性另一实施例提供的一种半导体结构的示意图。
图3为本申请示例性另一实施例提供的一种半导体结构的示意图。
图4为本申请示例性一实施例提供的半导体结构作为薄膜晶体管结构的示意图。
图5为本申请示例性另一实施例提供的半导体结构作为薄膜晶体管结构的示意图。
图6为本申请示例性另一实施例提供的半导体结构作为薄膜晶体管结构的示意图。
图7为本申请示例性另一实施例提供的半导体结构作为薄膜晶体管结构的示意图。
图8为本申请示例性另一实施例提供的半导体结构作为薄膜晶体管结构的示意图。
图9为本申请示例性一实施例提供的一种半导体结构的制备方法的流程图。
图10为本申请示例性一实施例中金属氧化物半导体层内的晶粒分布示意图。
图11为本申请示例性另一实施例提供的一种半导体结构的制备方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
迁移率是描述薄膜晶体管性能的重要参数之一。它指的是电荷在薄膜晶体管中的移动速度，通常用电子迁移率或空穴迁移率来衡量。迁移率越高，电荷在晶体管中的移动速度就越快，从而使晶体管能够更快地响应输入信号。为了提升迁移率，需要增大结晶尺寸。
作为本申请公开内容的一种可选实现，本申请实施例公开了一种半导体结构，如图1所示，图1为本申请实施例公开的一种半导体结构的示意图，该半导体结构包括：衬底100以及位于衬底100上的金属氧化物半导体层200。
参考图1所示，衬底100在制备半导体器件时作为基础支撑材料层。衬底100的材料包括硅(Silicon)、蓝宝石(Sapphire)、碳化硅(Silicon Carbide,SiC)、氮化镓(GalliμmNitride,GaN)等。示例性地，衬底100的材料例如为硅，硅衬底100具有良好的晶体质量、可靠性和制备工艺成熟等优点。
示例性地，该衬底100也可以为柔性基板，可以用于制备柔性电子器件和可弯曲的电子设备。衬底100的材料包括：聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等。不同的衬底100材料具有不同的特性和适用范围，因此在具体应用中可以根据实际需求进行选择。
参考图1所示，金属氧化物半导体层200是一种半导体材料结构，它在集成电路和平板显示器等领域中得到广泛应用。金属氧化物半导体层200具有许多优点，如高电子迁移率、可调节的电子特性、较低的制备温度等。这些特性使得金属氧化物半导体层200在柔性显示器、高分辨率显示器和高性能电子器件等领域具有广泛的应用前景。
本申请的实施例中，参考图1，在金属氧化物半导体层200中内含有一些氢离子10，该氢离子10可以是通过其他工艺扩散至金属氧化物半导体层200内的，适量的氢离子10可以在一定程度上促使金属氧化物半导体层200中的至少部分金属氧化物半导体层200处于非晶态，处于非晶态的金属氧化物半导体层200具有较高的无序性，这有助于在后续退火工艺后形成较大的结晶尺寸和较好的结晶方向，能够进一步提高载流子迁移率。
参考图1所示，金属氧化物半导体层200中适量的氢离子10可以促进非晶态的形成，这是因为氢离子10的引入可以引入缺陷或扰乱晶格的周期性，从而破坏金属氧化物半导体层200的材料长程有序性，从而形成非晶态。非晶态是指材料的原子排列没有长程有序性，而是呈现出非晶态的结构，这样有助于形成较大的结晶尺寸和较好的结晶方向，提高金属氧化物半导体层200中载流子的迁移率。
非晶态的金属氧化物半导体层可以通过晶化过程变为有序的晶体结构后，形成结晶态的金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。示例性地，金属氧化物半导体层的晶粒的平均晶粒尺寸范围为0.5μm-2μm，如金属氧化物半导体层的晶粒的平均晶粒尺寸为0.9μm、1.3μm等。
示例性地，金属氧化物半导体层200包括铟元素，金属氧化物半导体层200中的铟元素所占的比例大于50％，从而使得金属氧化物半导体层200成为结晶材料层，可选地，金属氧化物半导体层的材料为以下至少一种：氧化铟锡(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide,IZO)、氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)和铟镓氧化物(Indium Gallium Oxide，IGO)。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构，参考图2所示，该实施例中提供的半导体结构与上述实施例中的半导体结构基本相同，主要区别在于，参考图2所示，该半导体结构还包括：位于衬底100与金属氧化物半导体层200之间的含氢离子层300，含氢离子层300包括氢离子10，该含氢离子层300是为了在金属氧化物半导体层200结晶的过程中，为金属氧化物半导体层200提供适量的氢离子10。
示例性地，含氢离子层300在高温环境中可以释放出氢离子10，氢离子10可以扩散至金属氧化物半导体层200内，以帮助金属氧化物半导体层200形成大晶粒尺寸，从而可以提高金属氧化物半导体层200中载流子的迁移率。
示例性地，含氢离子层中的氢离子浓度可以大于或等于1E21/cm3(表示的是每立方厘米的粒子数，其中“E”表示“乘以10的幂”，后面的数字表示指数)。参考图2和图3所示，含氢离子层300可以为单膜层结构或者多膜层结构。
参考图2所示，以含氢离子层300为单膜层为例，含氢离子层300的材料例如为非晶硅薄膜层(a-Si)、氧化硅薄膜层、氮化硅薄膜层中的一种，例如单膜层的含氢离子层300的厚度范围可以为10A-50A，具体地，例如为20A、30A、40A。示例性地，含氢离子层300可以与金属氧化物半导体层200在衬底100上的投影面积相同或不同。
示例性地，参考图3所示，以含氢离子层300为多膜层为例，含氢离子层300的材料也可以为依次层叠的氧化硅薄膜层310和氮化硅薄膜层320，以利用富含有氢离子10的氧化硅薄膜层310和/或氮化硅薄膜层320为金属氧化物半导体层200提供氢离子10。示例性地，氧化硅薄膜层的厚度范围可控制在100A-3000A，例如500A、1000A、2000A,或者，氮化硅薄膜层的厚度范围可控制在100A-3000A，例如500A、1000A、2000A，或者，氧化硅薄膜层310和氮化硅薄膜层320叠层的厚度范围也可以控制在100A-3000A，例如500A、1000A、2000A。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构，参考图4所示，该实施例中提供的半导体结构与上述实施例中的半导体结构基本相同，主要区别在于，该半导体结构示例性地为薄膜晶体管结构，其中，金属氧化物半导体层200可以作为薄膜晶体管的有源层。
具体地，该实施例中半导体结构包括：衬底100以及位于衬底100上的金属氧化物半导体层200，其中，金属氧化物半导体层200为薄膜晶体管的有源层。
在该实施例中，在薄膜晶体管中包含上述半导体结构，其中，金属氧化物半导体层200可以作为薄膜晶体管(Thin-Film Transistor，TFT)中的有源层。作为有源层的金属氧化物半导体层200内含有的氢离子10，可以使得金属氧化物半导体层200中至少部分金属氧化物半导体层200处于非晶态，例如可以使得位于沟道区的有源层处于非晶态，处于非晶态的有源层具有较高无序性，非晶态的金属氧化物半导体层200可以在后续的高温退火过程中转变为有序的晶体结构，有助于在沟道区形成较大的结晶尺寸和较好的结晶方向，能够进一步提高有源层的迁移率。
示例性地，金属氧化物半导体层200包括氧化铟锡(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide,IZO)、氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)和铟镓氧化物(Indium Gallium Oxide，IGO)等，这些材料具有较高的电子迁移率和较低的漏电流，可以实现高性能的有源层。
参考图4所示，在金属氧化物半导体层200与衬底100之间还包括位于衬底100上的缓冲层700，缓冲层700可以为单膜层结构或者多膜层结构。
参考图4所示，该半导体结构还包括：位于金属氧化物半导体层200背离衬底100一侧的栅极层400以及分别位于栅极层400两侧的源极500和漏极600，源极500和漏极600均通过金属层连接金属氧化物半导体层200，以形成完整的薄膜晶体管结构。
TFT(薄膜晶体管)是一种用半导体材料制造的电子器件，薄膜晶体管是一种用于控制电流的电子器件，常用于平面显示器(如液晶显示器)和其他电子设备中。该实施例中，作为有源层的金属氧化物半导体层具有较高的迁移率，较高的迁移率可以提高薄膜晶体管的开关速度和响应时间，使其更适合高频率操作。此外，迁移率还与薄膜晶体管的导电性能和电流驱动能力相关。较高的迁移率可以降低薄膜晶体管的电阻，减少功耗，并提高信号传输的质量。采用本申请中的金属氧化物半导体层作为有源层，提高了薄膜晶体管的迁移率，实现了更好的性能和可靠性。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构，该半导体结构示例性地为薄膜晶体管的结构，参考图5所示，该实施例中提供的半导体结构与上述实施例中的半导体结构基本相同，主要区别在于，在位于衬底100与有源层之间还设置有含氢离子层300。
参考图5所示，含氢离子层300内含有氢离子10，该含氢离子层300是为了在有源层结晶的过程中，为有源层提供适量的氢离子10。该实施例中的有源层即为金属氧化物半导体层200。
示例性地，参考图5所示，含氢离子层300为单膜层为例，含氢离子层300的材料例如为非晶硅薄膜层(a-Si)，为了不影响沟道层的厚度，单膜层的含氢离子层300的厚度范围可以为10A-50A，例如20A、30A、40A。示例性地，含氢离子层300在衬底100上的投影面积可以与有源层在衬底100上的投影面积相同。
示例性地，参考图6所示，含氢离子层300的材料例如为氧化硅或者氮化硅，含氢离子层300在衬底100上的投影面积也可以大于有源层在衬底100上的投影面积，可以使得氢离子10集中形成在含氢离子层300中与金属氧化物半导体层200相对的位置区域内。
示例性地，参考图7所示，氢离子10还可以形成在含氢离子层300的表面，氢离子10位于含氢离子层300与金属氧化物半导体层200之间的界面位置区域内，有利于缩短氢离子扩散至金属氧化物半导体层200(有源层)内的时间，节省工艺时间，从而节省制作时间成本，提升制备效率。
示例性地，参考图8所示，以含氢离子层300为多膜层为例，含氢离子层300的材料也可以为依次层叠的氧化硅薄膜层310和氮化硅薄膜层320，以利用富含有氢离子10的氧化硅薄膜层310和/或氮化硅薄膜层320为金属氧化物半导体层200(有源层)提供氢离子10。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构的制备方法，如图9所示，图9为本申请实施例公开的一种半导体结构的制备方法的流程图，该制备方法用于制备上述实施例提供的半导体结构，参考图1和图9所示，该制备方法包括：
步骤S110、提供衬底；
步骤S120、在衬底上形成金属氧化物半导体层，金属氧化物半导体层包括氢离子，氢离子使得至少部分金属氧化物半导体层处于非晶态；
步骤S130、提供高温环境，金属氧化物半导体层由非晶态变成结晶态，形成结晶态的金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
该实施例中，参考图1所示，可以采用物理气相沉积(Physical VaporDeposition,PVD)在衬底100上形成金属氧化物半导体层200。PVD技术中的主要方法包括热蒸发和溅射。热蒸发是通过加热靶材使其蒸发，形成蒸汽沉积在基底上。溅射是通过离子轰击靶材，使其表面的原子或分子离开并沉积在衬底100上。PVD成膜技术具有高纯度、较好的附着力和较小的晶界等特点，适用于制备高质量的金属氧化物半导体层。
示例性地，可以在形成金属氧化物半导体层200的过程中可以采用氢离子注入(Hydrogen Ion Implantation)或氢气退火(Hydrogen Annealing)工艺，使得金属氧化物半导体层200内含有氢离子10，氢离子10使得至少部分金属氧化物半导体层200处于非晶态。氢离子10注入是一种将氢离子10注入到金属氧化物半导体层200中的工艺，氢气退火是一种在氢气环境中进行的热处理过程，在退火过程中，氢气可以渗透到金属氧化物半导体层200中，以帮助金属氧化物半导体层200形成大晶粒尺寸，然后，在高温环境下，使得金属氧化物半导体层200形成结晶态。最终，金属氧化物半导体层处于结晶态下的晶粒的平均晶粒尺寸大于预设尺寸。
参考图10所示，图10示例性示出了金属氧化物半导体层处于结晶态下的晶粒分布示意图，金属氧化物半导体层处于结晶态下的晶粒的平均晶粒尺寸为1μm-2μm，如1.3μm、1.5μm、1.8μm。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构的制备方法，如图11所示，图11为本申请实施例公开的一种半导体结构的制备方法的流程图，在该实施例中的制备方法与上述实施例中的制备方法步骤相同或相应的部分，在此不再赘述。参考图11所示，该制备方法包括：
步骤S210、提供衬底；
步骤S220、在衬底上形成含氢离子层，含氢离子层包括氢离子；
步骤S230、在含氢离子层上形成金属氧化物半导体层；
步骤S240、提供高温环境，含氢离子层在高温环境下向金属氧化物半导体层提供氢离子，金属氧化物半导体层由非晶态变结晶态，处于结晶态下的金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
该实施例中，参考图2-图3所示，在形成金属氧化物半导体层200之前，可以采用SiH4(硅烷)作为成膜气体，采用化学气相沉积(Chemical Vapor Deposition，简称CVD)形成含氢离子层300，含氢离子层300中的氢离子10浓度可以大于或等于1E21/cm3。示例性地，含氢离子层300例如为非晶硅薄膜层a-Si，从而形成富含氢离子10的非晶硅薄膜层。然后在含氢离子层300上形成金属氧化物半导体层200。金属氧化物半导体层200可以采用成膜工艺，如PVD成膜工艺，PVD可以室温成膜,也可以升温100℃～200℃，，然后，提供高温环境，如进行高温退火工艺，温度范围例如为300℃-500℃。在高温环境下，含氢离子层300释放出氢离子10，氢离子10扩散至金属氧化物半导体层200中，使得金属氧化物半导体层200中至少部分金属氧化物半导体层200处于非晶态，随着高温退火工艺的进行，以帮助金属氧化物半导体层200形成较大的晶粒尺寸。其中，高温退火工艺是一种热处理方法，通过在高温下对材料进行加热和保温，以改变其结构和性能。该实施例中，随着高温退火的进行，对非晶态金属氧化物半导体层200进行退火处理，晶粒可以长大，非晶态的金属氧化物半导体层200的原子重新排列，最终形成结晶态的晶体结构。
示例性地，参考图7所示，步骤S220中在衬底上形成含氢离子层的步骤还可以包括：在衬底100上形成缓冲材料层(图中未示出)，采用H2等离子体对缓冲材料层的表面进行处理，H2等离子体(H2 plasma)是一种工艺，用于将氢气(H2)通过电离形成等离子体状态，以在缓冲材料层表面形成氢离子，从而形成含氢离子层300。
作为本申请公开内容的一种可选实现方式，本申请实施例公开了一种半导体结构的制备方法，该实施例中的半导体结构的制备方法与上述实施例提供的半导体结构的制备方法基本相同，参考图5所示，主要区别在于，该实施例半导体结构的制备方法还包括：在金属氧化物半导体层200背离衬底100的一侧形成栅极层400；在栅极层400两侧分别形成源极500和漏极600。
参考图5所示，在该实施例中，形成的半导体结构作为薄膜晶体管结构，其中，金属氧化物半导体层200作为薄膜晶体管的有源层，本申请中的金属氧化物半导体层200具有较高的迁移率，提高了薄膜晶体管的迁移率，较高的迁移率可以提高薄膜晶体管的开关速度和响应时间，使其更适合高频率操作。较高的迁移率可以降低薄膜晶体管的电阻，减少功耗，并提高信号传输的质量，实现了更好的性能和可靠性。
作为本申请公开内容的一种可选实现，本申请实施例公开了一种显示基板，该显示基板包括上述实施例提供的半导体结构，或者采用上述实施例提供的半导体结构的制备方法制备而成的半导体结构。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本说明书的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本说明书构思的前提下，还可以做出若干变形和改进，这些都属于本说明书的保护范围。因此，本说明书专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构，其特征在于，所述半导体结构包括衬底以及位于所述衬底上的金属氧化物半导体层，所述金属氧化物半导体层包括氢离子，所述氢离子使得至少部分所述金属氧化物半导体层处于非晶态，以使得形成结晶态的所述金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述衬底与所述金属氧化物半导体层之间的含氢离子层，所述含氢离子层内含有氢离子。
3.根据权利要求2所述的半导体结构，其特征在于，所述含氢离子层包括以下中的一种或多种：氧化硅薄膜层、氮化硅薄膜层、非晶硅薄膜层。
4.根据权利要求1所述的半导体结构，其特征在于，所述金属氧化物半导体层包括铟元素，所述金属氧化物半导体层中的铟元素所占的比例大于50％。
5.根据权利要求4所述的半导体结构，其特征在于，所述金属氧化物半导体层的材料为以下至少一种：铟镓锌氧化物、铟锌氧化物、铟镓氧化物和氧化铟锡。
6.根据权利要求1至5任一项所述的半导体结构，其特征在于，所述金属氧化物半导体层的晶粒的平均晶粒尺寸范围为0.5μm-2μm。
7.根据权利要求1所述的半导体结构，其特征在于，所述金属氧化物半导体层作为薄膜晶体管的有源层。
8.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
提供衬底；
在所述衬底上形成金属氧化物半导体层，所述金属氧化物半导体层包括氢离子，所述氢离子使得至少部分所述金属氧化物半导体层处于非晶态；
提供高温环境，所述金属氧化物半导体层由非晶态变成结晶态，处于结晶态下的所述金属氧化物半导体层的晶粒的平均晶粒尺寸大于预设尺寸。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在形成金属氧化物半导体层之前，所述制备方法还包括：
在所述衬底上形成含氢离子层，所述含氢离子层用于在所述高温环境下向所述金属氧化物半导体层提供所述氢离子；
可选地，所述含氢离子层中的氢离子浓度大于或等于1E21/cm3。
10.一种显示基板，其特征在于，所述显示基板包括如权利要求1至7任一所述的半导体结构，或者采用如权利要求8或9所述的半导体结构的制备方法制备而成的半导体结构。
CN202410256989.6A 2024-03-06 2024-03-06 半导体结构、半导体结构的制备方法及显示基板 Pending CN118173611A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410256989.6A CN118173611A (zh) 2024-03-06 2024-03-06 半导体结构、半导体结构的制备方法及显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410256989.6A CN118173611A (zh) 2024-03-06 2024-03-06 半导体结构、半导体结构的制备方法及显示基板

Publications (1)

Publication Number Publication Date
CN118173611A true CN118173611A (zh) 2024-06-11

Family

ID=91349872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410256989.6A Pending CN118173611A (zh) 2024-03-06 2024-03-06 半导体结构、半导体结构的制备方法及显示基板

Country Status (1)

Country Link
CN (1) CN118173611A (zh)

Similar Documents

Publication Publication Date Title
US6835608B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JP7471787B2 (ja) 電子素子及びその製造方法
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
CN101478005A (zh) 一种金属氧化物薄膜晶体管及其制作方法
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
US7381586B2 (en) Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
Moon et al. Combination of gate-stack process and cationic composition control for boosting the performance of thin-film transistors using In–Ga–Zn–O active channels prepared by atomic layer deposition
Jun et al. Electrical characteristics of thin-film transistors using field-aided lateral crystallization
Lu et al. Two‐step plasma treatment designed for high‐performance flexible amorphous ZnAlSnO thin‐film transistors replacing thermal annealing
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107316906B (zh) Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN118173611A (zh) 半导体结构、半导体结构的制备方法及显示基板
CN109616444B (zh) Tft基板的制作方法及tft基板
Li et al. Low-temperature ZnO TFTs fabricated by reactive sputtering of metallic zinc target
CN105789283A (zh) 基于新型High-K材料的GeSn沟道场效应晶体管
CN118866692B (zh) 一种金属氧化物薄膜晶体管器件的制备方法及器件
Song et al. A fabrication method for reduction of silicide contamination in polycrystalline-silicon thin-film transistors
CN112420520A (zh) 一种利用金属诱导半导体氧化物结晶的方法
CN117976544B (zh) 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法
Chen et al. Roughness effect on uniformity and reliability of sequential lateral solidified low-temperature polycrystalline silicon thin-film transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination