[go: up one dir, main page]

CN118174837A - 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备 - Google Patents

基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备 Download PDF

Info

Publication number
CN118174837A
CN118174837A CN202410325243.6A CN202410325243A CN118174837A CN 118174837 A CN118174837 A CN 118174837A CN 202410325243 A CN202410325243 A CN 202410325243A CN 118174837 A CN118174837 A CN 118174837A
Authority
CN
China
Prior art keywords
bmc
signal
clock frequency
usb
edge number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410325243.6A
Other languages
English (en)
Inventor
刘永武
谢仁践
欧应阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huinengtai Semiconductor Technology Co ltd
Original Assignee
Shanghai Huinengtai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huinengtai Semiconductor Technology Co ltd filed Critical Shanghai Huinengtai Semiconductor Technology Co ltd
Priority to CN202410325243.6A priority Critical patent/CN118174837A/zh
Publication of CN118174837A publication Critical patent/CN118174837A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种基于USB‑PD协议的BMC通信时钟频率生成方法及USB‑PD设备。该方法首先确定接收到的BMC信号的逻辑翻转周期，然后获取n个逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，再获取n个逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数，然后根据第一边沿数和第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，最后根据映射系数对系统时钟进行分频处理，确定USB‑PD设备的BMC通信时钟频率。该方法基于接收到的BMC信号，在USB‑PD设备的系统时钟频率不做校准的条件下，生成USB‑PD设备的BMC通信时钟频率，使得USB‑PD消息中的收发双方BMC信号频率偏差较小，增强偏差容忍度，且成本较小。

Description

基于USB-PD协议的BMC通信时钟频率生成方法及UPB-PD设备
技术领域
本发明涉及USB通信领域，具体涉及一种基于USB-PD协议的BMC通信时钟频率生成方法及UPB-PD设备。
背景技术
USB Power De l i very(USB-PD)是USB-I F组织制定，已得到广泛应用和极具发展前景的快充协议；该协议可实现高功率电力传输，传输的功率最高可达240瓦。按照USB-PD协议规定的方式进行电力传输时，对于传输大功率(例如大于60W)的线材，需要使用电子标签芯片(eMarker)与PD电源(或PD受电设备)进行通信，来验证线材的功能与规格等参数。
USB-PD协议的通信数据(以下简称PD消息)在传输时，使用BMC(B i phase MarkCode)编码方式，传输通道基于TYPE-C接口规范。USB-PD设备作为接收端在接收数据时，在进行BMC解码的时钟频率需要与发送端对数据进行BMC编码时的时钟频率基本一致。
传统的USB-PD设备在设计BMC通信时钟时，一般采用内置RC振荡电路产生BMC通信时钟频率或者外接石英晶体作为时钟源的设计方式。但采用内置RC振荡电路产生BMC通信时钟频率，需要采用时钟校准电路对RC振荡电路产生的时钟频率进行校准，增加成本，且与发送方的BMC信号的通信时钟频率偏差较大。而采用外接石英晶体作为时钟源的设计方式，虽然无需校准，但需要外接石英晶体等器件，物料成本较高，且发送方的BMC信号的通信时钟频率偏差较大。
发明内容
本发明实施例提供一种基于USB-PD协议的BMC通信时钟频率生成方法及UPB-PD设备，其能够增强USB-PD消息中收发双发BMC信号频率偏差的容忍度，且成本较小。
为了解决上述技术问题，本发明实施例提供以下技术方案：
在第一方面，本发明实施例提供一种基于USB-PD协议的BMC通信时钟频率生成方法，应于USB-PD设备，所述方法包括：
确定接收到的BMC信号的逻辑翻转周期，其中，所述逻辑翻转周期为其前导码中连续相邻的逻辑值“1”和“0”持续的时间长度；
获取n个所述逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，其中，n为[1,30]之间的任意一个整数；
获取n个所述逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数；
根据所述第一边沿数和所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数；
根据所述映射系数对系统时钟信号进行分频处理，确定BMC通信时钟频率。
在一些实施例中，所述确定接收到的BMC信号的逻辑翻转周期，包括：
从接收到BMC信号的第一个上升沿开始，将连续检测到四个边沿的时长确定为所述逻辑翻转周期。
在一些实施例中，所述根据所述第一边沿数和所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，包括：
确定一个所述逻辑翻转周期内，接收到的BMC信号对应的原始数据的上升沿和下降沿的数量，得到第三边沿数；
确定一个所述逻辑翻转周期内，接收到的BMC信号的上升沿和下降沿的数量，得到第四边沿数；
确定所述第四边沿数与所述第三边沿数之间的比例系数；
根据所述比例系数、所述第一边沿数以及所述第二边沿数确定所述系统时钟频率与接收到的BMC信号的信号频率之间的映射系数。
在一些实施例中，所述根据所述比例系数、所述第一边沿数以及所述第二边沿数确定所述系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，包括：
通过下式确定所述映射系数：
其中，k2为所述映射系数，k1为所述比例系数，N为所述第一边沿数，M为所述第二边沿数。
在一些实施例中，所述逻辑翻转周期为接收到的BMC信号的信号周期的2倍。
在一些实施例中，所述根据所述映射系数对系统时钟信号进行分频处理，确定BMC通信时钟频率，包括：
通过下式确定所述BMC通信时钟频率：
f2＝f1÷k2；
其中，f2为所述BMC通信时钟频率，f1为所述系统时钟频率，k2为所述映射系数。
在一些实施例中，所述系统时钟信号由内置RC时钟振荡电路产生。
在第二方面，本发明实施例提供一种控制器，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行所述的基于USB-PD协议的BMC通信时钟频率生成方法。
在第三方面，本发明实施例提供一种USB-PD设备，所述USC-PD设备包括：
RC时钟振荡电路，用于产生系统时钟信号；以及，
如上所述的控制器，且所述控制器与所述RC时钟振荡电路通信连接，用于接收系统时钟信号以及发送端发送的BMC信号。
相对于传统技术，在本发明各个实施例提供的基于USB-PD协议的BMC通信时钟频率生成方法中，首先确定接收到的BMC信号的逻辑翻转周期，然后获取n个逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，再获取n个逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数，然后根据第一边沿数和第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，最后根据映射系数对系统时钟进行分频处理，确定USB-PD设备的BMC通信时钟频率。因此，该方法得到系统时钟频率与接收到的BMC信号频率之间的相对关系，从而根据系统时钟频率与相对关系得到USB-PD设备的BMC通信时钟频率，该方法基于接收到的BMC信号，在USB-PD设备的系统时钟频率不做校准的条件下，生成USB-PD设备的BMC通信时钟频率，使得USB-PD消息中的收发双方BMC信号频率偏差较小，增强偏差容忍度，且成本较小。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供的一种PD消息传输过程的示意框图；
图2是PD消息传输线缆的TYPE-C接口管脚定义示意图；
图3是本发明实施例提供的一种提供一种USB-PD设备的结构示意图；
图4是本发明实施例提供的一种控制器的结构示意图；
图5是本发明实施例提供一种基于USB-PD协议的BMC通信时钟频率生成方法的流程示意图；
图6是BMC编码示意图；
图7是BMC码传输时，起始位置示意图；
图8是本发明实施例提供的一种n为2时，系统时钟信号与BMC信号的对比示意图；
图9是图5中步骤S54的流程示意图；
图10是BMC信号处理时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明实施例的基于USB-PD(USB Power De l i very，简称USB-PD)协议的BMC通信时钟频率生成方法可以在任何合适类型并具有运算能力并且配置有USB Type-C接口电路的电子设备中执行，例如，在一些实施例中，电子设备可以为适配器、智能手机、笔记本电脑、智能穿戴设备、手表等等任意一种电子产品。
USB-PD协议的通信数据(以下简称PD消息)在传输时，使用BMC(B i phase MarkCode，简称BMC)编码方式，传输通道基于TYPE-C接口规范。下图1所示是PD消息传输过程的示意框图，图2所示是PD消息传输线缆的TYPE-C接口管脚定义，从图1和图2所示可以得出：
1.PD消息接收和发送的路径都是通过单通道的CC线，故其通信方式属于半双工异步通信。
2.半双工异步通信方式的特点(没有与通信数据同步的时钟信号)，决定了在进行PD消息通信时，收发二端信号的比特率设置要基本一致，即发送端对数据进行BMC(Biphase Mark Code，简称BMC)编码时的时钟频率，与接收端对传输数据进行BMC解码时的时钟频率需要基本一致。
USB-PD设备作为接收端在接收数据时，在进行BMC解码的时钟频率需要与发送端对数据进行BMC编码时的时钟频率基本一致。传统的USB-PD设备在设计BMC通信时钟时，一般采用内置RC振荡电路产生BMC通信时钟频率或者外接石英晶体作为时钟源的设计方式。但采用内置RC振荡电路产生BMC通信时钟频率，需要采用时钟校准电路对RC振荡电路产生的时钟频率进行校准，增加成本，且与发送方的BMC信号的通信时钟频率偏差较大。而采用外接石英晶体作为时钟源的设计方式，虽然无需校准，但需要外接石英晶体等器件，物料成本较高，且发送方的BMC信号的通信时钟频率偏差较大。
基于上述原因，本发明实施例提供一种USB-PD设备，如图3所示，该USB-PD设备100包括RC时钟振荡电路11与控制器12，其中，RC时钟振荡电路11与控制器12通信连接，RC时钟振荡电路11用于产生系统时钟信号，控制器12用于接收系统时钟信号以及发送方发送的BMC信号。
在一些实施例中，控制器12可以为通用处理器、数字信号处理器(DSP)、专用集成电路(AS I C)、现场可编程门阵列(FPGA)、单片机、ARM(Acorn RI SC Mach i ne)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，控制器12还可以是任何传统处理器、控制器、微控制器或状态机。控制器12也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
请一并参阅图4，该控制器12包括通过系统总线或者其他方式通信连接的至少一个处理器121(图4中以一个处理器为例)和存储器122。该控制器12可以以芯片形式存在。
其中，所述存储器122存储有可被所述至少一个处理器121执行的指令，所述指令被所述至少一个处理器121执行，所述处理器121用于提供计算和控制能力，以处理测试数据，例如，执行本发明下述实施例提供的任意一种基于USB-PD协议的BMC通信时钟频率生成方法。
所述存储器122作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明下述实施例提供的基于USB-PD协议的BMC通信时钟频率生成方法对应的程序指令/模块。所述处理器121通过运行存储在存储器122中的非暂态软件程序、指令以及模块，可以实现下述任一方法实施例中的基于USB-PD协议的BMC通信时钟频率生成方法。具体地，所述存储器122可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器122还可以包括相对于处理器121远程设置的存储器，这些远程存储器可以通过网络连接至处理器121。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
控制器接收到发送方发送的BMC信号后，基于该BMC信号与系统时钟频率，确定本设备的BMC通信时钟频率。具体地，首先确定接收到的BMC信号的逻辑翻转周期，然后获取n个逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，再获取n个逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数，然后根据第一边沿数和第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，最后根据映射系数对系统时钟进行分频处理，确定USB-PD设备的BMC通信时钟频率。
因此，该方法得到系统时钟频率与接收到的BMC信号频率之间的相对关系，从而根据系统时钟频率与相对关系得到USB-PD设备的BMC通信时钟频率，该方法基于接收到的BMC信号，在USB-PD设备的系统时钟频率不做校准的条件下，生成USB-PD设备的BMC通信时钟频率，使得USB-PD消息中的收发双方BMC信号频率偏差较小，增强偏差容忍度，且成本较小。
请参阅图5，图5是本发明实施例提供的一种基于USB-PD协议的BMC通信时钟频率生成方法的流程示意图，如图5所示，该方法S500包括：
S51、确定接收到的BMC信号的逻辑翻转周期，其中，所述逻辑翻转周期为其前导码中连续相邻的逻辑值“1”和“0”持续的时间长度；
BMC编码是一种双相符号编码，属于一种相位调制编码方式，其传输比特率为300kbps±10％，下图6是BMC编码的示意图，下图7是BMC码传输时，起始位置示意图。
如图6所示，在对原始数据进行BMC编码时，每个U I(一个b it数据的传输时间)传输开始的时候都会进行一次电平翻转，如果这个U I传输的是1，在这个U I中间会再进行一次电平翻转，如果这个U I传输的是0，中间不翻转。对于PD消息的BMC码的格式特点，从图中可以得到：
1.PD消息的前导码部分(preamb l e)是由64比特的“0”和“1”相互间隔组成。
2.PD消息的前导码部分，在实际传输时，由于起始位置的不确定，第一个“0”时间宽度并不固定(如图7所示)；但是从第一个“0”后的第一个上升沿开始，任意相邻的4个边沿的时间宽度都是固定的，等于2字节原始数据周期(如图6所示)。
因此，在确定接收到的BMC信号的逻辑翻转周期时，可以从接收到BMC信号的第一个上升沿开始，将连续检测到四个边沿的时长确定为逻辑翻转周期。若逻辑翻转周期为T，原始数据周期为T0(即1U I)，则T＝2T0。
S52、获取n个所述逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，其中，n为[1,30]之间的任意一个整数；
S53、获取n个所述逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数；
获取nT内的第一边沿数和第二边沿数，分别记为N个和M个。例如：若n为1，则N为4，若n为2，则N为7，若n为16，则N为49，M的个数由USB-PD设备的系统时钟频率特性决定，可如图8所示，依次类推，可以获得n个逻辑翻转周期内的第一边沿数和第二边沿数。
S54、根据所述第一边沿数和所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数；
根据第一边沿数和第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的相对关系。具体地，如图9所示，步骤S54包括：
S541、确定一个所述逻辑翻转周期内，接收到的BMC信号对应的原始数据的上升沿和下降沿的数量，得到第三边沿数；
S542、确定一个所述逻辑翻转周期内，接收到的BMC信号的上升沿和下降沿的数量，得到第四边沿数；
S543、确定所述第四边沿数与所述第三边沿数之间的比例系数；
BMC信号对应的原始数据如图6中Data I n所示，在确定BMC通信时钟频率时，分为两个阶段，第一个阶段是从接收到的BMC信号的第一个上升沿开始，连续检测到4个边沿，以确定逻辑翻转周期的初始阶段，第二个阶段是继续获取n个逻辑翻转周期内，BMC信号的上升沿和下降沿的数量的阶段，即连续检测2n个“0”和“1”后，锁定接收到的BMC信号数据频率，按照本方法生成BMC通信时钟频率，该阶段为BMC通信时钟频率生成阶段，具体时序图如图10所示，因此，在第二个阶段时，检测到第四边沿数为3。
而在一个逻辑翻转周期内，即在2T0内，第三边沿数为2。因此，比例系数为k1＝3/2。即，接收到的BMC信号的边沿数与系统时钟信号的边沿数之间的相对关系为k1。
S544、根据所述比例系数、所述第一边沿数以及所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数。
K1为一个逻辑翻转周期所对应的比例系数，那么在n个逻辑翻转周期内，则可以根据第一边沿数，第二边沿数以及比例系数确定系统时钟频率与接收到的BMC信号的信号频率之间的相对关系。
具体地，通过下式确定所述映射系数：
其中，k2为所述映射系数，k1为所述比例系数，N为所述第一边沿数，M为所述第二边沿数。
由于该操作均是从BMC通信时钟频率生成阶段开始，则在检测边沿数时，均需要减去在初始阶段检测到的最后一个边沿(如图10所示)，因此，式中的M和N均减去1之后再相除。
其中，k1为3/2，则
S55、根据所述映射系数对系统时钟信号进行分频处理，确定BMC通信时钟频率。
通过下式表征系统时钟频率：
其中，f1为所述系统时钟频率，T为所述逻辑翻转周期，M为所述第二边沿数。
将系统时钟频率按照k2倍分频，生成USB-PD设备的BMC通信时钟频率。具体地，通过下式确定所述BMC通信时钟频率：
其中，f2为所述BMC通信时钟频率，f1为所述系统时钟频率，k2为所述映射系数。
则带入式(3)，得到又由于T＝2T0，因此，BMC通信时钟频率
接收到不同的BMC信号，其对应的T0值是不同的，但不同的BMC信号，均可以得到一个对应的上述映射系数k2。对于一个确定的BMC信号，T0是确定的，但是由于USB-PD设备的时钟是未经过校准的，所以USB-PD设备不能准确测量出T0的具体值，所以在实际操作中，将系统时钟直接进行k2倍分频，则可以得到USB-PD设备的BMC通信时钟频率，其与发送端的BMC通信时钟频率偏差较小。
因此，生成的BMC通信时钟频率f2并不是直接来源于RC时钟振荡电路产生的系统时钟，而是基于接收到的BMC信号的数据频率而确定，跟随接收到的BMC信号的数据频率而自适应改变，与接收到的BMC信号的数据频率偏差较小，且无需时钟校准电路，成本较小。
综上所述，该方法得到系统时钟频率与接收到的BMC信号频率之间的相对关系，从而根据系统时钟频率与相对关系得到USB-PD设备的BMC通信时钟频率，该方法基于接收到的BMC信号，在USB-PD设备的系统时钟频率不做校准的条件下，生成USB-PD设备的BMC通信时钟频率，使得USB-PD消息中的收发双方BMC信号频率偏差较小，增强偏差容忍度，且成本较小。
本发明实施例还提供了一种非易失性计算机存储介质，所述计算机存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个处理器执行，例如图4中的一个处理器121，可使得上述一个或多个处理器可执行上述任意方法实施例中的基于USB-PD协议的BMC通信时钟频率生成方法。
本发明实施例还提供了一种计算机程序产品，所述计算机程序产品包括存储在非易失性计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被电子设备执行时，使所述电子设备执行任一项所述的基于USB-PD协议的BMC通信时钟频率生成方法。
以上所描述的装置或设备实施例仅仅是示意性的，其中所述作为分离部件说明的单元模块可以是或者也可以不是物理上分开的，作为模块单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络模块单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种基于USB-PD协议的BMC通信时钟频率生成方法，应用于USB-PD设备，其特征在于，所述方法包括：
确定接收到的BMC信号的逻辑翻转周期，其中，所述逻辑翻转周期为其前导码中连续相邻的逻辑值“1”和“0”持续的时间长度；
获取n个所述逻辑翻转周期内接收到的BMC信号的上升沿和下降沿的数量，得到第一边沿数，其中，n为[1,30]之间的任意一个整数；
获取n个所述逻辑翻转周期内系统时钟信号的上升沿或下降沿的数量，得到第二边沿数；
根据所述第一边沿数和所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数；
根据所述映射系数对系统时钟信号进行分频处理，确定BMC通信时钟频率。
2.根据权利要求1所述的方法，其特征在于，所述确定接收到的BMC信号的逻辑翻转周期，包括：
从接收到BMC信号的第一个上升沿开始，将连续检测到四个边沿的时长确定为所述逻辑翻转周期。
3.根据权利要求1所述的方法，其特征在于，所述根据所述第一边沿数和所述第二边沿数确定系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，包括：
确定一个所述逻辑翻转周期内，接收到的BMC信号对应的原始数据的上升沿和下降沿的数量，得到第三边沿数；
确定一个所述逻辑翻转周期内，接收到的BMC信号的上升沿和下降沿的数量，得到第四边沿数；
确定所述第四边沿数与所述第三边沿数之间的比例系数；
根据所述比例系数、所述第一边沿数以及所述第二边沿数确定所述系统时钟频率与接收到的BMC信号的信号频率之间的映射系数。
4.根据权利要求3所述的方法，其特征在于，所述根据所述比例系数、所述第一边沿数以及所述第二边沿数确定所述系统时钟频率与接收到的BMC信号的信号频率之间的映射系数，包括：
通过下式确定所述映射系数：
其中，k2为所述映射系数，k1为所述比例系数，N为所述第一边沿数，M为所述第二边沿数。
5.根据权利要求4所述的方法，其特征在于，所述逻辑翻转周期为接收到的BMC信号的信号周期的2倍。
6.根据权利要求4所述的方法，其特征在于，所述根据所述映射系数对系统时钟信号进行分频处理，确定BMC通信时钟频率，包括：
通过下式确定所述BMC通信时钟频率：
f2＝f1÷k2；
其中，f2为所述BMC通信时钟频率，f1为所述系统时钟频率，k2为所述映射系数。
7.根据权利要求1所述的方法，其特征在于，所述系统时钟信号由内置RC时钟振荡电路产生。
8.一种控制器，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至7任一项所述的基于USB-PD协议的BMC通信时钟频率生成方法。
9.一种USB-PD设备，其特征在于，所述USB-PD设备包括：
RC时钟振荡电路，用于产生系统时钟信号；以及，
如权利要求8所述的控制器，且所述控制器与所述RC时钟振荡电路通信连接，用于接收系统时钟信号以及发送端发送的BMC信号。
CN202410325243.6A 2024-03-21 2024-03-21 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备 Pending CN118174837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410325243.6A CN118174837A (zh) 2024-03-21 2024-03-21 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410325243.6A CN118174837A (zh) 2024-03-21 2024-03-21 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备

Publications (1)

Publication Number Publication Date
CN118174837A true CN118174837A (zh) 2024-06-11

Family

ID=91350052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410325243.6A Pending CN118174837A (zh) 2024-03-21 2024-03-21 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备

Country Status (1)

Country Link
CN (1) CN118174837A (zh)

Similar Documents

Publication Publication Date Title
JP7258199B2 (ja) 多相クロックデータ復元回路較正
US10419246B2 (en) C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
JP6876681B2 (ja) ３相インターフェース用の多相クロックデータ復元
US6343364B1 (en) Method and device for local clock generation using universal serial bus downstream received signals DP and DM
US8027592B2 (en) Infrared remote control signaling generator
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
US10333690B1 (en) Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US10298381B1 (en) Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
US20080231328A1 (en) Method and Circuit for Local Clock Generation and Smartcard Including it Thereon
KR102510515B1 (ko) Sof 패턴에 기초하여 분석된 수신 특성을 참조하여 데이터를 디코딩하도록 구성되는 통신 회로 칩 및 전자 장치
CN118174837A (zh) 基于usb-pd协议的bmc通信时钟频率生成方法及upb-pd设备
CN117200923A (zh) 一种异步通信方法及装置
US20240264971A1 (en) Communication device, communication method and communication system
CN101258705B (zh) 生成时钟信号的方法
US10075311B2 (en) Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock
US20130332766A1 (en) Method and system for calculating a clock frequency of a clock signal for an ic card
US20030002589A1 (en) Serial communication circuit and serial transmitting and receiving system
JP2000174843A (ja) 調歩同期式データ通信回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination