CN118120055A - 半导体器件、半导体器件设备及半导体器件的制造方法 - Google Patents

Abstract

提供一种增高了第二元件芯片中的元件集成度的半导体器件。根据本技术的半导体器件包括：至少一个第一元件芯片；以及至少一个芯片，堆叠在第一元件芯片上并小于第一元件芯片。至少一个芯片包括至少一个第二元件芯片。第一元件芯片具有堆叠有第一半导体衬底和第一布线层的堆叠结构。第二元件芯片具有堆叠有第二半导体衬底和第二布线层的堆叠结构。第一布线层和第二布线层面对地接合。该半导体器件还包括：外部连接端子，布置在比后表面更远离第一元件芯片的位置，后表面是芯片的在参考堆叠方向与第一元件芯片侧相对的一侧上的表面；和至少部分地设置在芯片附近并且电连接第一布线层和外部连接端子的布线。

Description

半导体器件、半导体器件设备及半导体器件的制造方法

技术领域

根据本公开内容的技术(在下文中也称为“本技术”)涉及半导体器件、设备及其制造方法。

背景技术

以往，公知有层压第一元件芯片和小于第一元件芯片的第二元件芯片的半导体器件(例如参照专利文献1)。根据这种类型的半导体器件，第一元件芯片和第二元件芯片中的每一个经由穿透第一元件芯片和第二元件芯片的贯通电极电连接至外部连接端子，该外部连接端子布置在与第一元件芯片相对的一侧上的第二元件芯片附近。

[引用列表]

[专利文献]

[专利文献1]

美国专利第9，806，055号

发明内容

[技术问题]

但是，在现有的半导体器件中，由于贯穿第二元件芯片的贯通电极的存在，设置在第二元件芯片内的元件的集成度降低。

因此，本技术的主要目的是提供能够改善设置在第二元件芯片内的元件的集成度的半导体器件。

[问题的解决方案]

本技术提供了一种半导体器件，该半导体器件包括至少一个第一元件芯片以及与第一元件芯片层压并小于第一元件芯片的至少一个芯片，其中，至少一个芯片包括至少一个第二元件芯片，第一元件芯片具有层压第一半导体衬底和第一布线层的层压结构，第二元件芯片具有层压第二半导体衬底和第二布线层的层压结构，第一布线层和第二布线层彼此面对地接合，半导体器件还包括：外部连接端子，其布置在比芯片的后表面在层压方向上更远离第一元件芯片的位置处，后表面为与第一元件芯片相反一侧的面；以及布线，其至少一部分布置在芯片的周围并且电连接第一布线层和外部连接端子。

布线可具有在层压方向上延伸的至少一个垂直布线。

布线可具有在平面内方向上延伸并且连接至垂直布线的至少一个水平布线。

至少一条垂直布线可以包括：从水平布线朝向第一半导体衬底延伸的至少一个第一垂直布线，和从水平布线朝向第一半导体衬底的相反侧延伸的至少一个第二垂直布线。

布线可以经由绝缘膜至少设置在芯片的侧表面上。

布线可被配置为使得一端电连接至第一布线层，并且另一端在比后表面在层压方向上更远离第一元件芯片的位置处连接至外部连接端子。

半导体器件还可以包括填充膜，其至少设置在芯片的侧表面和背表面的范围中的芯片的侧表面附近。

填充膜可以是平坦的。

填充膜可布置在后表面附近并且因此设置作为覆盖外部连接端子的一部分。

半导体器件还可包括绝缘层，其覆盖填充膜和外部连接端子的一部分并且暴露外部连接端子的剩余部分。

芯片可成形为具有随着远离第一元件芯片而减小的宽度。

芯片可以具有大致锥形的形状的垂直截面部，该垂直截面的宽度随着远离第一元件芯片而减小。

芯片可以具有圆角。

至少一个芯片可以包括至少一个虚拟芯片。

外部连接端子可具有在平面图中与芯片不重叠的至少一部分。

绝缘膜可以仅设置在侧表面附近，并且可以还设置有覆盖芯片的后表面的保护膜。

半导体器件还可以包括不同的保护膜，不同的保护膜覆盖保护膜和外部连接端子的一部分并且暴露外部连接端子的剩余部分。

第一元件芯片可以是包括第一半导体衬底中的像素区域的像素芯片。

第一元件芯片可包括经由粘合剂层接合至第一半导体衬底的透明衬底。

半导体器件还可以包括经由绝缘层接合至芯片的支撑衬底。外部连接端子可设置在与绝缘层相对的一侧上的支撑衬底附近。布线可以具有穿透绝缘层和/或支撑衬底的贯通电极。

支撑衬底的尺寸可与第一元件芯片的尺寸基本相同。

绝缘层可设置在芯片的侧表面和后表面附近。布线可包括：第一贯通电极，穿透芯片的侧表面附近的绝缘层；第二贯通电极，穿透支撑衬底；以及水平布线，布置在绝缘层内并且电连接第一贯通电极和第二贯通电极。

支撑衬底可以是半导体衬底。

支撑衬底可以包括元件。

绝缘层可设置在芯片的侧表面和后表面附近，并且贯通电极可穿透芯片的侧表面附近的绝缘层和支撑衬底。

蚀刻阻挡层可以至少设置在包括在第一布线层中但不接合至第二布线层的部分上。

第一元件芯片可以是包括在第一半导体衬底中的像素区域的像素芯片。

第一元件芯片可包括经由粘合剂层接合至第一半导体衬底的透明衬底。

本技术还提供了一种包括半导体器件的设备。

本技术还提供了半导体器件的第一制造方法。第一制造方法包括：以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和至少一个第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，至少一个第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；从第二层压叠层在与第一层压叠层相反的一侧上形成绝缘膜的步骤；蚀刻第二层压叠层周围的绝缘膜和第一布线层以暴露第一布线层的层内布线的步骤；以及形成至少设置在第二层压叠层的侧表面附近并且与层内布线连接的布线的步骤。

第一制造方法还可以包括从第二层压叠层在与第一层压叠层相对的一侧上形成填充膜的步骤，以及至少抛光和平坦化填充膜的步骤。

至少一个第二层压叠层可包括具有不同厚度的多个第二层压叠层，并且平坦化步骤还可抛光和平坦化多个第二层压叠层。

第一制造方法还可包括：在平坦化步骤之后，将支撑衬底连接至填充膜的步骤。

在第一制造方法中，第一层压叠层可以构成像素芯片。第一制造方法还可包括：在将支撑衬底接合至填充膜的步骤之后，在与第一布线层相反的一侧上的第一半导体衬底附近形成抗反射膜、滤色器、以及片上透镜中的至少任一个的步骤。

本技术还提供了半导体器件的第二制造方法。第二制造方法包括：以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；从第二层压叠层在与第一层压叠层相反的一侧上形成填充膜的步骤；平坦化所述填充膜的步骤；蚀刻第二层压叠层周围的填充膜和第一布线层以形成过孔的步骤，过孔的一端连接至第一布线层的内层布线；形成布置在填充膜的与第二层压叠层相对的一侧上的表面并且电连接至过孔的另一端的水平布线的步骤；用保护膜覆盖水平布线的步骤；将支撑衬底安排在与第一层压叠层相反的一侧上的保护膜附近的步骤；以及形成布置在支撑衬底上并连接至水平布线的贯通电极的步骤。

支撑衬底可以是半导体衬底。第二制造方法还可包括：在用保护膜覆盖的步骤和布置支撑衬底的步骤之间，在保护膜上形成布线层的步骤。

在该第二制造步骤中，第一层压叠层可构成像素芯片。第二制造方法还可包括：在接合支撑衬底的步骤之后，在与第一布线层相对的一侧上的第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

本技术还提供了半导体器件的第三制造方法。第三制造方法包括：以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；从第二层压叠层在与第一层压叠层相反的一侧上形成蚀刻阻挡层的步骤；从蚀刻阻挡层在与第一层压叠层相反的一侧上形成填充膜的步骤；平坦化填充膜的步骤；将支撑衬底接合至填充膜的步骤；以及形成穿透支撑衬底、第二层压叠层周围的填充膜、以及蚀刻阻挡层的贯通电极的步骤。

在第三制造方法中，第一层压叠层可以构成像素芯片。第三制造方法还可包括：在将支撑衬底接合至填充膜的步骤之后，在与第一布线层相对的一侧上的第一半导体衬底附近形成抗反射膜、滤色器、以及片上透镜中的至少任一个的步骤。

附图说明

图1是示出根据本技术的一个实施方式的实施例1的半导体器件的截面图。

图2是示出沿图1中的线A-A截取的截面图。

图3是示出图1中的半导体器件的制造方法的流程图。

图4的A至图4的D各自是示出图1中的半导体器件的制造方法的步骤截面图。

图5的A至图5的C各自是示出图1中的半导体器件的制造方法的步骤截面图。

图6的A至图6的C各自是示出图1中的半导体器件的制造方法的步骤截面图。

图7的A至图7的C各自是示出图1中的半导体器件的制造方法的步骤截面图。

图8的A和图8的B各自是示出图1中的半导体器件的制造方法的步骤截面图。

图9是示出根据本技术的一个实施方式的实施例2的半导体器件的截面图。

图10是示出根据本技术的一个实施方式的实施例3的半导体器件的截面图。

图11是示出根据本技术的一个实施方式的一个实施例4的半导体器件的截面图。

图12是示出根据本技术的一个实施方式的一个实施例5的半导体器件的截面图。

图13是示出图12中的半导体器件的制造方法的流程图。

图14的A至图14的D各自是示出图12中的半导体器件的制造方法的步骤截面图。

图15的A至图15的D各自是示出图12中的半导体器件的制造方法的步骤截面图。

图16是示出根据本技术的一个实施方式的一个实施例6的半导体器件的截面图。

图17是示出图16的半导体器件的制造方法的流程图。

图18的A至图18的C各自是示出图16中的半导体器件的制造方法的步骤截面图。

图19的A至图19的C各自是示出图16中的半导体器件的制造方法的步骤截面图。

图20的A至图20的C各自是示出图16中的半导体器件的制造方法的步骤截面图。

图21是示出根据本技术一个实施方式的实施例7的半导体器件的截面图。

图22是示出图21中的半导体器件的制造方法的流程图。

图23的A至图23的C各自是示出图21中的半导体器件的制造方法的步骤截面图。

图24的A至图24的C各自是示出图21中的半导体器件的制造方法的步骤截面图。

图25的A至图25的C各自是示出图21中的半导体器件的制造方法的步骤截面图。

图26的A至图26的C各自是示出图21中的半导体器件的制造方法的步骤截面图。

图27是示出根据本技术的一个实施方式的实施例8的半导体器件的截面图。

图28是示出根据本技术的一个实施方式的实施例9的半导体器件的截面图。

图29是示出图28中的半导体器件的制造方法的流程图的前半部分。

图30是示出图28中的半导体器件的制造方法的流程图的后半部分。

图31的A至图31的C各自是示出图28中的半导体器件的制造方法的步骤截面图。

图32的A和图32的B各自是示出图28中的半导体器件的制造方法的步骤截面图。

图33的A和图33的B各自是示出图28中的半导体器件的制造方法的步骤截面图。

图34的A和图34的B各自是示出图28中的半导体器件的制造方法的步骤截面图。

图35的A和图35的B各自是示出图28中的半导体器件的制造方法的步骤截面图。

图36是示出根据本技术的一个实施方式的实施例10的半导体器件的截面图。

图37是示出图36中的半导体器件的制造方法的流程图。

图38的A至图38的D各自是示出图36中的半导体器件的制造方法的步骤截面图。

图39的A至图39的C各自是示出图36的半导体器件的制造方法的步骤截面图。

图40的A至图40的C各自是示出图36中的半导体器件的制造方法的步骤截面图。

图41是示出根据本技术的一个实施方式的实施例11的半导体器件的截面图。

图42是示出图41中的半导体器件的制造方法的流程图的前半部分。

图43是示出图41中的半导体器件的制造方法的流程图的后半部分。

图44的A和图44的B各自是示出图41中的半导体器件的制造方法的步骤截面图。

图45的A和图45的B各自是示出图41中的半导体器件的制造方法的步骤截面图。

图46的A和图46的B各自是示出图41中的半导体器件的制造方法的步骤截面图。

图47的A和图47的B各自是示出图41中的半导体器件的制造方法的步骤截面图。

图48的A和图48的B各自是示出图41中的半导体器件的制造方法的步骤截面图。

图49是示出应用本技术的固态成像设备的使用实施例的示图。

图50是示出在应用本技术的包括固态成像设备的电子设备的一个实施例中的功能框图。

图51是示出车辆控制系统的示意性配置的实施例的框图。

图52是示出车外信息检测单元和成像部的安装位置的实施例的示图。

图53是示出内窥镜手术系统的概略结构的实施例的示图。

图54是示出描绘相机头和CCU的功能配置的实施例的框图。

具体实施方式

在下文中，将参考附图详细描述根据本技术的优选实施方式。注意，在本说明书和附图中具有基本相同的功能配置的组成元件被给予相同的附图标记，以避免重复说明。在下文中描述的实施方式呈现了本技术的典型实施方式。因此，不旨在通过以下实施方式以限制的方式解释本技术的范围。即使在本说明书中呈现了根据本技术的半导体器件、设备和半导体器件的制造方法中的每一个所提供的多个有益效果的情况下，半导体器件、设备和半导体器件的制造方法中的每一个仅需要提供这些有益效果中的至少一个。要提供的有利效果不限于仅通过实施例的方式呈现在本说明书中的那些。可以另外提供其他有利效果。

此外，将按照以下顺序给出描述。

0.介绍

1.根据本技术的一个实施方式的实施例1的半导体器件

2.根据本技术的一个实施方式的实施例2的半导体器件

3.根据本技术的一个实施方式的实施例3的半导体器件

4.根据本技术的一个实施方式的实施例4的半导体器件

5.根据本技术的一个实施方式的实施例5的半导体器件

6.根据本技术的一个实施方式的实施例6的半导体器件

7.根据本技术的一个实施方式的实施例7的半导体器件

8.根据本技术的一个实施方式的实施例8的半导体器件

9.根据本技术的一个实施方式的实施例9的半导体器件

10.根据本技术的一个实施方式的实施例10的半导体器件

11.根据本技术的一个实施方式的实施例11的半导体器件

12.本技术的变形

13.应用本技术的固态成像设备的使用实施例

14.应用本技术的固态成像设备的不同使用实施例

15.移动体的应用例

16.内窥镜手术系统的应用例

<0.介绍>

传统上，通过增加由制造过程的分段化实现的晶体管和布线的集成度，已经实现了半导体器件的更高性能。然而，这种分段化的进步已经引起诸如由于寄生元件等的副作用而导致的性能改善的较慢步调以及开发和制造成本的上升的问题。

因此，为了促进实现半导体器件的更高集成度和更高性能的发展，近年来，通过对每个芯片最佳的处理和三维层压来制造具有不同功能的芯片。例如，专利文献1提出了一种方法，该方法以RDL(Redistribution Layer)布线彼此面对的方式层压具有不同范围的芯片，并且通过使用穿透小芯片或大芯片的过孔(贯通电极)将芯片电连接至外部。

然而，根据专利文献1中从小芯片侧引出外部连接布线的方法，由于穿透小芯片的过孔(贯通电极)的存在，小芯片内的元件(例如，晶体管)的集成度降低。此外，在要求小芯片具有大的厚度以获得足够的机械强度的情况下，考虑到制造难度，外部连接布线需要具有大直径。因此，存在机械强度和积分之间的权衡关系的问题。

因此，考虑到上述问题，本发明人通过改进用于连接芯片和外部的布线(外部连接布线)的布局，开发了本技术的半导体器件，该半导体器件是包括具有不同尺寸的芯片叠层的半导体器件。

在下文中将通过所呈现的几个实施例详细描述本技术的一个实施方式。

<1.根据本技术的一个实施方式的实施例1的半导体器件>

<<半导体器件的配置>>

图1是根据本技术的一个实施方式的实施例1的半导体器件10的截面图。图2是沿图1中的线A-A截取的截面图。在以下描述中，假设在诸如图1的横截面图中的上侧对应于“上”，并且下侧对应于“下”。

如图1所示，半导体器件10包括至少一个第一元件芯片100(例如，一个第一元件芯片100)和层压在第一元件芯片100上且小于第一元件芯片100的至少一个芯片。至少一个芯片包括至少一个第二元件芯片200(例如，多个第二元件芯片200)。此处，“元件芯片”指设置有元件的芯片。第一元件芯片100和芯片被层压的方向(上下方向)在下文中也将被称为“层压方向”。

在一个实施例中，第一元件芯片100是诸如像素芯片、逻辑芯片、存储器芯片、AI芯片和接口芯片的芯片。例如，第一元件芯片100具有在3μm至300μm的范围内的厚度。在此处呈现的一个实施例中的第一元件芯片100是像素芯片。注意，接口芯片是被配置为输入和输出信号的元件芯片。AI(人工智能)芯片是具有使用AI的学习功能的元件芯片。

例如，呈现为第一元件芯片100的一个实施例的像素芯片包括二维布置(例如，以矩阵形式布置)的多个像素。每个像素具有光电转换元件。例如，光电转换元件是PD(光电二极管)。更具体地，例如，光电转换元件是PN光电二极管、PIN光电二极管、SPAD(单光子雪崩光电二极管)或APD(雪崩光电二极管)。

在一个实施例中，每个像素是从第一半导体衬底100a的后表面(与第一布线层100b相对的表面)向其施加光的后背照明像素。在下文中多个像素布置在第一半导体衬底100a中的区域也将被称为“像素区域”。

在一个实施例中，第一半导体衬底100a包括上述多个像素、用于控制相应像素的控制电路(模拟电路)、以及A/D转换电路(具有模拟电路)。

例如，控制电路包括诸如晶体管的电路元件。具体地，在一个实施例中，控制电路包括多个像素晶体管(通常称为MOS晶体管)。例如，多个像素晶体管可以包括三个晶体管，其包含转移晶体管、复位晶体管和放大晶体管。备选地，选择晶体管可以添加到多个像素晶体管以构成四个晶体管。单位像素的等效电路类似于普通电路。因此，在这点上没有给出详细描述。每个像素可设置为一个单位像素。可替代地，每个像素可具有共享像素结构。该像素共享结构是其中多个光电二极管共享浮置扩散的结构，所述浮置扩散构成转移晶体管和不同于转移晶体管的晶体管。

A/D转换电路将由像素芯片的每个像素生成的模拟信号转换成数字信号。

在一个实施例中，第二元件芯片200中的每一个都是诸如逻辑芯片、存储器芯片、模拟芯片、AI芯片和接口芯片上午芯片。多个第二元件芯片200可包括具有相同功能的芯片或具有不同功能的芯片。根据本文的一个实施例，第二元件芯片200中的一个是具有逻辑电路的逻辑芯片，而第二元件芯片200中的不同的一个是具有存储器电路的存储器芯片。

逻辑电路处理由A/D转换电路生成的数字信号。存储器电路临时存储和保持由A/D转换电路生成的数字信号和/或由逻辑电路处理的数字信号。

例如，每个第二元件芯片200具有2μm至100μm的范围内的厚度。多个第二元件芯片200可以具有相同的尺寸和/或厚度或不同的尺寸和/或厚度。

第一元件芯片100具有层压第一半导体衬底100a和第一布线层100b的层压结构。第二元件芯片200具有层压有第二半导体衬底200a和第二布线层200b的层压结构。第一布线层100b和第二布线层200b彼此面对地接合。

例如，第一半导体衬底100a是Si衬底、Ge衬底、GaAs衬底或InGaAs衬底。

例如，第一布线层100b可以在半导体制造过程的预步骤中制造或者可以是重布线(RDL)。第一布线层100b包括绝缘层100b1和设置在绝缘层100b1内的内部布线100b2(层内布线)。第一布线层100b可以是其中内部布线100b2以单层设置在绝缘层100b1内的单层布线层或者其中内部布线100b2以多层设置在绝缘膜100b1内的多层布线层。例如，绝缘层100b1包括氧化硅膜或氮化硅膜。例如，每个内部布线100b2包括铜(Cu)、铝(Al)或钨(W)。

例如，第二半导体衬底200a是Si衬底、Ge衬底、GaAs衬底或InGaAs衬底。

例如，第二布线层200b可以在半导体制造过程的预步骤中制造或者可以是重布线(RDL)。第二布线层200b包括绝缘层200b1和设置在绝缘层200b1内的内部布线200b2(层内布线)。第二布线层200b可以是其中内部布线200b2以单层设置在绝缘层200b1内的单层布线层或者其中内部布线200b2以多层设置在绝缘膜200b1内的多层布线层。例如，绝缘层200b1包括氧化硅膜或氮化硅膜。例如，每个内部布线200b2包括铜(Cu)、铝(Al)或钨(W)。

半导体器件10还包括外部连接端子700，每个外部连接端子700布置在比第二元件芯片200的后表面在层压方向上更远离第一元件芯片100的位置处，第二元件芯片200的后表面是与第一元件芯片100侧相对的表面。例如，每个外部连接端子700具有焊料凸块或导电膜柱的形式。

半导体器件10还包括布线400，布线400构成电连接第一布线层100a和外部连接端子700的外部连接布线。

如在图2中所描绘的，多个布线400以沿着对应的第二元件芯片200(例如，半导体衬底200a)的外周表面在彼此之间留有空间设置。对应于多个布线400，还设置多个外部连接端子700。在一个实施例中，每个外部连接端子700设置在使得外部连接端子700的至少一部分(例如，全部)在平面图中与对应的第二元件芯片200重叠的这样的位置处。

再次参见图1描述，在一个实施例中，每个布线400的至少一部分(例如，全部)设置在对应的第二元件芯片200周围。在一个实施例中，每个布线400经由绝缘膜300至少设置在对应的第二元件芯片200的侧表面上。

在一个实施例中，绝缘膜300覆盖对应的第二元件芯片200的侧表面和后表面。绝缘膜300还覆盖第一元件芯片100的第一布线层100b在第二元件芯片200周围的部分。

例如，包括SiO₂、SiON、SiN、SiOC、SiCN等的无机膜，或包括含有硅酮、聚酰亚胺、丙烯酸、环氧树脂等的树脂作为框架的有机膜可用作绝缘膜300。例如，优选绝缘膜300具有大约在0.1μm至10μm的范围内的膜厚度。

在一个实施例中，每个布线400被配置为使得一端电连接至第一布线层100b，并且另一端电连接至绝缘膜300上的外部连接端子700，外部连接端子700位于比对应的第二元件芯片200的后表面在层压方向上更远离第一元件芯片100的位置处(例如，包括在绝缘膜300中并覆盖对应的第二元件芯片200的后表面的部分)。

在一个实施例中，每个布线400具有过孔部400a(垂直布线)和布线部400b。过孔部400a穿透绝缘膜300。过孔部400a的一端连接至绝缘层100b1内的对应的线100b2。在一个实施例中，布线部400b具有曲柄形状，该曲柄形状包括沿第一元件芯片100和第二元件芯片200延伸的一条垂直布线和两条水平布线。布线部400b的一端与过孔部400a的另一端连接，另一方面，布线部400b的另一端与外部连接端子700连接。此处，“垂直布线”指在层压方向上延伸的布线，而“水平布线”指在平面内方向(垂直于层压方向的方向)上延伸的布线。

例如，每个布线400具有包括选自Cu、Ti、Ta、Al、W、Ni、Ru和Co中的至少一种的单层结构或多层结构。例如，优选的是，每个布线400具有大约在0.3μm至10μm的范围内的厚度和大约1μm至40μm的范围内的宽度。

半导体器件10还包括设置在多个元件芯片200的每一个的侧表面附近和每个元件芯片200的后表面附近的填充膜500。在一个实施例中，填充膜500是平坦的。在一个实施例中，填充膜500填充每个外部连接端子700的一部分(具体地，近端部分)。

例如，填充膜500包括无机膜(包括SiO₂、SiON、SiN、SiOC、SiCN等)或者有机膜(包括树脂、硅酮、聚酰亚胺、丙烯酸、环氧树脂等)，作为框架或者包含填料的模具材料。

半导体器件10还包括覆盖填充膜500的保护膜600。保护膜600使外部连接端子700的末端部暴露。具体而言，外部连接端子700从保护膜600的内部向下方突出。

保护膜600可以包括与填充膜500的材料相同或不同的材料。注意，可以去除保护膜600。在这种情况下，填充膜500可设置作为覆盖元件芯片200的后表面侧上的外部连接端子700的一部分并且暴露外部连接端子700的剩余部分。

<<半导体器件的操作>>

下面将描述半导体器件10的操作。

当来自对象的光(图像光)进入每个像素的光电转换元件时，光电转换元件执行光电转换。通过光电转换元件处的光电转换产生的电信号(模拟信号)被传送到A/D转换电路，并且被转换成数字信号，然后由存储器电路临时存储和保持，并且顺序地传送到逻辑电路。逻辑电路处理所传送的数字信号。注意，在逻辑电路处的处理期间和/或之后，数字信号可以被临时存储和保持在存储器电路中。

<<半导体器件的制造方法>>

下文将参考图3和图4的A至图8的B中的流程图描述半导体器件10的制造方法。

在第一步骤S1中，制备第一元件芯片100和多个第二元件芯片200(见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在随后的步骤S2中，第一元件芯片100和多个第二元件芯片200彼此连接(见图4的C)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在随后的步骤S3中，形成绝缘膜300(见图4的D)。具体地，通过PE-CVD(等离子体增强化学气相沉积)或ALD(原子层沉积)形成绝缘膜300。

在随后的步骤S4中，形成第一接触孔CH1(见图5的A)。具体地，通过光刻和等离子体蚀刻打开第一布线层100b的绝缘膜300和绝缘膜100b1，以形成第一接触孔CH1。由此，第一布线层100b的内部布线100b2通过第一接触孔CH1暴露。

在随后的步骤S5中，形成布线400。具体地，布线400通过所谓的半加成过程形成。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，然后在该Ti膜上形成Cu膜作为晶种金属膜以形成金属膜MF(见图5的B)。随后，通过光刻形成覆盖未设置布线400的部分的抗蚀剂图案R(见图5的C)。此后，使用抗蚀剂图案R作为掩模进行电场电镀，以形成金属电镀MP(例如，镀Cu)(见图6的A)。然后，去除抗蚀剂(见图6的B)，并且通过湿法蚀刻去除覆盖未设置布线400的部分的金属膜MF(见图6的C)。因此，形成包括金属镀层MP的布线400。

在随后的步骤S6中，填充膜500形成并且其是平坦的(见图7的A)。具体地，填充膜500通过PE-CVD形成。此后，通过研磨机、CMP设备等抛光和平坦化填充膜500。

在随后的步骤S7中，形成第二接触孔CH2(见图7的B)。具体地，通过光刻和干法蚀刻打开填充膜500以形成第二接触孔CH2。因此，布线400通过第二接触孔CH2暴露。

在随后的步骤S8中，形成保护膜600(见图7的C)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在随后的步骤S9中，形成第三接触孔CH3(见图8的A)。具体而言，通过使用光刻法进行图案化，使保护膜600中包含的与第二接触孔CH2对应的部分打开，形成第三接触孔CH3。因此，布线400通过第二接触孔CH2和第三接触孔CH3暴露。

在最后步骤S10中，形成外部连接端子700(见图8的B)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2和第三接触孔CH3处以与布线400可连接的方式形成。

<<半导体器件和半导体器件的制造方法的有利效果>>

在下文中将描述根据本技术一个实施方式的实施例1的半导体器件10的有利效果。

根据实施例1的半导体器件10包括至少一个第一元件芯片100和与第一元件芯片100层压且小于第一元件芯片100的多个(例如，两个)第二元件芯片200。第一元件芯片100具有层压第一半导体衬底100a和第一布线层100b的层压结构。第二元件芯片200具有层压第二半导体衬底200a和第二布线层200b的层压结构。第一布线层100b和第二布线层200b彼此面对地接合。半导体器件10还包括外部连接端子700，每个外部连接端子700布置在比对应的第二元件芯片200的后表面在层压方向上更远离第一元件芯片100的位置处。后表面是与第一元件芯片100相对的一侧上的表面。半导体器件10还包括布线400，每个布线400的至少一部分布置在第二元件芯片200的周围，并将第一布线层100b与对应的外部连接端子700电连接。

根据半导体器件10，构成外部连接布线的布线400不穿透第二元件芯片200。因此，可以在每个第二元件芯片200内产生提供空间的足够的元件。

根据作为半导体器件10提供的半导体器件，改善了第二元件芯片200内的元件的集成度。

另外，根据半导体器件10，例如，在要求第二元件芯片200的厚度变厚以获得足够的机械强度的情况下，考虑到制造难度，即使作为外部连接布线的布线400的直径大，第二元件芯片200内的元件的集成度也提高。

另外，根据半导体器件10，第二元件芯片200不需要具有贯通孔。因此，第二元件芯片200能够以容易的方式制造。随着每个第二元件芯片200具有更大的厚度，该有利效果增加。

布线400可以经由绝缘膜300至少设置在每个第二元件芯片200的侧表面上。该配置可以沿着第二元件芯片200的侧表面设置布线400，同时使布线400与第二元件芯片200绝缘。

绝缘膜300覆盖第二元件芯片200的侧表面及后表面。布线400的一端电连接至第一布线层100b，另一端在比第二元件芯片200的后表面在层压方向上更远离第一元件芯片100的位置处电连接至对应的外部连接端子700。该配置能够通过简单的布线结构电连接第一布线层100b和外部连接端子700。

半导体器件10还包括设置在多个元件芯片200的每一个的侧表面和后表面附近的填充膜500。该配置可以填充相应的第二元件芯片200的外围，并且因此可以保护第一元件芯片100和第二元件芯片200。

优选地，填充膜500是平坦的。该配置有利于半导体器件10在填充膜500侧的表面与外部(例如，电路板)之间的接合。

半导体器件10还包括覆盖填充膜500并且暴露外部连接端子700的末端部分的保护膜600。该配置可以使得与外部(例如，电路板)电连接，同时充分保护第一元件芯片100和第二元件芯片200。

根据实施例1的半导体器件10的制造方法包括：以第一布线层100b和第二布线层200b彼此面对的方式接合第一层压叠层的第一布线层100b和第二层压叠层的第二布线层200b的步骤，第一层压叠层包括层压在一起的第一半导体衬底100a和第一布线层100b，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底200a和第二布线层200b；从第二层压叠层侧形成绝缘膜300的步骤；蚀刻第二层压叠层周围的绝缘膜300和第一布线层100b以暴露第一布线层100b的内部布线100b2的步骤；以及形成布线400的步骤，布线400至少设置在第二层压叠层的侧表面附近并且连接至内部布线100b2。

根据半导体器件10的制造方法，可以制造能够提高第二元件芯片200内的元件集成度的半导体器件10。

半导体器件10的制造方法还包括从第二层压叠层在与第一层压叠层相对的一侧上形成填充膜500的步骤，以及抛光和平坦化填充膜500的步骤。该配置有利于半导体器件10在填充膜500侧的表面与外部(例如，电路板)之间的接合。

<2.根据本技术的一个实施方式的实施例2的半导体器件>

图9是根据本技术的一个实施方式的实施例2的半导体器件20的截面图。如图9中所描绘的，根据实施例2的半导体器件20具有与根据实施例1的半导体器件10的配置类似的配置，除了每个第二元件芯片200B具有大致锥形的垂直截面，该垂直截面具有随着远离第一元件芯片100而减小的宽度。

构成第二元件芯片200B的第二半导体衬底200a1及第二布线层200b1的纵截面形成为大致锥形。因而，第二元件芯片200B整体上具有大致锥形的垂直截面。

包括在每个第二元件芯片200B中的最上部(最接近第一元件芯片100的部分)和/或最下部(最远离第一元件芯片100的部分)中的每一个处的拐角可以是圆形的。

每个第二元件芯片200B的大致锥形的形状可以通过例如干法蚀刻或切割来形成。

根据半导体器件20，每个第二元件芯片200B具有大致锥形的垂直截面。在这种情况下，有助于用于在第二元件芯片200B的侧表面侧上形成布线400的光刻步骤(特别地，有助于曝光)。因此，预期布线400的集成度和产率将提高。此外，可以容易地实现形成足够覆盖的绝缘膜300。因此，特别是在第二元件芯片200B的最上角，可以减少由绝缘膜300的厚度减小引起的绝缘劣化和可靠性。此外，通过第二元件芯片200B的圆角可避免电场集中在绝缘膜300上。因而，可靠性进一步提高。

<3.根据本技术的一个实施方式的实施例3的半导体器件>

图10是根据本技术一个实施方式的实施例3的半导体器件30的截面图。如图10所示，根据实施例3的半导体器件30具有与根据实施例1的半导体器件10的配置类似的配置，除了至少一个芯片包括除第二元件芯片200之外的至少一个(例如，一个)虚拟芯片200C(不具有元件的芯片)。

虚拟芯片200C除了没有在第二半导体衬底200a上形成元件并且没有在绝缘层200b1内形成内部布线200b2之外，具有与第二元件芯片200相同的结构。肚子芯片200C包括与第二元件芯片200同样的布线400。

根据半导体器件30，虚拟芯片200C(未配置第二元件芯片200的部分)也具有布线400。因而，设计的自由度提高。

<4.根据本技术的一个实施方式的实施例4的半导体器件>

图11是根据本技术的一个实施方式的一个实施例4的半导体器件40的截面图。如图11所示，根据实施例4的半导体器件40具有类似于根据实施例1的半导体器件10的配置，不同之处在于，在平面图中，多个外部连接端子700中的一些设置在至少与第二元件芯片200不重叠的部分。注意，在平面图中，多个外部连接端子700也可以全部设置在至少与第二元件芯片200不重叠的部分。注意，多个外部连接端子700可以包括在平面图中与第二元件芯片或虚拟芯片重叠(剩余部分不与第二元件芯片或虚拟芯片重叠)的一部分。

根据半导体器件40，除过孔部400a和布线部400b之外，每个布线400D还包括过孔部400c和水平布线部400d，过孔部400c在与第一元件芯片100相对的一侧(后表面侧)上在第二元件芯片200附近穿透填充膜500，并且具有连接至布线部400b的一端的一端，水平布线部400d在保护膜600内在平面内方向上延伸并且具有连接至过孔部400c的另一端的一端。水平布线部400d的另一端与保护膜600内的外部连接端子700连接。每个外部连接端子700从保护膜600的内部向下方突出以暴露末端。

除了增加形成过孔部400c和水平布线部400d的步骤之外，能够通过与实施例1的半导体器件10的制造方法同样的方法来制造半导体器件40。

根据半导体器件40，在平面图中，能够在与第二元件芯片200不重叠的部分布置外部连接端子700。这种配置在外部连接布线和外部连接端子的高集成度方面是有利的。

<5.根据本技术的一个实施方式的实施例5的半导体器件>

<<半导体器件的配置>>

图12是根据本技术的一个实施方式的一个实施例5的半导体器件50的截面图。如图12中所示，根据实施例5的半导体器件50具有大致类似于根据实施例1的半导体器件10的配置，除了绝缘膜300仅设置在每个第二元件芯片200的侧表面侧上以及保护膜550进一步设置在每个第二元件芯片200的后表面上。保护膜550可以包括与绝缘膜300和填充膜500的材料相同的材料，或者与这些材料不同的材料(介电材料)。

根据半导体器件50，布线400E除了过孔部400a以外，还包括截面为大致L状、一端连接至过孔部400a的布线部400b(包括纵布线及横布线的布线部)，一端连接至布线部400b的另一端、且在保护膜600内沿水平方向延伸的水平布线部400c。水平布线部400c的另一端与保护膜600内的外部连接端子700连接。每个外部连接端子700从保护膜600的内部向下方突出以暴露末端。在下文中，过孔部400和布线部400b也将被统称为“第一布线”，并且水平布线部400c也将被称为“第二布线”。在一个实施例中，根据半导体器件50，在平面图中，外部连接端子700的一部分布置在与第二元件芯片200重叠的位置，其他外部连接端子700布置在与第二元件芯片200不重叠的位置。

根据半导体器件50，在与第一元件芯片100相对的一侧的第二元件芯片200的附近未设置绝缘膜300。

<<半导体器件的制造方法>>

下文将参见图13、图14的A至图15的D中的流程图等描述半导体器件50的制造方法。

在第一步骤S21中，制备第一元件芯片100和构成各个第二元件芯片200的芯片基材200m。每个芯片基材200m具有其中层压第二半导体衬底200a和第二布线层200b的层压结构。芯片基材200m具有彼此不同的厚度(例如，第二半导体衬底200a的厚度)。为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成具有较大厚度的芯片基材200m，通过光刻在具有较大厚度的第二半导体衬底200a上形成元件，并且在由此形成的第二半导体衬底200a上形成第二布线层200b。为了形成具有较小厚度的芯片基材200m，通过光刻在具有较小厚度的第二半导体衬底200a上形成元件，并且在如此形成的第二半导体衬底200a上形成第二布线层200b。

在随后的步骤S22中，第一元件芯片100和多个芯片基材200m彼此接合(参见图4的C)。具体而言，第一元件芯片100的第一布线层100b和芯片基材200m的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在随后的步骤S23中，形成绝缘膜300(见图4的D)。具体地，通过PE-CVD(等离子体增强化学气相沉积)或ALD(原子层沉积)形成绝缘膜300。

在随后的步骤S24中，形成第一接触孔CH1(见图5的A)。具体地，通过光刻和等离子体蚀刻打开第一布线层100b的绝缘膜300和绝缘膜100b1，以形成第一接触孔CH1。由此，第一布线层100b的布线100b2通过第一接触孔CH1暴露。

在随后的步骤S25中，形成第一布线(参见图5的B)。具体地，第一布线(过孔部400a和布线部400b)通过所谓的半加成过程形成。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，在该Ti膜上形成Cu膜作为晶种金属膜以形成金属膜MF。随后，通过光刻形成覆盖未设置第一布线的部分的抗蚀剂图案R(见图5的C)。此后，使用抗蚀剂图案R作为掩模进行电场电镀，以形成金属电镀MP1(例如，镀Cu)(见图6的A)。然后，去除抗蚀剂(见图6的B)，并且通过湿法蚀刻去除覆盖未设置第一布线的部分的金属膜MF(见图6的C)。因此，形成包括金属镀层MP1的第一布线。

在随后的步骤S26中，形成填充膜500(见图14的A)。具体地，例如，通过PE-CVD形成填充膜500。

在随后的步骤S27中，形成使第一布线、绝缘膜300和第二半导体衬底200b暴露的平坦表面(见图14的B)。具体地，例如，通过研磨机、CMP设备等研磨和抛光具有不同厚度的填充膜500和多个第二半导体衬底200a(不包括元件的部分)，以形成平坦表面。在该实施例中，使多个第二半导体衬底200a与填充膜500一起平坦化。结果，形成具有相同厚度的多个第二元件芯片200。

在随后的步骤S28中，形成保护膜550作为第一保护膜(见图14的C)。具体地，例如，通过PE-CVD形成保护膜550。

在随后的步骤S29中，形成第二接触孔CH2(见图14的D)。具体地，通过光刻和干法蚀刻打开保护膜550以形成第二接触孔CH2。因此，第一布线(金属镀层MP1)通过第二接触孔CH2暴露。

在随后的步骤S30中，形成第二布线(参见图15的A)。具体地，通过使用如在第一布线的情况下的半加成过程，在与第二元件芯片200重叠的位置处形成构成第二布线并且连接至构成第一布线的部分的金属镀层MP1的金属镀层MP2，并且在不与第二元件芯片200重叠的位置处形成构成第二布线并且连接至构成剩余的第一布线的金属镀层MP1的金属镀层MP2。

在随后的步骤S31中，形成第二保护膜(见图15的B)。具体地，例如，包括光敏树脂材料的保护膜600形成为第二保护膜。

在随后的步骤S32中，形成第三接触孔CH3(见图15的C)。具体地，包含在保护膜600中并且对应于构成第二布线的金属镀层MP2的部分通过使用光刻法进行图案化而打开，以形成第三接触孔CH3。结果，金属镀层MP2通过第三接触孔CH3暴露。

在最后步骤S33中，形成外部连接端子700(见图15的D)。具体地，外部连接端子700(例如，焊球)通过球安装在第三接触孔CH3处以与金属镀层MP2可连接的方式形成。

<<半导体器件的有利效果>>

根据实施例5可提供的半导体器件50具有类似于实施例1的半导体器件10的结构，即使使用构成相应的第二元件芯片200并且具有不同厚度的芯片基材200m。因而，半导体器件50在选择形成第二元件芯片200的芯片基材200m时具有高自由度。

<6.根据本技术的一个实施方式的实施例6的半导体器件>

<<半导体器件的配置>>

图16是根据本技术的一个实施方式的实施例6的半导体器件60的截面图。如图16所示，根据实施例6的半导体器件60具有与根据实施例1的半导体器件10基本相似的配置，除了构成第一元件芯片100的像素芯片的像素区域中的每个像素具有滤色器910和微透镜920(片上透镜)。像素区域可以包括抗反射膜。第一半导体器件100a具有大约在3μm至30μm的范围内的减小的厚度。

半导体器件60还包括通过粘合剂层930接合至包括在像素芯片100中的表面并位于多个微透镜920附近的透明衬底940。例如，粘合剂层930可仅设置在像素区域周围的区域上，而不是在整个表面上。

<<半导体器件的制造方法>>

下面，参见图17、图18的A至20C等的流程图说明半导体器件60的制造方法。

在第一步骤S41中，制备第一元件芯片100和多个第二元件芯片200(参见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在随后的步骤S42中，第一元件芯片100和多个第二元件芯片200彼此连接(参见图4的C)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在随后的步骤S43中，形成绝缘膜300(见图4的D)。具体地，通过PE-CVD(等离子体增强化学气相沉积)或ALD(原子层沉积)形成绝缘膜300。

在随后的步骤S44中，形成第一接触孔CH1(见图5的A)。具体地，通过光刻和等离子体蚀刻打开第一布线层100b的绝缘膜300和绝缘膜100b1，以形成第一接触孔CH1。由此，第一布线层100b的布线100b2通过第一接触孔CH1暴露。

在随后的步骤S45中，形成布线400。具体地，布线400通过所谓的半加成过程形成。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，然后在该Ti膜上形成Cu膜作为晶种金属膜以形成金属膜MF(见图5的B)。随后，通过光刻形成覆盖未设置布线400的部分的抗蚀剂图案R(见图5的C)。此后，使用抗蚀剂图案R作为掩模进行电场电镀，以形成金属电镀MP(例如，镀Cu)(见图6的A)。然后，去除抗蚀剂(见图6的B)，并且通过湿法蚀刻去除覆盖未设置布线400的部分的金属膜MF(见图6的C)。由此，形成布线400。

在随后的步骤S46中，形成并平坦化填充膜500(见图7的A)。具体地，填充膜500通过PE-CVD形成。此后，通过研磨机、CMP设备等的填充膜500是平坦的。

在随后的步骤S47中，通过粘合剂G接合支撑衬底SB(见图18的A)。

在随后的步骤S48中，第一元件芯片100的厚度减小(见图18的B)。具体地，例如，通过研磨机、CMP设备等研磨并抛光第一元件芯片100的第一半导体衬底100a的后表面(上表面)，以将第一元件芯片100的厚度减小至10μm。

在随后的步骤S49中，形成抗反射膜、滤色器910和微透镜920(见图18的C)。

在随后的步骤S50中，通过粘合剂层930将透明衬底940接合至第一元件芯片100(参见图19的A)。

在随后的步骤S51中，去除支撑衬底SB和粘合剂G(见图19的B)。

在随后的步骤S52中，形成第二接触孔CH2(见图19的C)。具体地，通过光刻和干法蚀刻打开填充膜500以形成第二接触孔CH2。结果，布线400(金属镀层MP)通过第二接触孔CH2暴露。

在随后的步骤S53中，形成保护膜600(见图20的A)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在随后的步骤S54中，形成第三接触孔CH3(见图20的B)。具体而言，通过光刻法和干法蚀刻将保护膜600中包含的与第二接触孔CH2相对应的部分打开，形成第三接触孔CH3。因此，布线400(金属镀层MP)的一些部分通过第二接触孔CH2和第三接触孔CH3暴露。

在最后步骤S55中，形成外部连接端子700(见图20的C)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2和第三接触孔CH3处以与布线400(金属镀层MP)可连接的方式形成。

<<半导体器件的有利效果>>

根据半导体器件60，在要求形成有限的处理温度的滤色器和片上透镜之前，可实现形成芯片之间的接合以及绝缘膜300、布线400和填充膜500。因此，可以提供更高质量和更可靠的半导体器件。此外，例如，在第一元件芯片100是像素芯片的情况下，第一元件芯片100的厚度需要被减小至30μm或更小的厚度。在这种情况下，每个第二元件芯片200需要具有更大的厚度以获得足够的机械强度。因此，本技术的外部连接布线的布局非常有利。

<7.根据本技术的一个实施方式的实施例7的半导体器件>

<<半导体器件的构造>>

图21是根据本技术一个实施方式的实施例7的半导体器件70的截面图。如图21所描绘的，根据实施例7的半导体器件70包括支撑衬底560，支撑衬底经由包含填充膜500和保护膜550的绝缘层接合至第二元件芯片200。外部连接端子700设置在支撑衬底560的与绝缘层侧相对的一侧上。

在一个实施例中，支撑衬底560具有与第一元件芯片100的尺寸基本相同的尺寸。在一个实施例中，支撑衬底560是半导体衬底(例如，硅衬底)。

包含填充膜500和保护膜550的绝缘层设置在第二元件芯片200的侧表面侧和第二元件芯片200的后表面侧上。

每个布线400G包括穿透第二元件芯片200的侧表面侧上的绝缘层的第一贯通电极400a1(垂直布线)、穿透支撑衬底560的第二贯通电极400c1(垂直布线)、以及布置在绝缘层内并电连接至第一贯通电极400a1和第二贯通电极400c1的水平布线400b1。

第一贯通电极400a1在层压方向上穿透绝缘层的填充膜500并且具有连接至第一布线层100b的对应的内部布线100b2的一端。水平布线400b1在绝缘层的保护膜550内在平面内方向上延伸并且具有连接至第一贯通电极400a1的另一端的一端。第二贯通电极400c1在层压方向上穿透支撑衬底560并且具有在保护膜550内连接至水平布线400b1的另一端的一端以及在保护膜600内连接至对应的外部连接端子700的另一端。绝缘膜570设置在支撑衬底560与第二贯通电极400c1之间以及支撑衬底560与保护膜600之间。绝缘膜570可以包括与保护膜600的材料相同的材料或者不同于该材料的材料(介电材料)。

根据半导体器件70，优选地，第一元件芯片100的厚度大约在3μm至100μm的范围内，每个第二元件芯片200具有大约在2μm至50μm的范围内的厚度。在第二元件芯片200的厚度比实施例1的厚度薄的情况下，半导体器件70尤其有效。优选地，支撑衬底560具有大约在30μm至200μm的范围内的厚度。优选每个过孔部400a1的直径大约在0.1μm至10μm的范围内。优选地，每个贯通电极具有大约在3μm至60μm的范围内的直径和10以下的长宽比。

<<半导体器件的制造方法>>

下文将参考图22、图23的A至图26的C等中的流程图描述半导体器件70的制造方法。

在第一步骤S61中，制备第一元件芯片100和多个第二元件芯片200(见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在随后的步骤S62中，第一元件芯片100和多个第二元件芯片200彼此接合(参见图23的A)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在随后的步骤S63中，形成并平坦化填充膜500(见图23的B)。具体地，通过PE-CVD形成填充膜500，然后通过使用研磨机、CMP设备等的研磨和抛光的填充膜500是平坦的。

在随后的步骤S64中，形成第一贯通孔TH1(见图23的C)。具体地，通过光刻和等离子体蚀刻打开第一布线层100b的填充膜500和绝缘膜100b1以形成第一贯通孔TH1。结果，第一布线层100b的内部布线100b2通过第一贯通孔TH1暴露。

在随后的步骤S65中，形成第一布线(见图24的A)。具体地，各自包括第一贯通电极400a1和水平布线400b1的第一布线通过通常被称为半加成过程的方法形成。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，在该Ti膜上形成Cu膜作为晶种金属膜，形成金属膜MF。随后，通过光刻形成覆盖未设置第一布线的部分的抗蚀剂图案R。之后，使用抗蚀剂图案R作为掩模执行电场电镀，以形成金属镀覆MP1(例如，镀Cu)。然后，去除抗蚀剂，通过湿法蚀刻去除覆盖未设置第一布线的部分的金属膜MF。结果，形成包括金属镀层MP1的第一布线。另外，第一贯通电极400a1和/或水平布线400b1例如也可以通过镶嵌金属形成。

在随后的步骤S66中，形成作为第一绝缘膜的保护膜550并且其是平坦的(见图24的B)。具体地，绝缘膜300通过PE-CVD(等离子体增强化学气相沉积)或ALD(原子层沉积)形成，并且通过使用例如研磨机、CMP设备等的研磨和抛光是平坦的。

在随后的步骤S67中，作为第一绝缘膜的保护膜550接合至支撑衬底560(见图24的C)。具体地，作为其表面上稍微形成氧化物膜的半导体衬底的支撑衬底560直接接合至保护膜550。支撑衬底560以晶圆的状态固定。此时，第一元件芯片100的第一半导体衬底100a的厚度可以根据需要通过研磨和抛光而减小。

在随后的步骤S68中，在支撑衬底560中形成第二贯通孔TH2(参见图25的A)。具体地，通过光刻或等离子体蚀刻在支撑衬底560中形成第二贯通孔TH2。

在随后的步骤S69中，形成第二绝缘膜570(见图25的B)。具体地，通过PE-CVD或ALD形成第二绝缘膜570。

接着，在步骤S70中，形成第一接触孔。具体地说，通过干法蚀刻在第二贯贯通孔TH2的底部打开第二绝缘膜570和保护膜550，形成第一接触孔。结果，第一布线(金属镀层MP1)通过第一接触孔暴露。

在随后的步骤S71中，形成第二布线(见图25的C)。具体地，金属镀层MP2通过通常所说的半加成过程形成，金属镀层MP2在第一接触孔和第二贯通孔TH2内具有第二贯通电极400c1并且在第二贯通孔TH2周围在支撑衬底560的后表面上具有后表面布线以构成第二布线。

在随后的步骤S72中，形成保护膜600(见图26的A)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在随后的步骤S73中，形成第二接触孔CH2(见图26的B)。具体地，通过光刻和干法蚀刻打开保护膜600以形成第二接触孔CH2。因此，第二布线(金属镀层MP2)的一些部分(后表面布线)通过第二接触孔CH2暴露。

在最后步骤S74中，形成外部连接端子700(见图26的C)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2处以与第二布线的一些部分(后表面布线)可连接的方式形成(金属镀层MP2)。

<<半导体器件的有利效果>>

根据半导体器件70，例如，即使在第一元件芯片100和第二元件芯片200中的每一个具有小的厚度的情况下，也允许以高集成度布置外部连接布线和外部连接端子700，同时获得支撑衬底560的足够的机械强度。此外，即使在制造过程中，通过支撑衬底560也能够降低由弯曲等引起的产量和处理精度的劣化。

半导体器件70的制造方法包括：以第一布线层100b和第二布线层200b彼此面对的方式接合第一层压叠层的第一布线层100b和第二层压叠层的第二布线层200b的步骤，第一层压叠层包括层压在一起的第一半导体衬底100a和第一布线层100b，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底200a和第二布线层200b；从第二层压叠层在与第一层压叠层相反的一侧上形成填充膜500的步骤；平坦化填充膜500的步骤；蚀刻第二层压叠层周围的填充膜500和第一布线层100b以形成第一贯通电极400a1(过孔)的步骤，第一贯通电极的一端连接至第一布线层100b的内部布线100b2(层内布线)；形成水平布线400b1的步骤，水平布线400b1布置在填充膜500的与第二层压叠层相对的一侧上的表面上并且电连接至第一贯通电极400a1的另一端；用保护膜550覆盖水平布线400b1的步骤；将支撑衬底560布置在保护膜550附近与第一层压叠层相对的一侧上的步骤；以及形成设置在支撑衬底560上并且连接至水平布线400b1的第二贯通电极400c1的步骤。

<8.根据本技术的一个实施方式的实施例8的半导体器件>

图27是根据本技术的一个实施方式的实施例8的半导体器件80的截面图。如图27中所示，根据实施例8的半导体器件80具有与根据实施例7的半导体器件70的配置相似的配置，除了支撑衬底560是半导体衬底并且布线层555设置在支撑衬底560与包含填充膜500和保护膜550的绝缘层之间。例如，构成支撑衬底560的半导体衬底具有包括模拟电路、逻辑电路、存储器电路、AI电路和接口电路的元件。布线层555具有绝缘膜和设置在绝缘膜内的内部布线。内部布线电连接至设置在支撑衬底560上的元件。

半导体器件80中的每个第二贯通电极400c1在层压方向上穿透支撑衬底560，并且具有连接至水平布线400b1的一端和连接至对应的外部连接端子700的另一端。半导体器件80中的每个第二贯通电极400d1在层压方向上穿透支撑衬底560，并且具有连接至布线层555的对应的内部布线的一端和连接至对应外部连接端子700的另一端。

根据半导体器件80，这些元件设置在构成支撑衬底560的半导体衬底上。因此，允许增加整个设备的集成度。注意，半导体器件80的制造方法类似于半导体器件70的制造方法，除了在覆盖有保护膜550的步骤和布置支撑衬底560的步骤之间，还执行在保护膜550上形成布线层555的步骤。

<9.根据本技术的一个实施方式的实施例9的半导体器件>

<<半导体器件的配置>>

图28是根据本技术的一个实施方式的实施例9的半导体器件90的截面图。如图28中所示，根据实施例9的半导体器件60具有与根据实施例7的半导体器件70基本相似的配置，除了组成第一元件芯片100的像素芯片的像素区域中的每个像素具有滤色器910和微透镜920(片上透镜)。例如，像素区域可以包括抗反射膜。第一半导体器件100a具有大约在3μm至30μm的范围内的减小的厚度。

半导体器件60还包括通过粘合剂层930接合至包括在像素芯片100中的表面并位于多个微透镜920附近的透明衬底940。可仅在像素区域周围的区域上而不是在整个表面上设置粘合剂层930。

<<半导体器件的制造方法>>

在下文中将参考图29、图31的A至图35的B等中的流程图描述半导体器件70的制造方法。

在第一步骤S81中，制备第一元件芯片100和多个第二元件芯片200(见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在随后的步骤S82中，第一元件芯片100和多个第二元件芯片200彼此接合(参见图23的A)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在随后的步骤S83中，形成并平坦化填充膜500(见图23的B)。具体地，通过PE-CVD形成填充膜500，然后通过使用研磨机、CMP设备等的研磨和抛光的填充膜500是平坦的。

在随后的步骤S84中，形成第一贯通孔TH1(见图23的C)。具体地，通过光刻和等离子体蚀刻打开第一布线层100b的填充膜500和绝缘膜100b1以形成第一贯通孔TH1。因此，第一布线层100b的内部布线100b2通过第一贯通孔TH1暴露。

在随后的步骤S85中，形成第一布线(见图24的A)。具体地，各自包括第一贯通电极400a1和水平布线400b1的第一布线通过通常被称为半加成过程的方法形成。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，在该Ti膜上形成Cu膜作为晶种金属膜，形成金属膜MF。随后，通过光刻形成覆盖未设置第一布线的部分的抗蚀剂图案R。之后，使用抗蚀剂图案R作为掩模执行电场电镀，以形成金属镀覆MP1(例如，镀Cu)。然后，去除抗蚀剂，通过湿法蚀刻去除覆盖未设置第一布线的部分的金属膜MF。因此，形成包括金属镀层MP1的第一布线。

在随后的步骤S86中，形成作为第一绝缘膜的保护膜550并且其是平坦的(见图24的B)。具体地，绝缘膜300通过PE-CVD(等离子体增强化学气相沉积)或ALD(原子层沉积)形成，并且通过使用例如研磨机、CMP设备等的研磨和抛光是平坦的。

在随后的步骤S87中，将保护膜550作为第一绝缘膜接合至支撑衬底560(见图31的A)。具体地，作为其表面上稍微形成氧化物膜的半导体衬底的支撑衬底560直接接合至保护膜550。支撑衬底560以晶圆的状态固定。

在随后的步骤S88中，第一元件芯片100的厚度减小(参见图31的B)。具体地，例如，使用研磨机、CMP设备等研磨并抛光第一元件芯片100的第一半导体衬底100a的后表面(上表面)，以将第一元件芯片100的厚度减小至10μm。

在随后的步骤S89中，形成减反射膜、滤色器910和微透镜920(参见图31的C)。

在随后的步骤S90中，通过粘合剂930将透明衬底940接合至第一元件芯片100(参见图32的A)。

在随后的步骤S91中，支撑衬底560的厚度减小(参见图32的B)。具体地，例如，通过研磨机、CMP设备等将支撑衬底560的厚度减小至约100μm。

在随后的步骤S92中，在支撑衬底560中形成第二贯通孔TH2(见图33的A)。具体地，通过光刻或等离子体蚀刻在支撑衬底560中形成第二贯通孔TH2。

在随后的步骤S93中，绝缘膜570形成作为第二绝缘膜(见图33的B)。具体地，绝缘膜570通过PE-CVD或ALD形成。

在接下来的步骤S94中，形成第一接触孔。即，通过干法蚀刻使第二贯贯通孔TH2的底部的绝缘膜570和保护膜550打开以形成第一接触孔。结果，第一布线的一些部分(金属镀层MP1)通过第一接触孔暴露。

在随后的步骤S95中，形成第二布线(见图34的A)。具体地，金属镀层MP2通过通常所说的半加成过程形成，金属镀层MP2在第一接触孔和第二贯通孔TH2内具有第二贯通电极400c1并且在第二贯通孔TH2周围在支撑衬底560的后表面上具有后表面布线以构成第二布线。

在随后的步骤S96中，形成保护膜600(见图34的B)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在随后的步骤S97中，形成第二接触孔CH2(见图35的A)。具体地，通过光刻和干法蚀刻打开保护膜600以形成第二接触孔CH2。因此，第二布线(金属镀层MP2)的一些部分(后表面布线)通过第二接触孔CH2暴露。

在最后步骤S98中，形成外部连接端子700(见图35的B)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2处以与第二布线的一些部分(后表面布线)可连接的方式形成(金属镀层MP2)。

<<半导体器件的有利效果>>

根据半导体器件90，在要求形成有限的处理温度的滤色器和片上透镜之前，可实现形成芯片之间的接合以及布线、填充膜和保护膜。因此，可以提供更高质量和更可靠的半导体器件。此外，例如，在第一元件芯片100是像素芯片的情况下，第一元件芯片100的厚度需要被减小至30μm或更小的厚度。在这种情况下，每个第二元件芯片200需要具有更大的厚度以获得足够的机械强度。因此，本技术的外部连接布线的布局非常有利。

此外，具有支撑衬底560的半导体器件90允许减小第二元件芯片200的每个厚度。因此，可以相对容易地形成均具有小直径的过孔400a1。

支撑衬底560可以具有半导体衬底和/或布线层。在这种情况下，可以在半导体衬底上设置元件。不需要高集成度的元件适用于这些元件。

<10.根据本技术的一个实施方式的实施例10的半导体器件>

<<半导体器件的配置>>

图36是根据本技术的一个实施方式的实施例10的半导体器件110的截面图。如图36中所示，根据实施例10的半导体器件110包括通过构成绝缘层的填充膜500接合至第二元件芯片200的支撑衬底560。外部连接端子700在与填充膜500相对的一侧上设置在支撑衬底560附近。每个布线400H具有穿透填充膜500和支撑衬底560的贯通电极。填充膜500是平坦的并连接至支撑衬底560。

在一个实施例中，支撑衬底560具有与第一元件芯片100的尺寸基本相同的尺寸。

填充膜500设置在每个第二元件芯片200的侧表面附近和与第一元件芯片100相对的一侧上的第二元件芯片200附近。绝缘膜570设置在每个布线400H与填充膜500和支撑衬底560的范围之间，并且设置在支撑衬底560的与第一元件芯片100相对的一侧的表面上。绝缘膜570被保护膜600覆盖。每个布线400H的贯通电极在层压方向上穿透第二元件芯片200的侧表面附近的填充膜500和支撑衬底560。贯通电极的一端连接至第一布线层100b的内部布线100b2，并且另一端位于保护膜600附近。每个布线400H还包括在保护膜600附近连接至贯通电极的另一端的后表面布线。该后表面布线与保护膜600内的外部连接端子700连接。

在半导体器件110中，至少在第一布线层100b的未与第二布线层200b接合的部分设置有蚀刻阻挡层950。在此，在一个实施例中，沿着第一元件芯片100和第二元件芯片200设置蚀刻阻挡层950。

例如，包括SiO₂、SiON、SiN、SiOC、SiCN等的无机膜，或包括含有硅酮、聚酰亚胺、丙烯酸、环氧树脂等的树脂作为框架的有机膜可用作蚀刻阻挡层950。优选的是，蚀刻阻挡层950包括对填充膜500具有干蚀刻选择性的材料。例如，如果填充膜500包括SiO₂，则蚀刻阻挡层优选地包括SiN。

<<半导体器件的制造方法>>

在下文中将参考图37、图38的A至图40的C等中的流程图描述半导体器件110的制造方法。

在第一步骤S101中，制备第一元件芯片100和多个第二元件芯片200(见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在随后的步骤S102中，第一元件芯片100和多个第二元件芯片200彼此接合(参见图23的A)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在接下来的步骤S103中，形成构成第一绝缘膜的蚀刻阻挡层950(例如SiN)(见图38的A)。

在随后的步骤S104中，填充膜500形成并且是平坦的(见图38的B)。具体地，通过PE-CVD形成填充膜500，然后通过使用研磨机、CMP设备等的研磨和抛光的填充膜500是平坦的。

在随后的步骤S105中，填充膜500和支撑衬底560彼此接合(参见图38的C)。具体地，作为其表面上稍微形成氧化物膜的半导体衬底的支撑衬底560直接接合至填充膜500。支撑衬底560以晶圆的状态固定。此时，第一元件芯片100的第一半导体衬底100a的厚度可以根据需要通过研磨和抛光而减小。

在随后的步骤S106中，贯通孔TH形成在支撑衬底560和填充膜500中(见图38的D)。具体地，贯通孔TH通过光刻或等离子体蚀刻形成在支撑衬底560中。在该步骤中，蚀刻阻挡层950可以停止该蚀刻。

在随后的步骤S107中，绝缘膜570形成为第二绝缘膜(见图39的A)。具体地，绝缘膜570通过PE-CVD或ALD形成在整个表面上。

在接下来的步骤S108中，形成第一接触孔CH1(见图39的B)。具体地，通过等离子体蚀刻打开第一布线层100b的绝缘膜570、蚀刻阻挡层950以及绝缘膜100b1，以形成第一接触孔CH1。由此，第一布线层100b的内部布线100b2通过贯通孔TH和第一接触孔CH1暴露。

在随后的步骤S109中，形成布线400H(见图39的C)。具体地，通过通常被称为半加成过程的方法形成各自包括贯通电极的布线400H和后表面布线。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，在该Ti膜上形成Cu膜作为晶种金属膜，形成金属膜MF。接着，通过光刻法形成覆盖未设置布线400H的部分的抗蚀剂图案R。之后，使用抗蚀剂图案R作为掩模执行电场电镀，以形成金属镀覆MP(例如，镀Cu)。然后，去除抗蚀剂，通过湿法蚀刻去除覆盖未设置布线400H的部分的金属膜MF。结果，形成包括金属镀层MP的布线400H。

在随后的步骤S110中，形成保护膜600(见图40的A)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在随后的步骤S111中，形成第二接触孔CH2(见图40的B)。具体地，通过光刻和干法蚀刻打开保护膜600以形成第二接触孔CH2。因此，布线400H(金属镀层MP)的一些部分(后表面布线)通过第二接触孔CH2暴露。

在最后步骤S112中，形成外部连接端子700(见图40的C)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2处以与布线400H(金属镀层MP)的一些部分(后表面布线)可连接的方式形成。

<<半导体器件的有利效果>>

这里提供的半导体器件110通过相对简单的配置实现高集成度。

半导体器件110的制造方法包括：以第一布线层100b和第二布线层200b彼此面对的方式接合第一层压叠层的第一布线层100b和第二层压叠层的第二布线层200b的步骤，第一层压叠层包括层压在一起的第一半导体衬底100a和第一布线层100b，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底200a和第二布线层200b；从第二层压叠层在与第一层压叠层相反的一侧上形成蚀刻阻挡层950的步骤；从蚀刻阻挡层950在与第一层压叠层相反的一侧上形成填充膜500的步骤；使填充膜500平坦化的步骤；将支撑衬底560接合至填充膜500的步骤；以及形成穿透支撑衬底560的贯通电极的步骤，填充膜500围绕第二层压叠层，以及蚀刻阻挡层950。

<11.根据本技术的一个实施方式的实施例11的半导体器件>

<<半导体器件的配置>>

图41是根据本技术的一个实施方式的实施例11的半导体器件111的截面图。如图41所示，除了构成第一元件芯片100的像素芯片的像素区域中的每个像素具有滤色器910和微透镜920(片上透镜)之外，根据实施例11的半导体器件111具有与根据实施例10的半导体器件10基本相似的配置。像素区域可以包括抗反射膜。第一半导体器件100a具有大约在3μm至30μm的范围内的减小的厚度。

半导体器件111还包括通过粘合剂层930接合至像素芯片100的靠近多个微透镜920的表面的透明衬底940。可仅在像素区域周围的区域上而不是在整个表面上设置粘合剂层930。

<<半导体器件的制造方法>>

在下文中将参考图42和图43、图44的A至图48的B等所示的流程图来描述半导体器件110的制造方法。

在第一步骤S121中，制备第一元件芯片100和多个第二元件芯片200(见图4的A和图4的B)。具体地，为了形成第一元件芯片100，通过光刻法在第一半导体衬底100a上形成元件，并且在第一半导体衬底100a上形成第一布线层100b。为了形成多个第二元件芯片200，通过光刻在构成第二半导体衬底200a的晶圆上针对每个芯片形成元件，在晶圆上形成构成第二布线层200b的布线膜。之后，通过切割针对每个芯片分割晶圆。

在后续步骤S122中，第一元件芯片100和多个第二元件芯片200彼此连接(参见图23的A)。具体地，第一元件芯片100的第一布线层100b和第二元件芯片200的第二布线层200b通过金属结或其他方法彼此面对地直接接合。

在后续步骤S123中，形成构成第一绝缘膜的蚀刻阻挡层950(例如，SiN)(见图38的A)。

在随后的步骤S124中，形成并平坦化填充膜500(见图38的B)。具体地，通过PE-CVD形成填充膜500，然后通过使用研磨机、CMP设备等的研磨和抛光的填充膜500是平坦的。

在随后的步骤S125中，将填充膜500和支撑衬底560彼此接合(参见图38的C)。具体地，作为其表面上稍微形成氧化物膜的半导体衬底的支撑衬底560直接接合至保护膜550。支撑衬底560以晶圆的状态固定。

在随后的步骤S126中，第一元件芯片100的厚度被减小(见图44的A)。具体地，例如，使用研磨机、CMP设备等研磨并抛光第一元件芯片100的第一半导体衬底100a的后表面(上表面)，以将第一元件芯片100的厚度减小至10μm。

在随后的步骤S127中，形成抗反射膜、滤色器910和微透镜920(参见图44的B)。

在随后的步骤S128中，将透明衬底940通过粘合剂930接合至第一元件芯片100(参见图45的A)。

在后续步骤S129中，支撑衬底560的厚度减小。具体地，例如，通过研磨机、CMP设备等将支撑衬底560的厚度减小至约100μm。

在随后的步骤S130中，贯通孔TH在支撑衬底560和填充膜500中形成(参见图45的B)。具体地，贯通孔TH通过光刻和等离子体蚀刻形成在支撑衬底560中。在该步骤中，蚀刻阻挡层950可以停止该蚀刻。

在随后的步骤S131中，绝缘膜570形成为第二绝缘膜(见图46的A)。具体地，绝缘膜570通过PE-CVD或ALD形成在整个表面上。

在接下来的步骤S132中，形成第一接触孔CH1(见图46的B)。具体地，通过等离子体蚀刻打开第一布线层100b的绝缘膜570、蚀刻阻挡层950以及绝缘膜100b1，以形成第一接触孔CH1。由此，第一布线层100b的内部布线100b2通过贯通孔TH和第一接触孔CH1暴露。

在随后的步骤S133中，形成布线400H(见图47的A)。具体地，通过通常被称为半加成过程的方法形成各自包括贯通电极的布线400H和后表面布线。首先，通过PE-PVD形成Ti膜作为阻挡金属膜，在该Ti膜上形成Cu膜作为晶种金属膜，形成金属膜MF。接着，通过光刻法形成覆盖未设置布线400H的部分的抗蚀剂图案R。之后，使用抗蚀剂图案R作为掩模执行电场电镀，以形成金属镀覆MP(例如，镀Cu)。然后，去除抗蚀剂，通过湿法蚀刻去除覆盖未设置布线400H的部分的金属膜MF。结果，形成包括金属镀层MP的布线400H。

在接下来的步骤S134中，形成保护膜600(见图47的B)。具体地，例如，形成包含光敏树脂材料的膜作为保护膜600。

在接下来的步骤S135中，形成第二接触孔CH2(见图48的A)。具体地，通过光刻和干法蚀刻打开保护膜600以形成第二接触孔CH2。因此，布线400H(金属镀层MP)的一些部分(后表面布线)通过第二接触孔CH2暴露。

在最后步骤S136中，形成外部连接端子700(见图48的B)。具体地，外部连接端子700(例如，焊球)通过球安装在第二接触孔CH2处以与布线400H(金属镀层MP)的一些部分(后表面布线)可连接的方式形成。

<<半导体器件的有利效果>>

根据半导体器件111，在要求有限的处理温度的滤色器和片上透镜的形成之前，可实现芯片之间的接合以及绝缘膜、布线和填充膜的形成。因此，可以提供更高质量和更可靠的半导体器件。此外，例如，在第一元件芯片100是像素芯片的情况下，第一元件芯片100被要求具有30μm或更小的厚度。在这种情况下，第二元件芯片200的每个具有更大的厚度以获得足够的机械强度。因此，考虑到这一点，本技术的外部连接布线的布局非常有利。

<12.本技术的变形>

根据上述各个实施例的半导体器件的构造可以以适当的方式变形。

例如，可以在没有技术不一致的范围内将根据上述各个实施例的半导体器件的配置进行组合。

例如，除了外部连接布线以外，可以设置穿透包括第二元件芯片的至少一个芯片的贯通电极，外部连接布线的至少一部分设置在该芯片周围。

例如，可以设置包括沿包括第二元件芯片的至少一个芯片设置的布线部和贯通电极的布线，贯通电极穿透布置在与第一元件芯片相对的一侧上的该芯片附近支撑衬底。

例如，包括第二元件芯片的至少一个芯片可以是单个第二元件芯片。

例如，至少一个第一元件芯片可以包括多个第一元件芯片。

例如，根据实施例6、9和11的每个半导体器件可以不具有抗反射膜、滤色器和微透镜(片上透镜)中的至少任何一个。例如，在这些半导体器件用于形成黑白图像的情况下，可以消除滤色器。例如，在这些半导体器件被用于诸如距离测量的感测的目的的情况下，至少可以消除滤色器或者微透镜中。

虽然在每个实施例中描述了根据本技术的半导体器件构成固态成像设备的情况，但根据本技术的半导体器件可构成固态成像设备的一部分(例如，处理单元)。例如，根据本技术的半导体器件可以指定存储器芯片、逻辑芯片、模拟芯片、接口芯片和AI芯片中的任一个作为第一元件芯片和第二元件芯片中的每一个。

在各个实施例的以上描述中呈现的数值、材料、形状、尺寸等不是作为限制因素给出的，而是仅作为实施例给出的。

<13.应用本技术的固态成像设备的使用实施例>

图49是描述根据本技术的半导体器件(例如，根据相应实施例的每个半导体器件)构成固态成像设备(图像传感器)的情况的使用实施例的示图。

例如，在与诸如可见光、红外光、紫外光和X射线的光感测相关联的各种情况下，上述每个实施例都可用作成像传感器，如下面将描述的。具体地，如图49中所示，例如，每个实施例可用作用于捕获被提供用于欣赏的图像的欣赏领域、交通领域、家用电器领域、医疗和保健领域、安全领域、美容领域、运动领域和农业领域中使用的设备。

具体地，例如，在欣赏领域中，根据本技术的半导体器件可用作捕获提供欣赏的图像的设备，诸如数码相机、智能电话、以及配备有相机功能的蜂窝电话。

在交通领域中，根据本技术的半导体器件可用作被提供用于交通的设备，诸如用于捕获车辆前面和后面、周围环境和内部的图像的车载传感器、用于监测行驶车辆和道路的监测照相机、以及用于测量车辆之间的距离的距离测量传感器等，每个出于安全驾驶的目的，诸如自动停止、驾驶员状态的识别等。

在家用电器领域中，例如，根据本技术的半导体器件可用作为家用电器提供的设备，诸如电视机、冰箱和空调，用于捕获用户的手势的图像并且根据手势执行设备操作。

在医疗和保健领域中，根据本技术的半导体器件可用作为医疗和保健提供的设备，诸如内窥镜和用于根据接收的红外光执行血管造影的设备。

在安全领域中，根据本技术的半导体器件可用作为安全而设置的设备，诸如用于犯罪预防的监控相机和用于人员认证的相机。

在美容领域，根据本技术的半导体器件可用作为美容提供的设备，例如，用于捕获皮肤的图像的皮肤测量设备和用于捕获头皮的图像的显微镜。

例如，在运动领域中，根据本技术的半导体器件可用作为运动提供的器件，诸如用于运动的动作相机和可穿戴相机。

在农业领域中，根据本技术的半导体器件可用作为农业提供的设备，例如用于监测田地和农作物的状态的照相机。

接下来，将描述根据本技术的半导体器件(例如，根据各个实施例的半导体器件)的具体使用实施例。例如，根据上述各个实施例的每个半导体器件可应用于包括在具有成像功能的任何类型的电子设备中的固态成像设备501，诸如构成数字静态照相机、摄影机等的照相机系统以及具有成像功能的蜂窝电话。图50描述了作为电子设备的一个实施例的电子设备510(照相机)的示意性配置。例如，电子设备510在这里是能够捕获静止图像或运动图像的摄影机，并且包括固态成像设备501、光学系统(光学透镜)502、快门设备503、用于驱动固态成像设备501和快门设备503的驱动单元504、以及信号处理单元505。

光学系统502将来自对象的图像光(入射光)引入固态成像设备501的像素区域。光学系统502可以包括多个光学透镜。快门设备503控制用于向固态成像设备501施加光和从固态成像设备501屏蔽光的周期。驱动单元504控制固态成像设备501的传送操作和快门设备503的快门操作。信号处理单元505对从固态成像设备501输出的信号执行各种类型的信号处理。通过信号处理获得的视频信号Dout被存储在诸如存储器的存储介质中，或输出到监视器等。

<14.应用本技术的固态成像设备的不同使用实施例>

根据本技术的半导体器件(例如，根据各个实施例的半导体器件)可应用于检测光的不同类型的电子设备，诸如TOF(飞行时间)传感器。根据本技术的半导体器件可适用于的TOF传感器的实施例包括使用直接TOF测量方法的距离图像传感器和使用间接TOF测量方法的距离图像传感器。根据使用直接TOF测量方法的距离图像传感器，针对每个像素通过直接时域计算光子到来定时。因而，发射具有短脉冲宽度的光脉冲，并且通过快速响应接收器产生电脉冲。本公开可应用于用于该目的的接收器。相反，根据间接TOF方法，使用其中由光生成的载流子的检测和累积量根据光到来定时可变的半导体元件结构来测量光飞行时间。本公开也适用于这种半导体结构。在应用于TOF传感器的情况下，图16或其他图中描绘的滤色器阵列和微透镜阵列不一定是必需的。可消除这些阵列。

<15.应用于移动体的实施例>

根据本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人机、船舶以及机器人)上的设备。

图51是描绘作为可应用根据本公开的实施方式的技术的移动体控制系统的实施例的车辆控制系统的示意性配置的实施例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图51所示的实施例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及综合控制单元12050。另外，作为综合控制单元12050的功能结构，例示了微型计算机12051、声音/图像输出部12052、车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010用作用于产生车辆的驱动力的驱动力产生设备(诸如内燃机、驱动电机等)、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动设备等的控制设备。

车身系统控制单元12020根据各种程序来控制设置在车身上的各种设备的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗设备或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制设备。在这种情况下，从作为钥匙的替代物的移动设备发送的无线电波或各种开关的信号可以被输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁设备、电动车窗设备、灯等。

车外信息检测单元12030检测包含车辆控制系统12000的车外的信息。例如，在车外信息检测单元12030上连接有成像部12031。车外信息检测单元12030使成像部12031拍摄车外的图像，并接收该拍摄图像。另外，车外信息检测单元12030也可以基于接收到的图像，进行检测人、车辆、障碍物、标志、路面上的文字等对象物的处理、或者检测其距离的处理等。

成像部12031是接收光并且输出对应于接收到的光的光量的电信号的光学传感器。成像部12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离的信息。此外，成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。

车载信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括拍摄驾驶员的照相机。基于从驾驶员状态检测部12041输入的检测信息，车载信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否打瞌睡。

微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算驱动力生成设备、转向机构或制动设备的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协作控制，该功能包括用于车辆的防碰撞或减震、基于跟随距离的跟随驾驶、维持驾驶的车辆速度、车辆碰撞的警告、车辆与车道的偏离的警告等。

另外，微型计算机12051通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车外或车内信息的信息来控制驱动力产生设备、转向机构、制动设备等，可以执行用于自动驾驶的协作控制，这使得车辆不依赖于驾驶员的操作等而自动行驶。

另外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车外的信息，将控制命令输出到车身系统控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测的前方车辆或对面车辆的位置，控制前照灯以从远光改变到近光，来执行旨在防止眩光的协作控制。

声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到输出设备，该输出设备能够视觉地或听觉地将信息通知给车辆的乘员或车辆外部。在图51的实施例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出设备。例如，显示部12062可包括板上显示器和平视显示器中的至少一个。

图52是描述成像部12031的安装位置的实施例的图。

在图52中，车辆12100包括成像部12101、12102、12103、12104和12105作为成像部12031。

成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部的位置上。设置在车辆内部内的前鼻部的成像部12101和设置在挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧表面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。通过成像部12101或12105获得的前方图像主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。

顺便提及，图52描述了成像部12101至12104的拍摄范围的实施例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113各自表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据来获得从上方观察的车辆12100的鸟瞰图像。

成像部12101至12104中的至少一个可具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。

例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定在成像范围12111至12114内到每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，由此，抽出存在于车辆12100的行驶路径上、以与车辆12100大致相同的方向以规定的速度(例如，等于或大于0km/小时)。另外，微型计算机12051可以预先设定跟随距离以保持在前行车辆的前方，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。由此，能够进行不依赖于驾驶员的操作等而使车辆自动行驶的自动驾驶用的协调控制。

例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息将与三维物体有关的三维物体数据分类为二轮车、标准车辆、大型车辆、行人、布线杆和其他三维物体的三维物体数据，提取分类的三维物体数据，并且将所提取的三维物体数据用于自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驱动系统控制单元12010执行强制减速或躲避转向。微型计算机12051可由此辅助驾驶以避免碰撞。

成像部12101至12104中的至少一个可以是检测红外线的红外相机。微型计算机12051例如可以通过确定在成像部12101至12104的拍摄图像中是否存在行人来识别行人。行人的这种识别例如通过提取作为红外照相机的成像部12101至12104的成像图像中的特征点的过程以及通过对表示对象的轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程来执行。当微型计算机12051确定在成像部12101到12104的成像图像中存在行人并因此识别出行人时，声音/图像输出部12052控制显示部12062，使得用于强调的正方形轮廓线被显示为叠加在识别出的行人上。声音/图像输出部12052还可控制显示部12062，使得在期望位置处显示表示行人的图标等。

上面已经描述了根据本公开的技术(本技术)可应用于的车辆控制系统的一个实施例。例如，根据本公开的技术可应用于上述配置中的成像部12031等。具体地，本公开的固态成像设备111可应用于成像部12031。应用根据本公开内容的技术的成像部12031可以改善产量并且降低与制造相关联的成本。

<16.内窥镜手术系统的应用例>

本技术可应用于各种产品。例如，根据本公开的技术(本技术)可应用于内窥镜手术系统。

图53是描述能够应用根据本公开的实施方式的技术(本技术)的内窥镜手术系统的示意性配置的实施例的视图。

在图53中，示出了外科医生(医生)11131正在使用内窥镜手术系统11000在患者床11133上对患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量设备11112等其他手术工具11110、将内窥镜11100支撑在其上的支撑臂设备11120、以及安装有各种内窥镜手术设备的推车11200。

内窥镜11100包括透镜镜筒11101和连接至透镜镜筒11101的近端的照相机头11102，透镜镜筒11101具有从其末端开始预定长度的区域以插入到患者11132的体腔中。在图示的实施例中，示出内窥镜11100，该内窥镜11100具有硬性型的透镜镜筒11101作为硬性镜。然而，内窥镜11100可以另外被包括作为具有柔性类型的透镜镜筒11101的柔性内窥镜。

透镜镜筒11101在其末端具有开口，物镜装配在该开口中。光源设备11203连接至内窥镜11100，使得由光源设备11203产生的光被在透镜镜筒11101内部延伸的光导引入透镜镜筒11101的末端，并且经由物镜朝向患者11132的体腔内的观察对象照射。另外，内窥镜11100既可以是直视内窥镜，也可以是斜视内窥镜或侧视内窥镜。

光学系统和图像拾取元件设置在相机头11102的内部，使得来自观察目标的反射光(观察光)通过光学系统会聚在图像拾取元件上。通过图像拾取元件对观察光进行光电转换，生成与观察光对应的电信号、即与观察图像对应的图像信号。图像信号作为RAW数据被传输至CCU 11201。

CCU 11201包括中央处理单元(CPU)、图形处理单元(GPU)等，并且整体控制内窥镜11100和显示设备11202的操作。此外，CCU 11201从相机头11102接收图像信号并且针对图像信号执行用于基于图像信号显示图像的各种图像处理，诸如，例如，显影处理(去马赛克处理)。

显示设备11202在CCU 11201的控制下基于图像信号在其上显示图像，其中，通过CCU 11201对该图像信号执行了图像处理。

光源设备11203例如由发光二极管(LED)等光源构成，将拍摄手术区域时的照射光供给到内窥镜11100。

输入设备11204是内窥镜手术系统11000的输入接口。用户能够通过输入设备11204对内窥镜手术系统11000进行各种信息的输入或指示输入。例如，用户输入改变内窥镜11100的图像拾取条件(照射光的种类、倍率、焦距等)的指示等。

治疗工具控制设备11205控制能量设备11112的驱动以用于烧灼或切割组织、封闭血管等。为了确保内窥镜11100的视野、确保手术医生的作业空间，气腹设备11206通过气腹管11111向患者11132的体腔内供给气体而使体腔膨胀。记录器11207是能够记录与手术有关的各种信息的设备。打印机11208是能够以各种形式(诸如文本、图像或图形)打印与手术有关的各种信息的设备。

注意，在将手术区域拍摄到内窥镜11100时供给照射光的光源设备11203也可以包含白色光源，该白色光源例如由LED、激光光源或者它们的组合构成。在白色光源包括红色、绿色和蓝色(RGB)激光光源的组合的情况下，由于可以针对每种颜色(每种波长)以高精度控制输出强度和输出时序，所以可以由光源设备11203进行所拍摄图像的白平衡的调整。此外，在这种情况下，如果来自各个RGB激光光源的激光束分时地照射在观察目标上并且与照射定时同步地控制相机头11102的图像拾取元件的驱动。然后，还可以分时地拍摄各自与R、G和B颜色相对应的图像。根据该方法，即使不对图像拾取元件设置滤色器，也能够得到彩色图像。

此外，可以控制光源设备11203，使得每个预定时间改变要输出的光的强度。通过与光强度改变的定时同步地控制相机头11102的图像拾取元件的驱动以分时获取图像并且合成图像，可产生没有曝光不足阻挡阴影和曝光过度亮点的高动态范围的图像。

此外，光源设备11203可以被配置为提供制备进行特殊光观察的预定波长带的光。在特殊光观察中，通过利用生物体组织的光的吸收的波长依赖性来照射与通常观察时的照射光(即白色光)相比窄的频带的光，来进行以高对比度对粘膜的表层部的血管等规定的组织进行摄像的窄频带光观察(窄频带光观察)。或者，在特殊光观察中，也可以进行从通过激励光的照射而产生的荧光得到图像的荧光观察。在荧光观察中，能够通过向生物体组织照射激励光来进行来自生物体组织的荧光的观察(自发荧光观察)，或者通过向生物体组织局部地注入吲哚菁绿(ICG)等试剂并对生物体组织照射与试剂的荧光波长对应的激励光来得到荧光图像。光源设备11203可以构成为提供如上所述的适合于特殊光观察的窄频带光和/或激励光。

图54是描绘图53中描绘的相机头11102和CCU 11201的功能配置的实施例的框图。

相机头11102包括透镜单元11401、图像拾取单元11402、驱动单元11403、通信单元11404和相机头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412以及控制单元11413。相机头11102和CCU 11201通过传输电缆11400连接用于彼此通信。

透镜单元11401是光学系统，设置在与透镜镜筒11101的连接位置处。从透镜镜筒11101的末端获取的观察光被引导至相机头11102并被引入透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。

图像拾取单元11402包括图像拾取元件。图像拾取单元11402所包括的图像拾取元件的数量可为一个(单板型)或多个(多板型)。在图像拾取单元11402被配置为多板型的图像拾取单元的情况下，例如，通过图像拾取元件生成与各个R、G和B相对应的图像信号，并且图像信号可被合成以获得彩色图像。图像拾取单元11402还可被配置为具有一对图像拾取元件，用于获取制备用于三维(3D)显示的右眼和左眼的相应图像信号。在进行3D显示的情况下，外科医生11131能够更准确地掌握手术区域内的生物体组织的深度。应注意，在图像拾取单元11402被配置为立体型的图像拾取单元的情况下，与单个图像拾取元件相对应地设置多个系统的透镜单元11401。

此外，图像拾取单元11402不一定设置在相机头11102上。例如，图像拾取单元11402可在透镜镜筒11101的内部设置在物镜的紧后方。

驱动单元11403包括致动器，并且在相机头控制单元11405的控制下将透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。因此，能够适当地调整由图像拾取单元11402拾取的图像的倍率和焦点。

通信单元11404包括用于向和从CCU 11201发送和接收各种信息的通信设备。通信单元11404通过传输线缆11400将从图像拾取单元11402获取的图像信号作为RAW数据传输至CCU 11201。

此外，通信单元11404从CCU 11201接收用于控制相机头11102的驱动的控制信号，并且将控制信号供应至相机头控制单元11405。控制信号包括与图像拾取条件有关的信息，诸如，指定拾取的图像的帧速率的信息、指定图像拾取时的曝光值的信息和/或指定拾取的图像的倍率和焦点的信息。

应注意，诸如帧速率、曝光值、放大倍率或者焦点的图像拾取条件可以由用户指定或者可以基于所获取的图像信号通过CCU 11201的控制单元11413自动设置。在后者的情况下，自动曝光(AE)功能、自动聚焦(AF)功能和自动白平衡(AWB)功能接合在内窥镜11100中。

相机头控制单元11405基于通过通信单元11404接收的来自CCU111201的控制信号控制相机头11102的驱动。

通信单元11411包括用于向和从相机头11102发送和接收各种信息的通信设备。通信单元11411通过传输电缆11400接收从相机头11102传输至其的图像信号。

此外，通信单元11411向相机头11102发送用于控制相机头11102的驱动的控制信号。图像信号和控制信号可以通过电通信、光通信等传输。

图像处理单元11412对从相机头11102发送到其的RAW数据形式的图像信号执行各种图像处理。

控制单元11413进行涉及内窥镜11100的手术区域等的拍摄和通过拍摄手术区域等获得的拍摄图像的显示的各种控制。例如，控制单元11413创建用于控制相机头11102的驱动的控制信号。

此外，控制单元11413基于由图像处理单元11412执行了图像处理的图像信号控制显示设备11202显示拍摄了手术区域等的拾取图像。于是，控制单元11413可使用各种图像识别技术来识别拾取的图像中的各种对象。例如，控制单元11413能够通过检测包括在拾取的图像中的对象的边缘的形状、颜色等识别诸如镊子的手术工具、特定活体区域、出血、使用能量设备11112时的水汽等。当控制单元11413控制显示设备11202显示所拾取的图像时，控制单元11413可以使用识别结果使得以与手术区域的图像重叠的方式显示各种手术支持信息。在重叠显示手术支援信息并提示给外科医生11131的情况下，能够减轻外科医生11131的负担，外科医生11131能够可靠地进行手术。

将相机头11102和CCU 11201彼此连接的传输电缆11400是制备用于电信号的通信的电信号电缆、制备用于光通信的光纤或制备用于电通信和光通信两者的复合电缆。

在此，虽然在所描绘的实施例中，通过使用传输电缆11400的有线通信执行通信，但是相机头11102与CCU 11201之间的通信可以通过无线通信执行。

上面已经描述了根据本公开的技术可应用的内窥镜手术系统的一个实施例。根据本公开的技术可应用于上述配置中的内窥镜11100、相机头11102(相机头11102的图像拾取单元11402)等。具体地，本公开的固态成像设备111可应用于图像拾取单元10402。应用了根据本公开的技术的内窥镜11100、相机头11102(相机头11102的图像拾取单元11402)等可提高产量并且降低与制造相关联的成本。

虽然在此已经通过实施例的方式描述了内窥镜手术系统，但是根据本公开的技术例如可应用于显微手术系统等。

此外，本技术还可采取以下配置。

(1)

一种半导体器件，包括：

至少一个第一元件芯片；以及

至少一个芯片，与第一元件芯片层压并且小于第一元件芯片，

其中，至少一个芯片包括至少一个第二元件芯片，

第一元件芯片具有层压第一半导体衬底和第一布线层的层压结构，

第二元件芯片具有层压第二半导体衬底和第二布线层的层压结构，

第一布线层和第二布线层彼此面对地接合，

半导体器件还包括：

外部连接端子，布置在比芯片的后表面在层压方向上更远离第一元件芯片的位置处，后表面是第一元件芯片的相对侧上的表面，以及

布线，至少一部分布置在芯片的周围并且电连接第一布线层与外部连接端子。

(2)

根据(1)的半导体器件，其中，布线具有在层压方向上延伸的至少一个垂直布线。

(3)

根据(2)的半导体器件，其中，布线具有在平面内方向上延伸并且连接至垂直布线的至少一个水平布线。

(4)

根据(3)的半导体器件，其中，至少一条垂直布线包括：

至少一个第一垂直布线，从水平布线朝向第一半导体衬底延伸，以及

至少一个第二垂直布线，从水平布线朝向与第一半导体衬底相反的一侧延伸。

(5)

根据(1)至(4)中任一项的半导体器件，其中，布线经由绝缘膜至少设置在芯片的侧表面上。

(6)

根据(1)至(5)中任一项的半导体器件，其中，布线被配置为使得一端电连接至第一布线层，并且另一端在比后表面在层压方向上更远离第一元件芯片的位置处连接至外部连接端子。

(7)

根据(1)至(6)中任一项的半导体器件，还包括：

填充膜，至少设置在芯片的侧表面和后表面的范围中的芯片的侧表面附近。

(8)

根据(7)的半导体器件，其中，填充膜是平坦的。

(9)

根据(7)或(8)的半导体器件，其中，填充膜布置在与第一元件芯片相对的一侧上的芯片附近并且设置作为覆盖外部连接端子的一部分。

(10)

根据(7)至(9)中任一项的半导体器件，还包括：

绝缘层，覆盖填充膜和外部连接端子的一部分并且暴露外部连接端子的剩余部分。

(11)

根据(1)至(10)中任一项的半导体器件，其中，芯片成形为具有随着远离第一元件芯片而减小的宽度。

(12)

根据(1)至(11)中任一项的半导体器件，其中，芯片具有大致锥形形状的垂直截面部，其宽度随着远离第一元件芯片而减小。

(13)

根据(1)至(12)中任一项的半导体器件，其中，芯片具有圆角。

(14)

根据(1)至(13)中任一项的半导体器件，其中，至少一个芯片包括至少一个虚拟芯片。

(15)

根据(1)至(14)中任一项的半导体器件，其中，外部连接端子具有在平面图中与芯片不重叠的至少一部分。

(16)

根据(5)的半导体器件，其中，

绝缘膜仅设置在侧表面附近，并且

还设置有布置在芯片的与第一元件芯片相对的表面上的保护膜。

(17)

根据(16)的半导体器件，还包括：

不同的保护膜，覆盖保护膜和外部连接端子的一部分并且暴露外部连接端子的剩余部分。

(18)

根据(1)至(17)中任一项的半导体器件，其中，第一元件芯片包括像素芯片，像素芯片包括在第一半导体衬底中的像素区域。

(19)

根据(18)的半导体器件，其中，第一元件芯片包括经由粘合剂层接合至第一半导体衬底的透明衬底。

(20)

根据(1)至(19)中任一项的半导体器件，还包括：

支撑衬底，经由绝缘层接合至芯片，其中，

外部连接端子，设置在与绝缘层相对的一侧上的支撑衬底附近，并且

布线，具有穿透绝缘层和/或支撑衬底的贯通电极。

(21)

根据(20)的半导体器件，其中，支撑衬底与第一元件芯片的尺寸基本相同。

(22)

根据(20)或(21)的半导体器件，其中，

绝缘层设置在芯片的侧表面以及芯片的与第一元件芯片相对的一侧附近；并且

布线包括：

第一贯通电极，穿透芯片的侧表面附近的绝缘层，

第二贯通电极，穿透支撑衬底，以及

水平布线，布置在绝缘层内并且电连接第一贯通电极和第二贯通电极。

(23)

根据(20)至(22)中任一项的半导体器件，其中，支撑衬底包括半导体衬底。

(24)

根据(23)的半导体器件，其中，支撑衬底包括元件。

(25)

根据(20)至(24)的半导体器件，其中，

绝缘层设置在芯片的侧表面以及芯片的与第一元件芯片相对的一侧附近；并且

贯通电极穿透芯片的侧表面附近的绝缘层和支撑衬底。

(26)

根据(20)至(25)中任一项的半导体器件，其中，蚀刻阻挡层至少设置在包括在第一布线层中但不接合至第二布线层的部分上。

(27)

根据(20)至(26)中任一项的半导体器件，其中，第一元件芯片包括像素芯片，像素芯片包括在第一半导体衬底中的像素区域。

(28)

根据(27)的半导体器件，其中，第一元件芯片包括经由粘合剂层接合至第一半导体衬底的透明衬底。

(29)

一种设备，包括：

根据(1)至(28)中任一项的半导体器件。

(30)

一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和至少一个第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，至少一个第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；

从第二层压叠层在与第一层压叠层相反的一侧上形成绝缘膜的步骤；

蚀刻第二层压叠层周围的绝缘膜和第一布线层以暴露第一布线层的层内布线的步骤；以及

形成至少布置在第二层压叠层的侧表面附近并且连接至层内布线的布线的步骤。

(31)

根据(30)的半导体器件的制造方法，方法还包括：

从第二层压叠层在与第一层压叠层相反的一侧上形成填充膜的步骤；以及

至少抛光和平坦化填充膜的步骤。

(32)

根据(31)的半导体器件的制造方法，其中，

至少一个第二层压叠层包括具有不同厚度的多个第二层压叠层，并且

平坦化步骤还抛光和平坦化多个第二层压叠层。

(33)

根据(31)或(32)的半导体器件的制造方法，还包括：

在平坦化步骤之后，将支撑衬底接合至填充膜的步骤。

(34)

根据(33)的半导体器件的制造方法，其中，

第一层压叠层构成像素芯片，并且

方法还包括：在将支撑衬底接合至填充膜的步骤之后，在与第一布线层相反的一侧上的第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

(35)

一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；

从第二层压叠层在与第一层压叠层相反的一侧上形成填充膜的步骤；

平坦化填充膜的步骤；

蚀刻第二层压叠层的周围的填充膜和第一布线层以形成过孔的步骤，过孔的一端连接至第一布线层的层内布线；

形成布置在填充膜的与第二层压叠层相对的一侧上的表面并且电连接至过孔的另一端的水平布线的步骤；

用保护膜覆盖水平布线的步骤；

将支撑衬底安排在与第一层压叠层相对的一侧上的保护膜附近的步骤；以及

形成布置在支撑衬底上并且连接至水平布线的贯通电极的步骤。

(36)

根据(35)的半导体器件的制造方法，其中，

支撑衬底包括半导体衬底，并且

方法还包括：在用保护膜覆盖的步骤和布置支撑衬底的步骤之间，在保护膜上形成布线层的步骤。

(37)

根据(35)的半导体器件的制造方法，其中，

第一层压叠层构成像素芯片，并且

方法还包括：在接合支撑衬底的步骤之后，在与第一布线层相反的一侧上的第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

(38)

一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的第一布线层和第二层压叠层的第二布线层的步骤，第一层压叠层包括层压在一起的第一半导体衬底和第一布线层，第二层压叠层小于第一层压叠层并且包括层压在一起的第二半导体衬底和第二布线层；

从第二层压叠层在与第一层压叠层相反的一侧上形成蚀刻阻挡层的步骤；

从蚀刻阻挡层在与第一层压叠层相反的一侧上形成填充膜的步骤；

平坦化填充膜的步骤；

将支撑衬底接合至填充膜的步骤；以及

形成穿透支撑衬底、第二层压叠层周围的填充膜、以及蚀刻阻挡层的贯通电极的步骤。

(39)

根据(38)的半导体器件的制造方法，其中，

第一层压叠层构成像素芯片，并且

方法还包括：在将支撑衬底接合至填充膜的步骤之后，在与第一布线层相反的一侧上的第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

(40)

根据(1)至(28)的半导体器件，在其中，布线不穿透芯片。

[参考标号列表]

10、20、30、40、50、60、70、80、90、110、111半导体器件

100 第一元件芯片

100a 第一半导体衬底

100b 第一布线层

200、200B第二元件芯片

200C 虚拟芯片

200a 第二半导体器件

200b 第二布线层

300 绝缘膜

400、400D、400E、400G、400H布线

400a1第一贯通电极(贯通电极)

400b1水平布线

400c1、400d1第二贯通电极(贯通电极)

500填充膜

510电子设备(设备)

550 保护膜

560 支撑衬底

570 绝缘膜

600 保护膜

700 外部连接端子

910 滤色器

920 片上透镜

930 粘合剂层

940 透明衬底。

Claims (39)

1.一种半导体器件，包括：

至少一个第一元件芯片；以及

至少一个芯片，与所述第一元件芯片层压并且小于所述第一元件芯片，

其中，所述至少一个芯片包括至少一个第二元件芯片，

所述第一元件芯片具有层压第一半导体衬底和第一布线层的层压结构，

所述第二元件芯片具有层压第二半导体衬底和第二布线层的层压结构，

所述第一布线层和所述第二布线层彼此面对地接合，

所述半导体器件还包括：

外部连接端子，布置在比所述芯片的后表面在层压方向上更远离所述第一元件芯片的位置处，所述后表面是与所述第一元件芯片相对的一侧上的表面，以及

布线，至少一部分布置在所述芯片的周围并且电连接所述第一布线层与所述外部连接端子。

2.根据权利要求1所述的半导体器件，其中，所述布线具有在所述层压方向上延伸的至少一个垂直布线。

3.根据权利要求2所述的半导体器件，其中，所述布线具有在平面内方向上延伸并且连接至所述垂直布线的至少一个水平布线。

4.根据权利要求3所述的半导体器件，其中，所述至少一个垂直布线包括：

至少一个第一垂直布线，从所述水平布线朝向所述第一半导体衬底延伸，以及

至少一个第二垂直布线，从所述水平布线朝向与所述第一半导体衬底相反的一侧延伸。

5.根据权利要求1所述的半导体器件，其中，所述布线经由绝缘膜至少设置在所述芯片的侧表面上。

6.根据权利要求5所述的半导体器件，其中，所述布线被配置为使得一端电连接至所述第一布线层，并且另一端在比所述后表面在层压方向上更远离所述第一元件芯片的位置处连接至所述外部连接端子。

7.根据权利要求1所述的半导体器件，还包括：

填充膜，至少设置在所述芯片的侧表面和后表面的范围中的所述芯片的侧表面附近。

8.根据权利要求7所述的半导体器件，其中，所述填充膜是平坦的。

9.根据权利要求7所述的半导体器件，其中，所述填充膜布置在所述后表面附近并且设置作为覆盖所述外部连接端子的一部分。

10.根据权利要求7所述的半导体器件，还包括：

绝缘层，覆盖所述填充膜和所述外部连接端子的一部分并且暴露所述外部连接端子的剩余部分。

11.根据权利要求1所述的半导体器件，其中，所述芯片成形为具有随着远离所述第一元件芯片而减小的宽度。

12.根据权利要求1所述的半导体器件，其中，所述芯片具有大致锥形形状的垂直截面部，所述垂直截面部的宽度随着远离所述第一元件芯片而减小。

13.根据权利要求1所述的半导体器件，其中，所述芯片具有圆角。

14.根据权利要求1所述的半导体器件，其中，所述至少一个芯片包括至少一个虚拟芯片。

15.根据权利要求1所述的半导体器件，其中，所述外部连接端子具有在平面图中与所述芯片不重叠的至少一部分。

16.根据权利要求5所述的半导体器件，其中，

所述绝缘膜仅设置在所述侧表面附近，并且

还设置有覆盖所述芯片的后表面的保护膜。

17.根据权利要求16所述的半导体器件，还包括：

不同的保护膜，覆盖所述保护膜和所述外部连接端子的一部分并且暴露所述外部连接端子的剩余部分。

18.根据权利要求1所述的半导体器件，其中，所述第一元件芯片包括像素芯片，所述像素芯片包括所述第一半导体衬底中的像素区域。

19.根据权利要求18所述的半导体器件，其中，所述第一元件芯片包括经由粘合剂层接合至所述第一半导体衬底的透明衬底。

20.根据权利要求1所述的半导体器件，还包括：

支撑衬底，经由绝缘层接合至所述芯片，其中，

所述外部连接端子，设置在与所述绝缘层相对的一侧上的所述支撑衬底附近，并且

所述布线，具有穿透所述绝缘层和/或所述支撑衬底的贯通电极。

21.根据权利要求20所述的半导体器件，其中，所述支撑衬底的尺寸与所述第一元件芯片的尺寸基本相同。

22.根据权利要求20所述的半导体器件，其中，

所述绝缘层设置在所述芯片的侧表面和后表面附近，并且

所述布线包括：

第一贯通电极，穿透所述芯片的侧表面附近的所述绝缘层，

第二贯通电极，穿透所述支撑衬底，以及

水平布线，布置在所述绝缘层内并且电连接所述第一贯通电极和所述第二贯通电极。

23.根据权利要求20所述的半导体器件，其中，所述支撑衬底包括半导体衬底。

24.根据权利要求23所述的半导体器件，其中，所述支撑衬底包括元件。

25.根据权利要求20所述的半导体器件，其中，

所述绝缘层设置在所述芯片的侧表面和后表面附近，并且

所述贯通电极穿透所述芯片的侧表面附近的所述绝缘层和所述支撑衬底。

26.根据权利要求25所述的半导体器件，其中，蚀刻阻挡层至少设置在包括在所述第一布线层但不接合至所述第二布线层的部分上。

27.根据权利要求20所述的半导体器件，其中，所述第一元件芯片包括像素芯片，所述像素芯片包括所述第一半导体衬底中的像素区域。

28.根据权利要求27所述的半导体器件，其中，所述第一元件芯片包括经由粘合剂层接合至所述第一半导体衬底的透明衬底。

29.一种设备，包括：

根据权利要求1所述的半导体器件。

30.一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的所述第一布线层和至少一个第二层压叠层的所述第二布线层的步骤，所述第一层压叠层包括层压在一起的第一半导体衬底和所述第一布线层，所述至少一个第二层压叠层小于所述第一层压叠层并且包括层压在一起的第二半导体衬底和所述第二布线层；

从所述第二层压叠层在与所述第一层压叠层相反的一侧上形成绝缘膜的步骤；

蚀刻所述第二层压叠层周围的所述绝缘膜和所述第一布线层以暴露所述第一布线层的层内布线的步骤；以及

形成至少布置在所述第二层压叠层的侧表面附近并且连接至所述层内布线的布线的步骤。

31.根据权利要求30所述的半导体器件的制造方法，方法还包括：

从所述第二层压叠层在与所述第一层压叠层相反的一侧上形成填充膜的步骤；以及

至少抛光和平坦化所述填充膜的步骤。

32.根据权利要求31所述的半导体器件的制造方法，其中，

所述至少一个第二层压叠层包括具有不同厚度的多个第二层压叠层，并且

平坦化步骤还抛光和平坦化多个第二层压叠层。

33.根据权利要求31所述的半导体器件的制造方法，还包括：

在平坦化步骤之后，将支撑衬底接合至所述填充膜的步骤。

34.根据权利要求33所述的半导体器件的制造方法，其中，

所述第一层压叠层构成像素芯片，并且

方法还包括：在将所述支撑衬底接合至所述填充膜的步骤之后，在与所述第一布线层相反的一侧上的所述第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

35.一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的所述第一布线层和第二层压叠层的所述第二布线层的步骤，所述第一层压叠层包括层压在一起的第一半导体衬底和所述第一布线层，所述第二层压叠层小于所述第一层压叠层并且包括层压在一起的第二半导体衬底和所述第二布线层；

从所述第二层压叠层在与所述第一层压叠层相反的一侧上形成填充膜的步骤；

平坦化所述填充膜的步骤；

蚀刻所述第二层压叠层的周围的所述填充膜和所述第一布线层以形成过孔的步骤，所述过孔的一端连接至所述第一布线层的层内布线；

形成布置在所述填充膜的与所述第二层压叠层相对的一侧上的表面并且电连接至所述过孔的另一端的水平布线的步骤；

用保护膜覆盖所述水平布线的步骤；

将支撑衬底安排在与所述第一层压叠层相对的一侧上的保护膜附近的步骤；以及

形成布置在所述支撑衬底上并且连接至所述水平布线的贯通电极的步骤。

36.根据权利要求35所述的半导体器件的制造方法，其中，

所述支撑衬底包括半导体衬底，并且

方法包括：在用所述保护膜覆盖的步骤和安排所述支撑衬底的步骤之间，在所述保护膜上形成布线层的步骤。

37.根据权利要求35所述的半导体器件的制造方法，其中，

所述第一层压叠层构成像素芯片，并且

方法还包括：在接合所述支撑衬底的步骤之后，在与所述第一布线层相反的一侧上的所述第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。

38.一种半导体器件的制造方法，方法包括：

以第一布线层和第二布线层彼此面对的方式接合第一层压叠层的所述第一布线层和第二层压叠层的所述第二布线层的步骤，所述第一层压叠层包括层压在一起的第一半导体衬底和所述第一布线层，所述第二层压叠层小于所述第一层压叠层并且包括层压在一起的第二半导体衬底和所述第二布线层；

从所述第二层压叠层在与所述第一层压叠层相反的一侧上形成蚀刻阻挡层的步骤；

从蚀刻阻挡层在与所述第一层压叠层相反的一侧上形成填充膜的步骤；

平坦化所述填充膜的步骤；

将支撑衬底接合至所述填充膜的步骤；以及

形成穿透所述支撑衬底、所述第二层压叠层周围的所述填充膜、以及所述蚀刻阻挡层的贯通电极的步骤。

39.根据权利要求38所述的半导体器件的制造方法，其中，

所述第一层压叠层构成像素芯片，并且

方法还包括：在将所述支撑衬底接合至所述填充膜的步骤之后，在与所述第一布线层相反的一侧上的所述第一半导体衬底附近形成抗反射膜、滤色器以及片上透镜中的至少任一个的步骤。