[go: up one dir, main page]

CN118077054A - 基于氮化物的半导体器件及其制造方法 - Google Patents

基于氮化物的半导体器件及其制造方法 Download PDF

Info

Publication number
CN118077054A
CN118077054A CN202280066621.2A CN202280066621A CN118077054A CN 118077054 A CN118077054 A CN 118077054A CN 202280066621 A CN202280066621 A CN 202280066621A CN 118077054 A CN118077054 A CN 118077054A
Authority
CN
China
Prior art keywords
nitride
based semiconductor
semiconductor layer
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280066621.2A
Other languages
English (en)
Inventor
唐军
邱汉钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN118077054A publication Critical patent/CN118077054A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10W74/137—
    • H10W74/147—
    • H10W74/43—

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

基于氮化物的半导体器件包括第一基于氮化物的半导体层、第二基于氮化物的半导体层、掺杂的基于氮化物的半导体层、第三基于氮化物的半导体层和第四基于氮化物的半导体层。第二基于氮化物的半导体层设置在第一基于氮化物的半导体层上。第二氮化物类半导体层的带隙比第一氮化物类半导体层的带隙高。掺杂的基于氮化物的半导体层设置在第二氮化物基半导体上方。第三基于氮化物的半导体层设置在掺杂的基于氮化物的半导体层上并且比掺杂的基于氮化物的半导体层窄。第四基于氮化物的半导体层设置在第三基于氮化物的半导体层上并且比掺杂基于氮化物的半导体层窄。第三基于氮化物的半导体层和第四基于氮化物的半导体层具有相同的组成和不同的物理特性。

Description

基于氮化物的半导体器件及其制造方法
技术领域
本公开涉及基于氮化物的半导体器件。更具体地，本公开涉及一种具有氢阻挡层以保持P-GaN远离氢扩散的基于氮化物的半导体器件。
背景技术
近年来，对高电子迁移率晶体管(HEMT)的深入研究非常普遍，特别是对于高功率开关和高频应用。基于III族氮化物的HEMT利用两种不同带隙材料之间的异质结界面形成类量子阱结构，可容纳二维电子气(2DEG)区域，满足高功率/频率器件的需求。除HEMT之外，具有异质结构的器件的示例还包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂场效应管(MODFET)。
发明内容
根据本公开的一个方面，提供了一种基于氮化物的半导体器件。基于氮化物的半导体器件包括：第一基于氮化物的半导体层、第二基于氮化物的半导体层、基于氮化物的半导体层、第三基于氮化物的半导体层和第四基于氮化物的半导体层。所述第二基于氮化物的半导体层设置在所述第一基于氮化物的半导体层上。所述第二基于氮化物的半导体层的带隙高于所述第一基于氮化物的半导体层的带隙。所述掺杂的基于氮化物的半导体层设置在所述第二氮化物基半导体上方。所述第三基于氮化物的半导体层设置在所述掺杂的基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄。所述第四基于氮化物的半导体层设置在所述第三基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄。所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性。
根据本公开的一个方面，提供了一种半导体器件的制造方法。所述方法包括下述步骤。形成第一基于氮化物的半导体层。在所述第一基于氮化物的半导体层上形成第二基于氮化物的半导体层。在所述第二基于氮化物的半导体层上方形成掺杂的基于氮化物的半导体层。在所述掺杂的基于氮化物的半导体层上形成第三基于氮化物的半导体层。在所述第三基于氮化物的半导体层上形成第四基于氮化物的半导体层。所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性。
根据本公开的一个方面，提供了一种基于氮化物的半导体器件。基于氮化物的半导体器件包括：第一基于氮化物的半导体层、第二基于氮化物的半导体层、掺杂的基于氮化物的半导体层、第三基于氮化物的半导体层和第四基于氮化物的半导体层。所述第二基于氮化物的半导体层设置在所述第一基于氮化物的半导体层上。所述第二基于氮化物的半导体层的带隙高于所述第一基于氮化物的半导体层的带隙。所述掺杂的基于氮化物的半导体层设置在所述第二氮化物基半导体上方。所述第三基于氮化物的半导体层设置在所述掺杂的基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄。所述第四基于氮化物的半导体层设置在所述第三基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄。所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性，并且所述第三基于氮化物的半导体层比所述第四基于氮化物的半导体层薄。
通过应用上述配置，一旦发生氢扩散，至少一种氢元素可以存在于第四基于氮化物的半导体层内，但氢被所述第三基于氮化物的半导体层阻挡。这样，避免了氢扩散到掺杂的III-V半导体层。
附图说明
通过以下参照附图进行的详细描述，本公开的各方面将会变得清楚。应当注意的是，图中示出的各种特征部可能未按比例绘制。事实上，为了清楚描述的目的，可以任意地扩展或减小各种特征的尺寸。下面结合附图对本公开实施例进行更加详细的描述，其中：
图1A是根据本公开一些实施例的基于氮化物的半导体器件的纵剖面图；
图1B是图1A中部分区域的放大图；
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H示出了根据本公开一些实施例的基于氮化物的半导体器件的制造方法的不同阶段；
图3是根据本公开一些实施例的基于氮化物的半导体器件的纵剖面图；
图4是根据本公开一些实施例的基于氮化物的半导体器件的纵剖面图；及
图5是根据本公开一些实施例的基于氮化物的半导体器件的纵剖面图；
具体实施方式
在整个附图和详细描述中使用共同的附图标记来指示相同或相似的部件。通过以下结合附图的详细描述，本公开将变得更加清楚。
空间描述，例如“上”、“上方”、“下方”、“上面”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“在上方”、“在下方”等是相对于特定部件或部件组、或者部件或部件组的特定平面来指定的，组件的方方位如相关图中所示。应当理解，本文所使用的空间描述仅用于说明的目的，并且本文所描述的结构的实际实现可以以任何方向或方式在空间上布置，只要这样的布置不偏离本公开的实施例的优点即可。
此外，应当注意，由于器件制造条件，被描绘为近似矩形的各种结构的实际形状在实际器件中可以是弯曲的、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在下面的描述中，半导体器件/芯片/封装及其制造方法等被阐述为优选示例。对于本领域技术人员来说显而易见的是，可以在不脱离本公开的范围和精神的情况下进行修改，包括添加和/或替换。为了避免混淆本公开，省略具体细节；然而，本公开的编写是为了使本领域技术人员能够在无需过度实验的情况下实践本文的教导。
图1A是根据本公开的一些实施例的基于氮化物的半导体器件1A的纵剖面图。半导体器件1A包括衬底10、缓冲层12、电子阻挡层14、基于氮化物的半导体层16和18、掺杂III-V半导体层20、基于氮化物的半导体层22和24、钝化层30和40和电极32、34、36。
衬底10可以是半导体衬底。衬底10的示例性材料可以包括，例如但不限于Si、SiGe、SiC、砷化镓、p型掺杂Si、n型掺杂Si、蓝宝石、绝缘体上半导体如绝缘体上硅(SOI)，或其他合适的衬底材料。在一些实施例中，基底10可以包括，例如但不限于III族元素、IV族元素、V族元素或其组合(例如III-V化合物)。在其他实施例中，衬底10可以包括，例如但不限于一个或多个其他特征，例如掺杂区域、埋层、外延(epi)层或其组合。
缓冲层12可设置在衬底10与电子阻挡层14之间。缓冲层12可以被配置为减少衬底10和电子阻挡层14之间的晶格失配和热失配，从而消除由于失配/差异而导致的缺陷。缓冲层可以包括III-V族化合物。III-V族化合物可包括，例如但不限于铝、镓、铟、氮或其组合。相应地，缓冲层的示例性材料还可包括，例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
在一些实施例中，基于氮化物的半导体器件1A还包括成核层(未示出)。成核层可以形成在衬底10和缓冲层12之间。成核层可以被配置为提供过渡以适应衬底10和缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可以包括，例如但不限于AlN或其任何合金。
电子阻挡层14可以设置在缓冲层12和基于氮化物的半导体层16之间。电子阻挡层14可以包括AlxGa(1-x)N，其中0≤x≤1。在一些实施例中，电子阻挡层14可以具有高带隙。在一些实施例中，电子阻挡层14可以被掺杂为p型。在一些实施例中，电子阻挡层14可以具有AlGaN/GaN超晶格结构，包括AlGaN和GaN的交替层。
基于氮化物的半导体层16设置在衬底10上方。基于氮化物的半导体层18设置在基于氮化物的半导体层16上。基于氮化物的半导体层16的示例性材料可以包括，例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1–x–y)N，其中x+y≤1、AlyGa(1–y)N，其中y≤1。基于氮化物的半导体层18的示例性材料可以包括，例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1–x–y)N，其中x+y≤1，AlyGa(1–y)N，其中y≤1。
选择基于氮化物的半导体层16和18的示例性材料，使得基于氮化物的半导体层18的带隙(即，禁带宽度)大于基于氮化物的半导体层16的带隙，这导致其电子亲和势彼此不同并在其间形成异质结。例如，当基于氮化物的半导体层16是具有大约3.4eV的带隙的未掺杂的GaN层时，基于氮化物的半导体层18可以选择具有大约4.0eV的带隙的AlGaN层。这样，基于氮化物的半导体层16和18可以分别用作沟道层和阻挡层。在沟道层和阻挡层之间的键合界面处产生三角阱电势，使得电子在三角阱中积累，从而在异质结附近产生二维电子气(2DEG)区域。相应地，半导体器件1A可包括至少一个基于GaN的高电子迁移率晶体管(HEMT)。
掺杂III-V半导体层20设置在基于氮化物的半导体层18上/上方/上面。掺杂III-V半导体层20可以具有p型结构。掺杂III-V半导体层20被配置为使器件进入增强模式。掺杂III-V半导体层20可以是p型掺杂III-V半导体层。掺杂III-V族半导体层20的示例性材料可以包括但不限于p型掺杂III-V族氮化物半导体材料，例如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN、或其组合。在一些实施例中，p掺杂材料通过使用p型杂质例如Be、Mg、Zn、Cd和Mg来实现。
基于氮化物的半导体层22和24设置在掺杂III-V半导体层20上/上方/上面。基于氮化物的半导体层24设置在基于氮化物的半导体层22上/上方/上面。基于氮化物的半导体层22比掺杂的基于氮化物的半导体层20窄。基于氮化物的半导体层24比掺杂的基于氮化物的半导体层20窄。
基于氮化物的半导体层22和24的组合可以促进相对于掺杂III-V族半导体层20的接触特性。这样，可以改善掺杂III-V族半导体层20和基于氮化物的半导体层22之间的接触界面，从而降低其间的电阻
基于氮化物的半导体层22可被配置为用作掺杂III-V族半导体层20的扩散阻挡层。就此而言，基于氮化物的半导体层22和24具有相同的组成但具有不同的物理特性。
这种配置的原因是基于对半导体器件1A的成品率和制造成本的考虑。具体地，基于氮化物的半导体层22可以通过高成本和高时间要求(即，缓慢生长)的工艺来形成，因此基于氮化物的半导体层22形成为具有所需的高扩散阻挡性能。
图1B是图1A中的区域B的放大图。通过引入掺杂剂，将掺杂的III-V族半导体层20激活为p型掺杂。在此机制中，氢从掺杂III-V半导体层20脱键并且掺杂剂键合在掺杂III-V半导体层20中，因此掺杂III-V半导体层20可以具有p型特性。
因此，在形成掺杂III-V半导体层20之后，将在掺杂III-V半导体层20上形成的层优选地能够为掺杂III-V半导体层20提供防止氢扩散的保护。就此而言，单层基于氮化物的半导体层可能面临“高保护但高成本”或“低成本但低保护”的问题。
基于氮化物的半导体层22和24可以通过不同的方法形成。例如，基于氮化物的半导体层22可以通过使用原子层沉积(ALD)来形成，并且基于氮化物的半导体层24可以通过使用物理气相沉积(PVD)来形成。尽管应用了不同的方法，但基于氮化物的半导体层22和24均由氮化钛(TiN)构成。这样，基于氮化物的半导体层22和24可以具有不同的物理特性。
ALD方法可以使基于氮化物的半导体层22具有高密度，使得基于氮化物的半导体层22足以阻挡氢扩散(DF)。由于ALD方法使层以缓慢的速率生长，所以基于氮化物的半导体层22形成为较小的厚度，并且应用另一种方法来补偿基于氮化物的半导体层22和24的组合的厚度。基于氮化物的半导体层24是使用PVD方法从基于氮化物的半导体层22连续生长而形成的。
通过这样的构成，基于氮化物的半导体层22能够具有比基于氮化物的半导体层24强的氢阻挡性。此外，基于氮化物的半导体层22和24具有不同的密度。在一些实施例中，基于氮化物的半导体层22的密度可以大于基于氮化物的半导体层24的密度。在一些实施例中，基于氮化物的半导体层22和24具有不同的电导率。
位于掺杂III-V族半导体层20和基于氮化物的半导体层24之间的基于氮化物的半导体层22可以阻止元素向上扩散到掺杂III-V族半导体层20。基于氮化物的半导体层24接触基于氮化物的半导体层22，并与基于氮化物的半导体层22之间形成可见界面。
在一些实施例中，基于氮化物的半导体层22和24具有基本上相同的宽度。在一些实施例中，基于氮化物的半导体层22和24具有不同的厚度。基于氮化物的半导体层24比基于氮化物的半导体层22厚。在一些实施例中，基于氮化物的半导体层24的厚度与基于氮化物的半导体层22的厚度的比例在约15至约25的范围内。这样的比例可以达到良率与成本的平衡。在一些实施例中，基于氮化物的半导体层22的厚度在约4nm至约6nm的范围内。在一些实施例中，基于氮化物的半导体层22的厚度在约80nm至约120nm的范围内。
在图1的示例性说明中，一旦发生氢扩散(DF)，至少一种氢元素可以存在于基于氮化物的半导体层24内，但是氢被基于氮化物的半导体层22阻挡。这样避免了氢扩散到掺杂III-V半导体层20。
再次参见图1A，钝化层30设置在基于氮化物的半导体层18上方。钝化层30覆盖掺杂III-V半导体层20以及基于氮化物的半导体层22和24。钝化层30可以形成用于保护目的或用于增强器件的电性能(例如，通过在不同层/元件之间提供电隔离效果)。钝化层30的示例性材料可包括，例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物或其组合。在一些实施例中，钝化层30可以是多层结构，例如复合介电层Al2O3/SiN、Al2O3/SiO、AlN/SiN、AlN/SiO2或其组合的。
钝化层40设置在钝化层30上方。钝化层40覆盖钝化层30。钝化层40可以形成用于保护目的或用于增强器件的电性能(例如，通过在不同层/元件之间提供电隔离效果)。钝化层40的示例性材料可包括，例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物或其组合。在一些实施例中，钝化层40可以是多层结构，例如复合介电层Al2O3/SiN、Al2O3/SiO、AlN/SiN、AlN/SiO2或其组合的。
电极32和34设置在基于氮化物的半导体层18上。电极32和34可以向上延伸到高于钝化层40的位置。电极32和34中的每一个可以用作源电极或漏电极。电极32和34中的每一个可以用作源极接触过孔或漏极接触过孔。电极32和34可以穿透钝化层30和40以与基于氮化物的半导体层18接触。
在一些实施例中，电极32和34可以包括，例如但不限于金属、合金、掺杂的半导体材料(诸如掺杂的晶体硅)、诸如硅化物和氮化物的化合物、其他导体材料或其组合。电极32和34的示例性材料可以包括，例如但不限于Ti、AlSi、TiN或其组合。电极32和34可以是单层，或者是具有相同或不同组成的多层。在一些实施例中，电极32和34与基于氮化物的半导体层18形成欧姆接触。欧姆接触可以通过将Ti、Al或其他合适的材料施加到电极32和34来实现。
在一些实施例中，电极32和34中的每一个均由至少一个共形层和导电填充物形成。共形层可以包裹导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可以包括例如但不限于AlSi、AlCu或其组合。
电极36设置在基于氮化物的半导体层18上/上方/上面。电极36可以向上延伸到高于钝化层40的位置。电极36设置在掺杂III-V半导体层20上/上方/上面。电极36设置在基于氮化物的半导体层22和24上/上方/上面。电极36可以用作栅电极。电极36可以用作栅极接触过孔。电极36可以穿透钝化层30和40以与基于氮化物的半导体层接触。
电极36的示例性材料可以包括金属或金属化合物。电极36可以形成为单层，或者相同或不同成分的多层。金属或金属化合物的示例性材料可以包括，例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、金属合金或其化合物、或其他金属化合物。
图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H示出了制造半导体器件1A的方法的不同阶段，如下所述。在下文中，沉积技术可包括例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其他合适的工艺。
参见图2A，提供一衬底10。缓冲层12形成在衬底10上。电子阻挡层14形成在衬底10上。基于氮化物的半导体层16和18依次形成在衬底10、缓冲层12和电子阻挡层14之上。掺杂III-V半导体层20形成在基于氮化物的半导体层16和18上方。
参见图2B，在掺杂III-V族半导体层20上形成基于氮化物的半导体层22。如上所述，基于氮化物的半导体层22可以通过应用ALD方法形成。在一些实施例中，通过使用ALD工艺在腔室中形成整个基于氮化物的半导体层22。
参见图2C，在基于氮化物的半导体层22上形成基于氮化物的半导体层24。在基于氮化物的半导体层24上形成掩模层50以覆盖基于氮化物的半导体层24的一部分。如上所述，氮化物类半导体层24可以通过应用PVD法来形成。在一些实施例中，通过使用PVD工艺在腔室中形成整个基于氮化物的半导体层24。
基于氮化物的半导体层22和24具有相同的组成和不同的物理特性。在一些实施例中，基于氮化物的半导体层22和24由氮化钛(TiN)组成。在一些实施例中，基于氮化物的半导体层22和24通过使用不同的方法形成。在一些实施例中，基于氮化物的半导体层22和24在不同的腔室中形成。在一些实施例中，基于氮化物的半导体层22和24具有不同的电导率。在一些实施例中，基于氮化物的半导体层22和24具有不同的厚度。
参见图2D，通过使用掩模层50对基于氮化物的半导体层22和24执行去除工艺。掩模层的轮廓主导基于氮化物的半导体层22和24的轮廓。掩模层50正下方的基于氮化物的半导体层22和24被保留。移除工艺包括至少一蚀刻工艺。在去除工艺之后，暴露出掺杂的III-V族半导体层20。
参见图2E，间隔件52设置在掺杂III-V半导体层20上。基于氮化物的半导体层22和24以及掩模层50位于间隔件52之间。基于氮化物的半导体层22和24以及掩模层50的侧壁可以抵靠间隔件52。
参见图2F，对掺杂III-V族半导体层20执行去除工艺。位于掩模层50和间隔件52正下方的掺杂III-V族半导体层20被保留。剩余的掺杂III-V半导体层20比基于氮化物的半导体层22和24宽。去除工艺包括至少一个蚀刻工艺。基于氮化物的半导体层22和24可以通过掩模层50和间隔件52保护而免受去除工艺的影响。
参见图2G，去除掩模层和间隔件。形成钝化层30以覆盖基于氮化物的半导体层18、掺杂III-V族半导体层20以及基于氮化物的半导体层22和24。形成穿透钝化层30并与基于氮化物的半导体层18接触的底部电极320和322。
参见图2H，形成钝化层40以覆盖钝化层30以及底部电极320和322。之后，可以形成穿透钝化层40以分别与底部电极320和322接触的顶部电极。可以形成穿透钝化层30和40的栅极接触过孔。这样，就形成了前面图1A中所示的结构。
图3是根据本公开的一些实施例的半导体器件1B的纵剖图。半导体器件1B类似于如图1A和图1B中描述和示出的半导体器件1A，区别在于基于氮化物的半导体层22和24之间存在至少一个空隙(VD)之外。
具体地，在形成基于氮化物的半导体层22之后，将该结构带到另一个腔室中以形成基于氮化物的半导体层24。在此阶段，通过调整基于氮化物的半导体层24的生长配方，可以在基于氮化物的半导体层22和24之间的界面处产生空隙VD。由于界面处的导电性是可接受的，所以空隙VD可以更多地阻挡氢扩散DF。
图4是根据本公开的一些实施例的半导体器件1C的纵剖图。半导体器件1C类似于如图1A和图1B中描述和示出的半导体器件1A，区别在于氢扩散DF也可以发生在基于氮化物的半导体层22中。在一些实施例中，氢元素可以扩散到基于氮化物的半导体层22中。由于基于氮化物的半导体层22可以具有高密度，因此在基于氮化物的半导体层22中发生的氢扩散DF可以是轻微的，并且是可以接受。这种情况可能在加速基于氮化物的半导体层22的形成的条件下发生。
图5是根据本公开的一些实施例的半导体器件1D的纵剖图。半导体器件1D类似于如图1A和图1B中描述和示出的半导体器件1A，区别在于基于氮化物的半导体层22和24具有基本上相同的厚度。基于氮化物的半导体层22的厚度与基于氮化物的半导体层24的厚度相同可以提供更多的氢扩散阻挡。
所选择和所描述的实施例是为了最好地解释本公开的原理及其实际应用，从而使得本领域的其他技术人员能够理解本公开的各种实施例以及适合于所设想的特定用途的各种修改。
如本文所使用且未另外定义的，术语“基本地”、“基本的”、“大致”和“大约”用于描述和解释小的变化。当与事件或情况结合使用时，这些术语可以涵盖其中事件或情况精确发生的情况以及其中事件或情况非常接近地发生的情况。例如，当与数值结合使用时，这些术语可以涵盖小于或等于该数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。术语“基本上共面”可以指沿着同一平面位于微米内的两个表面，例如沿着同一平面位于40μm内、30μm内、20μm内、10μm内或1μm内。
如本文所使用的，单数术语“一”、“一个”和“该”可以包括复数指示物，除非上下文另外明确指出。在一些实施例的描述中，设置在另一组件“之上”或“上方”的组件可以涵盖前一组件直接在后一组件上(例如，物理接触)的情况，以及一个或多个中间部件位于前一个组件和后一个组件之间的情况。
虽然已经参考本公开的具体实施例描述和说明了本公开，但是这些描述和说明不是限制性的。本领域技术人员应当理解，在不脱离由所附权利要求限定的本公开的真实精神和范围的情况下，可以做出各种改变并且可以替换等同物。图示不一定按比例绘制。由于制造工艺和公差，本公开中的艺术表现与实际装置之间可能存在差异。此外，应当理解，实际的器件和层可能与附图中的矩形层描绘有偏差，并且可以包括由于诸如共形沉积、蚀刻等制造工艺而导致的有角度的表面或边缘、圆角等。本公开可以存在未具体示出的其他实施例。说明书和附图应被视为说明性的而非限制性的。可以进行修改以使特定情况、材料、物质组成、方法或过程适应本公开的目的、精神和范围。所有这些修改都落在所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了本文公开的方法，但是应当理解，这些操作可以被组合、细分或重新排序以形成等效方法，而不脱离本发明的教导。因此，除非本文具体指出，否则操作的顺序和分组不受限制。

Claims (25)

1.一种基于氮化物的半导体器件，包括：
第一基于氮化物的半导体层；
第二基于氮化物的半导体层，设置在所述第一基于氮化物的半导体层上，其中所述第二基于氮化物的半导体层的带隙高于所述第一基于氮化物的半导体层的带隙；
设置在所述第二氮化物基半导体上方的掺杂的基于氮化物的半导体层；
第三基于氮化物的半导体层，设置在所述掺杂的基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄；和
第四基于氮化物的半导体层，设置在所述第三基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄，其中所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性。
2.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层由氮化钛(TiN)构成。
3.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有不同的电导率。
4.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有不同的厚度。
5.根据前述权利要求中任一项所述的半导体器件，其中，所述第四基于氮化物的半导体层比所述第三基于氮化物的半导体层厚。
6.根据前述权利要求中任一项所述的半导体器件，其中，所述第四基于氮化物的半导体层的厚度与所述第三基于氮化物的半导体层的厚度之比在15至25的范围内。
7.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层具有比所述第四基于氮化物的半导体层强的氢阻挡性能。
8.根据前述权利要求中任一项所述的半导体器件，其中，所述第四基于氮化物的半导体层与所述第三基于氮化物的半导体层接触以在其间形成可见界面。
9.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有不同的密度。
10.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层的密度大于所述第四基于氮化物的半导体层的密度。
11.根据前述权利要求中任一项所述的半导体器件，还包括：
钝化层，设置在所述第二基于氮化物的半导体层上方并覆盖所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层。
12.根据前述权利要求1中任一项所述的半导体器件，还包括：
穿透所述钝化层并与所述第四基于氮化物的半导体层接触的栅极接触过孔。
13.根据前述权利要求中任一项所述的半导体器件，其中，在所述第四基于氮化物的半导体层中存在至少一种氢元素扩散。
14.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有基本相同的宽度。
15.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层的厚度在4nm至6nm的范围内。
16.一种半导体器件的制造方法，包括：
形成第一基于氮化物的半导体层；
在所述第一基于氮化物的半导体层上形成第二基于氮化物的半导体层；
在所述第二基于氮化物的半导体层上方形成掺杂的基于氮化物的半导体层；
在所述掺杂的基于氮化物的半导体层上形成第三基于氮化物的半导体层；和
在所述第三基于氮化物的半导体层上形成第四基于氮化物的半导体层，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性。
17.根据前述权利要求6中任一项所述的方法，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层在不同的腔室中形成。
18.根据前述权利要求中任一项所述的方法，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层由氮化钛(TiN)构成。
19.根据前述权利要求中任一项所述的方法，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有不同的电导率。
20.根据前述权利要求中任一项所述的方法，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有不同的厚度。
21.一种基于氮化物的半导体器件，包括：
第一基于氮化物的半导体层；
第二基于氮化物的半导体层，设置在所述第一基于氮化物的半导体层上，其中，所述第二基于氮化物的半导体层的带隙高于所述第一基于氮化物的半导体层的带隙；
设置在所述第二氮化物基半导体上方的掺杂的基于氮化物的半导体层；
第三基于氮化物的半导体层，设置在所述掺杂的基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄；和
第四基于氮化物的半导体层，设置在所述第三基于氮化物的半导体层上并且比所述掺杂的基于氮化物的半导体层窄，其中，所述第三基于氮化物的半导体层和所述第四基于氮化物的半导体层具有相同的组成和不同的物理特性，并且所述第三基于氮化物的半导体层比所述第四基于氮化物的半导体层薄。
22.根据前述权利要求中任一项所述的半导体器件，其中，所述第四基于氮化物的半导体层的厚度与所述第三基于氮化物的半导体层的厚度的比率在15至25的范围内。
23.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层的厚度在4nm至6nm的范围内。
24.根据前述权利要求中任一项所述的半导体器件，其中，所述第三基于氮化物的半导体层具有比所述第四基于氮化物的半导体层更强的氢阻挡性能。
25.根据前述权利要求中任一项所述的半导体器件，其中，至少一种氢元素扩散存在于所述第四基于氮化物的半导体层中。
CN202280066621.2A 2022-06-24 2022-06-24 基于氮化物的半导体器件及其制造方法 Pending CN118077054A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/101267 WO2023245658A1 (en) 2022-06-24 2022-06-24 Nitride-based semiconductor device and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
CN118077054A true CN118077054A (zh) 2024-05-24

Family

ID=89379051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280066621.2A Pending CN118077054A (zh) 2022-06-24 2022-06-24 基于氮化物的半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN118077054A (zh)
WO (1) WO2023245658A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5394717B2 (ja) * 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP5437533B2 (ja) * 2011-04-12 2014-03-12 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
US11195975B2 (en) * 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
US12490482B2 (en) * 2021-09-07 2025-12-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device having improved p-type doped nitride-based semiconductor layer and method for manufacturing the same
CN114127951B (zh) * 2021-09-15 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及制造其的方法

Also Published As

Publication number Publication date
WO2023245658A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
CN113875017B (zh) 半导体装置及其制造方法
CN114303248B (zh) 氮基半导体器件及其制造方法
CN114175268B (zh) 氮化物基半导体装置及其制造方法
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114402442B (zh) 氮化物基半导体装置及其制造方法
CN114175267B (zh) 半导体器件及其制造方法
CN114207835B (zh) 半导体装置及其制造方法
CN118266084B (zh) 氮化物基半导体器件及其制造方法
US20250311340A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113892188B (zh) 半导体器件及其制造方法
CN118020159A (zh) 基于氮化物的半导体器件及其制造方法
CN118160098A (zh) 氮化物基半导体器件及其制造方法
WO2023245658A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN118302863B (zh) 氮化物基半导体器件及其制造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
WO2024092543A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024045019A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024065148A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024040465A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024108490A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2023184199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118202469A (zh) 氮化物基半导体器件及其制造方法
CN118696401A (zh) 氮化物基半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination