[go: up one dir, main page]

CN118053897A - 一种低基区连接电阻的高速锗硅hbt结构及其制造方法 - Google Patents

一种低基区连接电阻的高速锗硅hbt结构及其制造方法 Download PDF

Info

Publication number
CN118053897A
CN118053897A CN202410212389.XA CN202410212389A CN118053897A CN 118053897 A CN118053897 A CN 118053897A CN 202410212389 A CN202410212389 A CN 202410212389A CN 118053897 A CN118053897 A CN 118053897A
Authority
CN
China
Prior art keywords
dielectric layer
base region
region
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410212389.XA
Other languages
English (en)
Inventor
易孝辉
张培健
唐新悦
洪敏�
朱坤峰
魏佳男
张广胜
钱坤
廖文龙
罗婷
杨倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN202410212389.XA priority Critical patent/CN118053897A/zh
Publication of CN118053897A publication Critical patent/CN118053897A/zh
Priority to PCT/CN2024/116226 priority patent/WO2025179818A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本申请涉及半导体器件技术领域，提供一种低基区连接电阻的高速锗硅HBT结构及其制造方法，结构包括：衬底；隔离区域，通过刻蚀并回填衬底形成；第一介电层，设置于衬底上靠近隔离区域的一侧；第二介电层，设置于第一介电层上背离衬底的一侧；外基区，设置于第二介电层上背离第一介电层的一侧；第一侧墙，通过刻蚀外基区并淀积介电材料形成；内基区，通过刻蚀第一介电层、第二介电层并外延硅锗形成，内基区与外基区接触。本发明中，刻蚀第一介电层、第二介电层并外延硅锗形成内基区，突破内外基区连接区较窄、电阻和电容优化存在较大瓶颈的问题；外基区与内基区连接形成自对准结构，降低基区连接电阻，提高器件的最高振荡频率。

Description

一种低基区连接电阻的高速锗硅HBT结构及其制造方法
技术领域
本申请涉及半导体器件技术领域，具体涉及一种低基区连接电阻的高速锗硅HBT结构及其制造方法。
背景技术
在半导体器件技术领域中，在硅(Si)中引入锗(Ge)将使得材料性能发生明显改变。首先且最重要的是由于Ge的晶格常数比Si大，因此SiGe的带隙比Si的带隙小，从而SiGe是半导体工艺中调节硅能带工程的最重要手段。此外，由于SiGe HBT(Heterojunctionbipolar transistor，异质结双极型晶体管)可与化合物异质结晶体管如InP HBT、GaAsHBT相比拟的高频特性，而更为关键的是SiGe HBT能够与硅CMOS工艺完美地兼容实现大规模单片集成，因此基于SiGe HBT的SiGe BiCMOS工艺是现代微波、射频、毫米波甚至太赫兹集成电路应用的最佳候选者之一。
SiGe HBT使用锗硅材料作基区形成的硅/锗硅异质发射结，能够获得较大的注入效率；异质结基区可以采用重掺杂通过浓度梯度形成内建加速电场，同时采用能带工程调节基区载流子迁移率，制备出的SiGe HBT器件具有特征频率高、匹配性好、驱动能力强和线性度高的优点。然而，目前在传统双多晶自对准(Double Polysilicon Self-Aligned，DPSA)结构的SiGe HBT中，一方面需要尽可能减小外基区多晶硅与选择性SiGe内基区的接触面积以减小集电区/基区结电容，从而提升器件的最高振荡频率fmax；另一方面又要尽可能实现外基区多晶与选择性SiGe外延的良好接触以减小基区电阻RB，从而提升器件特征频率fT。在实际工艺中，同时优化集电区/基区结电容与基区电阻RB存在矛盾，难以在可接受范围内实现良好的折中。
因此，如何在降低基区电阻的同时又不增大集电区/基区结电容，是目前亟需解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种低基区连接电阻的高速锗硅HBT结构及其制造方法，用于解决现有技术中如何在降低基区电阻的同时又不增大集电区/基区结电容的问题。
为实现上述目的及其他相关目的，本申请提供一种低基区连接电阻的高速锗硅HBT结构，所述高速锗硅HBT结构包括：
衬底；
隔离区域，通过刻蚀并回填所述衬底形成；
第一介电层，设置于所述衬底上靠近所述隔离区域的一侧；
第二介电层，设置于所述第一介电层上背离所述衬底的一侧；
外基区，设置于所述第二介电层上背离所述第一介电层的一侧；
第一侧墙，通过刻蚀所述外基区并淀积介电材料形成；
内基区，通过刻蚀所述第一介电层、第二介电层并外延硅锗形成，所述内基区与所述外基区接触。
于本申请的一实施例中，所述高速锗硅HBT结构还包括：
第三介电层，设置于所述外基区上背离所述第二介电层的一侧；
第四介电层，设置于所述第三介电层上背离所述外基区的一侧；
第二侧墙，设置于所述第一侧墙的一侧；
发射区，设置于所述第二侧墙中间位置、所述第四介电层上，所述发射区与所述内基区接触。
于本申请的一实施例中，所述隔离区域包括浅槽隔离区域、深槽隔离区域；
在所述衬底上注入N+型杂质以形成掩埋层，在所述掩埋层上外延硅，刻蚀外延的硅并回填多晶硅或氧化硅，得到所述隔离区域；
所述第一介电层的致密性大于所述第二介电层的致密性。
于本申请的一实施例中，所述N+型杂质的浓度为3e15-1e16 cm-3；
所述外延的硅的厚度为1000-5000埃；
所述第一介电层的厚度为200-500埃，所述第二介电层的厚度为150-300埃，所述第二介电层的厚度小于所述第一介电层的厚度，所述第一介电层与所述第二介电层的厚度之和为400-700埃。
所述外基区的材料为多晶硅，所述外基区的厚度为1000-2000埃；
所述第三介电层的厚度为200-600埃；
所述第四介电层的厚度为300-600埃。
于本申请的一实施例中，刻蚀所述外基区、第三介电层、第四介电层并淀积介电材料，形成两个所述第一侧墙，两个所述第一侧墙之间的区域为发射区窗口，所述发射区窗口的宽度为0.09-0.25um。
于本申请的一实施例中，刻蚀所述第一介电层、第二介电层形成碗口型凹槽，所述碗口型凹槽在所述第一介电层内的宽度为0.05-0.2um，所述碗口型凹槽在所述第二介电层内的宽度为0.1-0.3um，所述碗口型凹槽在所述第一介电层内的宽度比在所述第二介电层内的宽度多0.05-0.2um；
在所述碗口型凹槽内外延生长锗硅形成所述内基区，所述内基区的厚度等于所述第一介电层与所述第二介电层的厚度之和。
于本申请的一实施例中，在所述内基区上依次淀积氧化硅层和氮化硅层，干法刻蚀所述氮化硅层，并湿法刻蚀所述氧化硅层，形成所述第二侧墙；其中，
所述氧化硅层的厚度为100-600埃，所述氮化硅层的厚度为300-1000埃，干法刻蚀所述氮化硅层的厚度为400-1500埃。
于本申请的一实施例中，在所述第二侧墙中间位置、所述第四介电层上，外延或淀积原位掺杂的硅形成N+型发射区，所述原位掺杂的硅的掺杂剂为As或P，所述掺杂剂的浓度为5e19-2e20 cm-3。
于本申请的一实施例中，所述高速锗硅HBT结构还包括：
保护层，设置于所述发射区上，所述保护层的厚度为100-1000埃；
发射区刻蚀区域，通过刻蚀所述保护层形成，所述发射区刻蚀区域的线宽为0.25-0.5um；
发射区侧墙，设置于所述保护层和发射区的两侧；
外基区侧墙，设置于所述外基区、第三介电层、第四介电层层远离所述第一侧墙的一侧。
于本申请的一实施例中，还提供了制造上述任一项所述的低基区连接电阻的高速锗硅HBT结构的制造方法，所述制造方法包括：
获取衬底；
刻蚀并回填所述衬底形成隔离区域；
在所述衬底上靠近所述隔离区域的一侧，设置第一介电层；
在所述第一介电层上背离所述衬底的一侧，设置第二介电层；
在所述第二介电层上背离所述第一介电层的一侧，设置外基区；
刻蚀所述外基区并淀积介电材料形成第一侧墙；
刻蚀所述第一介电层、第二介电层并外延硅锗形成内基区，所述内基区与所述外基区接触。
本发明的有益效果：
本发明提供了一种低基区连接电阻的高速锗硅HBT结构，该高速锗硅HBT结构包括：衬底；隔离区域，通过刻蚀并回填所述衬底形成；第一介电层，设置于所述衬底上靠近所述隔离区域的一侧；第二介电层，设置于所述第一介电层上背离所述衬底的一侧；外基区，设置于所述第二介电层上背离所述第一介电层的一侧；第一侧墙，通过刻蚀所述外基区并淀积介电材料形成；内基区，通过刻蚀所述第一介电层、第二介电层并外延硅锗形成，所述内基区与所述外基区接触。本发明中，刻蚀第一介电层、第二介电层并外延硅锗形成内基区，突破传统结构中内外基区连接区较窄、电阻和电容优化存在较大瓶颈的问题；外基区与内基区连接形成自对准结构，解决了传统结构中内外基区连接电阻较大、集电区/基区结电容和基区电阻难以同时优化的问题，显著降低传统选择性外延结构锗硅HBT的基区连接电阻，从而提高器件的最高振荡频率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一示例性实施例示出的低基区连接电阻的高速锗硅HBT结构的结构示意图；
图2是本申请的一示例性实施例示出的低基区连接电阻的高速锗硅HBT结构的制造方法的流程示意图；
图3是本申请的一示例性实施例示出的隔离区域的形成效果示意图；
图4是本申请的一示例性实施例示出的第一介电层、第二介电层的形成效果示意图；
图5是本申请的一示例性实施例示出的外基区、第三介电层、第四介电层的形成效果示意图；
图6是本申请的一示例性实施例示出的第一侧墙的形成效果示意图；
图7是本申请的一示例性实施例示出的碗口型凹槽的形成效果示意图；
图8是本申请的一示例性实施例示出的内基区的形成效果示意图；
图9是本申请的一示例性实施例示出的第二侧墙的形成效果示意图；
图10是本申请的一示例性实施例示出的发射区的形成效果示意图。
附图标号说明：
101-衬底，102-隔离区域，201-第一介电层，202-第二介电层，301-外基区，302-第三介电层，303-第四介电层，401-第一侧墙，501-内基区，601-第二侧墙，701-发射区，702-保护层，801-发射区侧墙，901-外基区侧墙。
具体实施方式
以下将参照附图和优选实施例来说明本发明的实施方式，本领域技术人员可由本说明书中所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。
在本申请的一实施例中，为了解决现有的如何在降低基区电阻的同时又不增大集电区/基区结电容的问题，提出了一种低基区连接电阻的高速锗硅HBT结构，所述高速锗硅HBT结构包括：
衬底；
隔离区域，通过刻蚀并回填所述衬底形成；
第一介电层，设置于所述衬底上靠近所述隔离区域的一侧；
第二介电层，设置于所述第一介电层上背离所述衬底的一侧；
外基区，设置于所述第二介电层上背离所述第一介电层的一侧；
第一侧墙，通过刻蚀所述外基区并淀积介电材料形成；
内基区，通过刻蚀所述第一介电层、第二介电层并外延硅锗形成，所述内基区与所述外基区接触。
示例性的，参见图1，图1是本申请的一示例性实施例示出的低基区连接电阻的高速锗硅HBT结构的结构示意图。如图1所示，衬底101在最下方；刻蚀并回填衬底101，形成左右两个隔离区域102；第一介电层201设置于衬底101上靠近隔离区域102的一侧，第一介电层201的底端与隔离区域102的顶端接触；第二介电层202设置于第一介电层201上背离衬底101的一侧，第二介电层202的底端与第一介电层201的顶端接触；外基区301设置于第二介电层202上背离第一介电层201的一侧，外基区301的底端与第二介电层202的顶端接触；通过刻蚀外基区301并淀积介电材料形成左右两个第一侧墙401；通过刻蚀第一介电层201、第二介电层202并外延硅锗形成内基区501，内基区501的顶端与外基区301的底端相接触，内基区501的顶端还与两个第一侧墙401的底端相接触。
示例性的，衬底101为硅基衬底，在硅基衬底上刻蚀挖槽，然后在凹槽中填充氧化硅形成左右两个隔离区域102。需要说明的是，本实施例中，衬底、隔离区域的材料仅作示意说明，并不局限于此，在实际制造过程中可使用其它材料的衬底，并填充其它介电材料形成隔离区域102。
示例性的，第一介电层201和第二介电层202的材料可例如为氧化硅。在衬底101上淀积氧化硅，形成第一介电层201；在第一介电层201上淀积氧化硅，形成第二介电层202，第一介电层201的致密性大于第二介电层202的致密性。需要说明的是，在实际制造过程中，也可以选择外延等其它工艺在衬底101上添加其它介电材料生成第一介电层201和第二介电层202，本申请对此不作限制。
示例性的，外基区301的材料为多晶硅，在第二介电层202上淀积多晶硅，形成外基区301。需要说明的是，在实际制造过程中，也可以选择外延等其它工艺在第二介电层202上制备外基区301，本申请对此不作限制。
示例性的，在外基区301上依次制备第三介电层302、第四介电层303，刻蚀外基区301、第三介电层302、第四介电层303形成发射区窗口，然后在发射区窗口内淀积介电材料，干法刻蚀介电材料形成第一侧墙401，第一侧墙401的材料可例如为氮化硅。
示例性的，刻蚀第一介电层201和第二介电层202，形成一个碗口型凹槽，该碗口型凹槽的底部与衬底101相接，在碗口型凹槽中通过外延工艺或淀积工艺添加硅锗以形成内基区501。
在本申请的一实施例中，所述高速锗硅HBT结构还包括：
第三介电层，设置于所述外基区上背离所述第二介电层的一侧；
第四介电层，设置于所述第三介电层上背离所述外基区的一侧；
第二侧墙，设置于所述第一侧墙的一侧；
发射区，设置于所述第二侧墙中间位置、所述第四介电层上，所述发射区与所述内基区接触。
示例性的，如图1所示，在外基区301上背离第二介电层202的一侧设置有第三介电层302；在第三介电层302上背离外基区301的一侧设置有第四介电层303。其中，第三介电层302可通过淀积或外延氧化硅制备而成；第四介电层303可通过淀积或外延氮化硅制备而成，第三介电层302和第四介电层303起保护作用。生成第三介电层302和第四介电层303后，光刻刻蚀外基区301、第三介电层302和第四介电层303，形成发射区窗口，在发射区窗口中淀积氮化硅，并干法刻蚀氮化硅形成第一侧墙401。在第一侧墙401包围的新的发射区窗口中，淀积氧化硅和氮化硅，干法刻蚀氮化硅，停止于氧化硅；湿法刻蚀氧化硅，形成第二侧墙601。在第二侧墙601包围的新的发射区窗口中、第四介电层303上方，外延或淀积形成N+原位掺杂的发射区701。
在本申请的一实施例中，所述隔离区域包括浅槽隔离区域、深槽隔离区域；
在所述衬底上注入N+型杂质以形成掩埋层，在所述掩埋层上外延硅，刻蚀外延的硅并回填多晶硅或氧化硅，得到所述隔离区域；
所述第一介电层的致密性大于所述第二介电层的致密性。
示例性的，在硅基衬底上注入高剂量N+型杂质，形成掩埋层，并在掩埋层上外延N型掺杂的硅；光刻刻蚀N型掺杂的硅后回填多晶硅或氧化硅，形成浅槽隔离区域和深槽隔离区域。
在本申请的一实施例中，所述N+型杂质的浓度为3e15-1e16 cm-3；
所述外延的硅的厚度为1000-5000埃；
所述第一介电层的厚度为200-500埃，所述第二介电层的厚度为150-300埃，所述第二介电层的厚度小于所述第一介电层的厚度，所述第一介电层与所述第二介电层的厚度之和为400-700埃。
所述外基区的材料为多晶硅，所述外基区的厚度为1000-2000埃；
所述第三介电层的厚度为200-600埃；
所述第四介电层的厚度为300-600埃。
在本申请的一实施例中，刻蚀所述外基区、第三介电层、第四介电层并淀积介电材料，形成两个所述第一侧墙，两个所述第一侧墙之间的区域为发射区窗口，所述发射区窗口的宽度为0.09-0.25um。
示例性的，生成第三介电层302和第四介电层303后，光刻刻蚀外基区301、第三介电层302和第四介电层303，形成发射区窗口，在发射区窗口中淀积氮化硅，并干法刻蚀氮化硅形成第一侧墙401。
在本申请的一实施例中，刻蚀所述第一介电层、第二介电层形成碗口型凹槽，所述碗口型凹槽在所述第一介电层内的宽度为0.05-0.2um，所述碗口型凹槽在所述第二介电层内的宽度为0.1-0.3um，所述碗口型凹槽在所述第一介电层内的宽度比在所述第二介电层内的宽度多0.05-0.2um；
在所述碗口型凹槽内外延生长锗硅形成所述内基区，所述内基区的厚度等于所述第一介电层与所述第二介电层的厚度之和。
示例性的，干法刻蚀结合湿法刻蚀第一介电层201和第二介电层202，形成一个碗口型凹槽，该碗口型凹槽的底部与衬底101相接，在碗口型凹槽中通过外延工艺或淀积工艺添加硅锗以形成内基区501。
在本申请的一实施例中，在所述内基区上依次淀积氧化硅层和氮化硅层，干法刻蚀所述氮化硅层，并湿法刻蚀所述氧化硅层，形成所述第二侧墙；其中，
所述氧化硅层的厚度为100-600埃，所述氮化硅层的厚度为300-1000埃，干法刻蚀所述氮化硅层的厚度为400-1500埃。
在本申请的一实施例中，在所述第二侧墙中间位置、所述第四介电层上，外延或淀积原位掺杂的硅形成N+型发射区，所述原位掺杂的硅的掺杂剂为As或P，所述掺杂剂的浓度为5e19-2e20 cm-3。
在本申请的一实施例中，所述高速锗硅HBT结构还包括：
保护层，设置于所述发射区上，所述保护层的厚度为100-1000埃；
发射区刻蚀区域，通过刻蚀所述保护层形成，所述发射区刻蚀区域的线宽为0.25-0.5um；
发射区侧墙，设置于所述保护层和发射区的两侧；
外基区侧墙，设置于所述外基区、第三介电层、第四介电层层远离所述第一侧墙的一侧。
示例性的，参见图1，外延或淀积原位掺杂的硅形成N+的发射区701；在发射区701上淀积氧化硅形成保护层702；光刻刻蚀发射区，形成发射区刻蚀区域；通过其他锗硅HBT的常规工艺，在保护层和发射区的两侧形成发射区侧墙801，在外基区、第三介电层、第四介电层的两侧形成外基区侧墙901。
上述实施例的低基区连接电阻的高速锗硅HBT结构中，刻蚀第一介电层、第二介电层并外延硅锗形成内基区，突破传统结构中内外基区连接区较窄、电阻和电容优化存在较大瓶颈的问题；外基区与内基区连接形成自对准结构，解决了传统结构中内外基区连接电阻较大、集电区/基区结电容和基区电阻难以同时优化的问题，显著降低传统选择性外延结构锗硅HBT的基区连接电阻，从而提高器件的最高振荡频率。
在本申请的一实施例中，提出了一种低基区连接电阻的高速锗硅HBT结构的制造方法。参见图2，图2是本申请的一示例性实施例示出的低基区连接电阻的高速锗硅HBT结构的制造方法的流程示意图。图2所示的方法包括S210-S270七个步骤，具体如下：
S210、获取衬底。
S220、刻蚀并回填所述衬底形成隔离区域。
示例性的，参见图3，图3是本申请的一示例性实施例示出的隔离区域的形成效果示意图。步骤S220中，在衬底101上注入高剂量N+型杂质，形成掩埋层，并外延硅；光刻刻蚀硅并回填多晶硅或氧化硅形成如图3所示的隔离区域102，本实施例中的隔离区域102为深槽隔离区域。
S230、在所述衬底上靠近所述隔离区域的一侧，设置第一介电层。
S240、在所述第一介电层上背离所述衬底的一侧，设置第二介电层。
示例性的，参见图4，图4是本申请的一示例性实施例示出的第一介电层、第二介电层的形成效果示意图。步骤S230、步骤S240中，淀积两种致密性差异较大的氧化硅，形成如图4所示的第一介电层201、第二介电层202。
S250、在所述第二介电层上背离所述第一介电层的一侧，设置外基区。
示例性的，参见图5，图5是本申请的一示例性实施例示出的外基区、第三介电层、第四介电层的形成效果示意图。如图5所示，在第二介电层202上淀积多晶硅，形成外基区301，在外基区301上依次制备第三介电层302、第四介电层303。
S260、刻蚀所述外基区并淀积介电材料形成第一侧墙。
示例性的，参加图6，图6是本申请的一示例性实施例示出的第一侧墙的形成效果示意图。如图6所示，刻蚀外基区301、第三介电层302、第四介电层303形成发射区窗口，然后在发射区窗口内淀积介电材料，干法刻蚀介电材料形成第一侧墙401。
S270、刻蚀所述第一介电层、第二介电层并外延硅锗形成内基区，所述内基区与所述外基区接触。
示例性的，参加图7，图7是本申请的一示例性实施例示出的碗口型凹槽的形成效果示意图。如图7所示，干法刻蚀结合湿法刻蚀第一介电层201和第二介电层202，形成一个碗口型凹槽，该碗口型凹槽的底部与衬底101相接。
示例性的，参见图8，图8是本申请的一示例性实施例示出的内基区的形成效果示意图。如图8所示，在碗口型凹槽中通过外延工艺或淀积工艺添加硅锗以形成内基区501。
示例性的，参见图9，图9是本申请的一示例性实施例示出的第二侧墙的形成效果示意图。如图9所示，在第一侧墙401包围的新的发射区窗口中，淀积氧化硅和氮化硅，干法刻蚀氮化硅，停止于氧化硅；湿法刻蚀氧化硅，形成第二侧墙601。
示例性的，参见图10，图10是本申请的一示例性实施例示出的发射区的形成效果示意图。如图10所示，在第二侧墙601包围的新的发射区窗口中、第四介电层303上方，外延或淀积形成N+原位掺杂的发射区701；在发射区701上淀积氧化硅形成保护层702。
在本申请的一实施例中，参见图1，通过其他锗硅HBT的常规工艺，在保护层702和发射区701的两侧形成发射区侧墙801，在外基区、第三介电层、第四介电层的两侧形成外基区侧墙901。
需要说明的是，通过本申请实施例中的低基区连接电阻的高速锗硅HBT结构的制造方法，刻蚀第一介电层、第二介电层并外延硅锗形成内基区，突破传统结构中内外基区连接区较窄、电阻和电容优化存在较大瓶颈的问题；外基区与内基区连接形成自对准结构，解决了传统结构中内外基区连接电阻较大、集电区/基区结电容和基区电阻难以同时优化的问题，显著降低传统选择性外延结构锗硅HBT的基区连接电阻，从而提高器件的最高振荡频率。
上述实施例仅示例性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种低基区连接电阻的高速锗硅HBT结构，其特征在于，所述高速锗硅HBT结构包括：
衬底；
隔离区域，通过刻蚀并回填所述衬底形成；
第一介电层，设置于所述衬底上靠近所述隔离区域的一侧；
第二介电层，设置于所述第一介电层上背离所述衬底的一侧；
外基区，设置于所述第二介电层上背离所述第一介电层的一侧；
第一侧墙，通过刻蚀所述外基区并淀积介电材料形成；
内基区，通过刻蚀所述第一介电层、第二介电层并外延硅锗形成，所述内基区与所述外基区接触。
2.根据权利要求1所述的低基区连接电阻的高速锗硅HBT结构，其特征在于，所述高速锗硅HBT结构还包括：
第三介电层，设置于所述外基区上背离所述第二介电层的一侧；
第四介电层，设置于所述第三介电层上背离所述外基区的一侧；
第二侧墙，设置于所述第一侧墙的一侧；
发射区，设置于所述第二侧墙中间位置、所述第四介电层上，所述发射区与所述内基区接触。
3.根据权利要求1所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
所述隔离区域包括浅槽隔离区域、深槽隔离区域；
在所述衬底上注入N+型杂质以形成掩埋层，在所述掩埋层上外延硅，刻蚀外延的硅并回填多晶硅或氧化硅，得到所述隔离区域；
所述第一介电层的致密性大于所述第二介电层的致密性。
4.根据权利要求3所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
所述N+型杂质的浓度为3e15-1e16 cm-3；
所述外延的硅的厚度为1000-5000埃；
所述第一介电层的厚度为200-500埃，所述第二介电层的厚度为150-300埃，所述第二介电层的厚度小于所述第一介电层的厚度，所述第一介电层与所述第二介电层的厚度之和为400-700埃。
所述外基区的材料为多晶硅，所述外基区的厚度为1000-2000埃；
所述第三介电层的厚度为200-600埃；
所述第四介电层的厚度为300-600埃。
5.根据权利要求3所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
刻蚀所述外基区、第三介电层、第四介电层并淀积介电材料，形成两个所述第一侧墙，两个所述第一侧墙之间的区域为发射区窗口，所述发射区窗口的宽度为0.09-0.25um。
6.根据权利要求1所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
刻蚀所述第一介电层、第二介电层形成碗口型凹槽，所述碗口型凹槽在所述第一介电层内的宽度为0.05-0.2um，所述碗口型凹槽在所述第二介电层内的宽度为0.1-0.3um，所述碗口型凹槽在所述第一介电层内的宽度比在所述第二介电层内的宽度多0.05-0.2um；
在所述碗口型凹槽内外延生长锗硅形成所述内基区，所述内基区的厚度等于所述第一介电层与所述第二介电层的厚度之和。
7.根据权利要求2所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
在所述内基区上依次淀积氧化硅层和氮化硅层，干法刻蚀所述氮化硅层，并湿法刻蚀所述氧化硅层，形成所述第二侧墙；其中，
所述氧化硅层的厚度为100-600埃，所述氮化硅层的厚度为300-1000埃，干法刻蚀所述氮化硅层的厚度为400-1500埃。
8.根据权利要求2所述的低基区连接电阻的高速锗硅HBT结构，其特征在于：
在所述第二侧墙中间位置、所述第四介电层上，外延或淀积原位掺杂的硅形成N+型发射区，所述原位掺杂的硅的掺杂剂为As或P，所述掺杂剂的浓度为5e19-2e20 cm-3。
9.根据权利要求2所述的低基区连接电阻的高速锗硅HBT结构，其特征在于，所述高速锗硅HBT结构还包括：
保护层，设置于所述发射区上，所述保护层的厚度为100-1000埃；
发射区刻蚀区域，通过刻蚀所述保护层形成，所述发射区刻蚀区域的线宽为0.25-0.5um；
发射区侧墙，设置于所述保护层和发射区的两侧；
外基区侧墙，设置于所述外基区、第三介电层、第四介电层层远离所述第一侧墙的一侧。
10.一种制造如权利要求1-9任一项所述的低基区连接电阻的高速锗硅HBT结构的制造方法，其特征在于，所述制造方法包括：
获取衬底；
刻蚀并回填所述衬底形成隔离区域；
在所述衬底上靠近所述隔离区域的一侧，设置第一介电层；
在所述第一介电层上背离所述衬底的一侧，设置第二介电层；
在所述第二介电层上背离所述第一介电层的一侧，设置外基区；
刻蚀所述外基区并淀积介电材料形成第一侧墙；
刻蚀所述第一介电层、第二介电层并外延硅锗形成内基区，所述内基区与所述外基区接触。
CN202410212389.XA 2024-02-27 2024-02-27 一种低基区连接电阻的高速锗硅hbt结构及其制造方法 Pending CN118053897A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410212389.XA CN118053897A (zh) 2024-02-27 2024-02-27 一种低基区连接电阻的高速锗硅hbt结构及其制造方法
PCT/CN2024/116226 WO2025179818A1 (zh) 2024-02-27 2024-09-02 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410212389.XA CN118053897A (zh) 2024-02-27 2024-02-27 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Publications (1)

Publication Number Publication Date
CN118053897A true CN118053897A (zh) 2024-05-17

Family

ID=91049871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410212389.XA Pending CN118053897A (zh) 2024-02-27 2024-02-27 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Country Status (2)

Country Link
CN (1) CN118053897A (zh)
WO (1) WO2025179818A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025179818A1 (zh) * 2024-02-27 2025-09-04 中国电子科技集团公司第二十四研究所 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216580B1 (ko) * 2004-03-10 2012-12-31 에이저 시스템즈 엘엘시 실리콘－게르마늄층에서 고 게르마늄 농도를 갖는 바이폴라 접합 트랜지스터 및 바이폴라 접합 트랜지스터를 형성하는 방법
CN102148156B (zh) * 2011-03-15 2015-10-28 上海华虹宏力半导体制造有限公司 锗硅异质结双极型晶体管的制造方法
CN103035686B (zh) * 2012-12-20 2015-02-18 清华大学 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
CN117577527A (zh) * 2023-11-09 2024-02-20 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN118053897A (zh) * 2024-02-27 2024-05-17 中国电子科技集团公司第二十四研究所 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025179818A1 (zh) * 2024-02-27 2025-09-04 中国电子科技集团公司第二十四研究所 一种低基区连接电阻的高速锗硅hbt结构及其制造方法

Also Published As

Publication number Publication date
WO2025179818A1 (zh) 2025-09-04

Similar Documents

Publication Publication Date Title
US6492711B1 (en) Heterojunction bipolar transistor and method for fabricating the same
US7816221B2 (en) Dielectric ledge for high frequency devices
US11322595B2 (en) Heterojunction bipolar transistor and preparation method thereof
US20150060950A1 (en) Trench isolation structures and methods for bipolar junction transistors
US9070734B2 (en) Heterojunction bipolar transistors with reduced parasitic capacitance
CN107342319B (zh) 一种复合应变Si/SiGe异质结双极晶体管及其制备方法
CN108649067B (zh) 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法
US10014397B1 (en) Bipolar junction transistors with a combined vertical-lateral architecture
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
Vu et al. Advanced Si/SiGe HBT architecture for 28-nm FD-SOI BiCMOS
US8101491B2 (en) Heterojunction bipolar transistor
US12062699B2 (en) Horizontal Current Bipolar Transistor with Silicon-Germanium base
KR100603120B1 (ko) 바이폴라 디바이스 제조 방법 및 바이폴라 트랜지스터
CN118053897A (zh) 一种低基区连接电阻的高速锗硅hbt结构及其制造方法
EP1997130B1 (en) Method of manufacturing a bipolar transistor
KR20030028483A (ko) 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법
CN101233604A (zh) 半导体器件及其制造方法
KR100208977B1 (ko) 초고속 쌍극성 트랜지스터의 제조방법
CN116799047A (zh) 一种hbt结构及其制造方法
US7008851B2 (en) Silicon-germanium mesa transistor
CN211743162U (zh) 一种NPN型横向SOI AlGaN/Si HBT器件结构
CN100372125C (zh) 异质结半导体器件
CN110867486B (zh) 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法
CN114256071B (zh) 一种异质结双极晶体管及其制造方法
CN111129120A (zh) 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination