[go: up one dir, main page]

CN117833911B - 一种基于自动切换复位脉冲延迟时间的锁相环 - Google Patents

一种基于自动切换复位脉冲延迟时间的锁相环 Download PDF

Info

Publication number
CN117833911B
CN117833911B CN202410141316.6A CN202410141316A CN117833911B CN 117833911 B CN117833911 B CN 117833911B CN 202410141316 A CN202410141316 A CN 202410141316A CN 117833911 B CN117833911 B CN 117833911B
Authority
CN
China
Prior art keywords
delay
signal
phase
reset pulse
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410141316.6A
Other languages
English (en)
Other versions
CN117833911A (zh
Inventor
陈志坚
刘思雨
钟世广
李斌
王日炎
吴朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202410141316.6A priority Critical patent/CN117833911B/zh
Publication of CN117833911A publication Critical patent/CN117833911A/zh
Application granted granted Critical
Publication of CN117833911B publication Critical patent/CN117833911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于自动切换复位脉冲延迟时间的锁相环，针对现有技术中如何平衡死区与盲区时间的问题提出本方案。所述鉴频鉴相器PFD设置延时控制器Delay，所述延时控制器Delay根据反馈信号Fdn与参考信号Fref之间相位差Δt的大小判断输出延时信号的大小。优点在于，在锁定过程中不用手动切换复位脉冲延迟单元，平衡了死区和盲区在复位脉冲延迟时间上的折中问题，使得锁定时间长度缩减，而且完全无需分辨信号之间的超前还是落后关系。

Description

一种基于自动切换复位脉冲延迟时间的锁相环
技术领域
本发明涉及电子电路技术，尤其涉及一种基于自动切换复位脉冲延迟时间的锁相环。
背景技术
锁相环是一种反馈系统，能够用低频的信号产生高频稳定的输出信号，广泛应用于各种高精度系统中。一般由鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF、压控振荡器VCO和分频器DIV组成，如图1所示。
锁相环的指标包括锁定时间、相位噪声和参考杂散等。在鉴频鉴相器中，其存在的一个非理想因素是死区和盲区问题。死区时间的产生原因是电荷泵开关需要一定的时间开启，如果上拉脉冲、下拉脉冲持续时间太短，电荷泵就无法开启，在死区PLL环路类似断开，则环路无法抑制VCO的噪声，使得相噪变差，恶化锁相环性能。盲区时间的产生原因是PFD中D触发器复位存在一段延迟，在这段延迟时间中，PFD无法响应新的上升沿，会导致PFD丢失一个上升沿，此时PFD分辨不了超前和落后，会导致周期滑脱，增大锁定时间。为了解决上述问题，通常在PFD的复位环路中加入复位脉冲延迟控制单元，如图2所示。
死区和盲区在复位脉冲延迟时间上存在折中关系。当参考信号Fref和反馈信号Fdn相位差较大时，选择小的复位脉冲延迟的时间，使得盲区时间较小，则此时相位误差落入盲区的时间减小，避免周期滑脱以加快锁定。当参考信号Fref和反馈信号Fdn相位差较小时，选择大的复位脉冲延迟的时间，使得死区时间较小，则此时相位误差落入死区的时间减小，优化相位噪声。
但是值得注意的是，不能为了优化相噪无限加大复位脉冲延迟的时间，因为CP输出的电流带有其自身的噪声，CP总噪声与它的打开时间成正比，CP打开的时间越长，其噪声贡献就越大。通常复位脉冲延迟控制单元的控制字S<1:0>在开始时就需要预设，并通过手动控制，无法实现在锁定的过程中自动切换延迟时间，因此在锁定的过程中无法兼顾锁定时间和相位噪声。
发明内容
本发明目的在于提供一种基于自动切换复位脉冲延迟时间的锁相环，以解决上述现有技术存在的问题。
本发明中所述一种基于自动切换复位脉冲延迟时间的锁相环，包括依次信号连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF和压控振荡器VCO，再通过分频器DIV将压控振荡器VCO的输出信号分频后通过反馈信号Fdn反馈至所述鉴频鉴相器PFD中形成回路；鉴频鉴相器PFD还接收参考信号Fref；
所述鉴频鉴相器PFD设置延时控制器Delay，所述延时控制器Delay根据反馈信号Fdn与参考信号Fref之间相位差Δt的大小判断输出延时信号的大小；鉴频鉴相器PFD根据所述延时信号进行复位。
所述延时控制器Delay对相位差的判断情况分类如下：
当相位差Δt小于1/2参考相位Tref时，输出最大延时信号Dmax；
当相位差Δt大于1/2参考相位Tref时，输出最小延时信号Dmin；
其中参考相位Tref是参考信号Fref的一个周期。
所述鉴频鉴相器PFD具体结构如下：
D触发器DFF1的输入端连接VDD，D触发器DFF1的参考端连接参考信号Fref，D触发器DFF1的复位端连接延时控制器Delay的输出端，D触发器DFF1的输出端输出电荷泵CP的上升信号UP；
D触发器DFF2的输入端连接VDD，D触发器DFF2的参考端连接反馈信号Fdn，D触发器DFF2的复位端连接延时控制器Delay的输出端，D触发器DFF2的输出端输出电荷泵CP的下降信号DN；
D触发器DFF3的输入端连接上升信号UP，D触发器DFF3的参考端连接反相参考信号Fref'，D触发器DFF3的输出端输出复位脉冲延迟上升信号RPD_UP；
D触发器DFF4的输入端连接下降信号DN，D触发器DFF4的参考端连接反相反馈信号Fdn'，D触发器DFF4的输出端输出复位脉冲延迟下降信号RPD_DN；
上升信号UP和下降信号DN通过与门AND后与复位脉冲延迟上升信号RPD_UP、复位脉冲延迟下降信号RPD_DN分别输入所述延时控制器Delay。
与门AND的输出依次经过若干缓冲器后得到最大延时信号Dmax输入至所述延时控制器Delay；与门AND的输出经过一个缓冲器后得到最小延时信号Dmin输入至所述延时控制器Delay；所述延时控制器Delay根据复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN的脉冲逻辑选择输出最大延时信号Dmax或最小延时信号Dmin。
所述复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN同为低电平时，延时控制器Delay输出最大延时信号Dmax，否则输出最小延时信号Dmin。
所述混合选择模块MX具体结构如下：
复位脉冲延迟下降信号RPD_DN经过非门NOT1后生成开关信号S1N；
复位脉冲延迟上升信号RPD_UP经过非门NOT2后生成开关信号S2N；
最小延时信号Dmin经过非门NOT3后分别输入传输门TG1以及传输门TG2；传输门TG1和传输门TG2的输出共点后经过传输门TG4连接非门NOT5的输入端；
最大延时信号Dmax依次经过非门NOT4、传输门TG3、传输门TG5后非门NOT5的输入端；
非门NOT5的输出端作为混合选择模块MX的输出端；
所述TG1的反向控制端连接开关信号S2N，同相控制端连接复位脉冲延迟上升信号RPD_UP；
所述TG2的反向控制端连接开关信号S1N，同相控制端连接复位脉冲延迟下降信号RPD_DN；
所述TG3的反向控制端连接复位脉冲延迟上升信号RPD_UP，同相控制端连接开关信号S2N；
所述TG4的反向控制端接地，同相控制端连接VDD；
所述TG5的反向控制端连接复位脉冲延迟下降信号RPD_DN，同相控制端连接开关信号S1N。
与门AND的输出依次经过四个缓冲器后得到最大延时信号Dmax。
本发明中所述一种基于自动切换复位脉冲延迟时间的锁相环，其优点在于，在锁定过程中不用手动切换复位脉冲延迟单元，平衡了死区和盲区在复位脉冲延迟时间上的折中问题，使得锁定时间长度缩减，而且完全无需分辨信号之间的超前还是落后关系。
附图说明
图1是锁相环的结构示意图。
图2是现有技术中鉴频鉴相器PFD和电荷泵CP的结构示意图。
图3是本发明中所述鉴频鉴相器PFD的结构示意图。
图4是本发明中所述延时控制器Delay的结构示意图。
图5是本发明中所述混合选择模块MX的结构示意图。
图6是本发明中所述鉴频鉴相器PFD在状态一的时序图，此状态下反馈信号Fdn超前于参考信号Fref，且超前的相位差Δt小于1/2参考相位Tref。
图7是本发明中所述鉴频鉴相器PFD在状态二的时序图，此状态下反馈信号Fdn落后于参考信号Fref，且落后的相位差Δt小于1/2参考相位Tref。
图8是本发明中所述鉴频鉴相器PFD在状态三的时序图，此状态下反馈信号Fdn超前于参考信号Fref，且超前的相位差Δt大于1/2参考相位Tref。
图9是本发明中所述鉴频鉴相器PFD在状态四的时序图，此状态下反馈信号Fdn落后于参考信号Fref，且落后的相位差Δt大于1/2参考相位Tref。
图10是现有技术中锁相环的锁定曲线图。
图11是本发明中所述锁相环的锁定曲线图。
图12是本发明中所述锁相环与现有技术的相噪结果对比图。
具体实施方式
如图1所示，本发明中所述一种基于自动切换复位脉冲延迟时间的锁相环框架结构与传统的结构相同，包括依次信号连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF和压控振荡器VCO，再通过分频器DIV将压控振荡器VCO的输出信号分频后通过反馈信号Fdn反馈至所述鉴频鉴相器PFD中形成回路。鉴频鉴相器PFD还接收参考信号Fref。
区别在于所述鉴频鉴相器PFD设置延时控制器Delay，所述延时控制器Delay根据反馈信号Fdn与参考信号Fref之间相位差Δt的大小判断输出延时信号的大小。鉴频鉴相器PFD根据所述延时信号进行复位。
所述延时控制器Delay对相位差的判断情况分类如下：当相位差Δt小于1/2参考相位Tref时，输出最大延时信号Dmax。当相位差Δt大于1/2参考相位Tref时，输出最小延时信号Dmin。其中参考相位Tref是参考信号Fref的一个周期。
如图3所示，所述鉴频鉴相器PFD具体结构如下：D触发器DFF1的输入端连接VDD，D触发器DFF1的参考端连接参考信号Fref，D触发器DFF1的复位端连接延时控制器Delay的输出端，D触发器DFF1的输出端输出电荷泵CP的上升信号UP。D触发器DFF2的输入端连接VDD，D触发器DFF2的参考端连接反馈信号Fdn，D触发器DFF2的复位端连接延时控制器Delay的输出端，D触发器DFF2的输出端输出电荷泵CP的下降信号DN。D触发器DFF3的输入端连接上升信号UP，D触发器DFF3的参考端连接反相参考信号Fref'，D触发器DFF3的输出端输出复位脉冲延迟上升信号RPD_UP。D触发器DFF4的输入端连接下降信号DN，D触发器DFF4的参考端连接反相反馈信号Fdn'，D触发器DFF4的输出端输出复位脉冲延迟下降信号RPD_DN。上升信号UP和下降信号DN通过与门AND后与复位脉冲延迟上升信号RPD_UP、复位脉冲延迟下降信号RPD_DN分别输入所述延时控制器Delay。其中RPD为复位脉冲延时，Reset Pulse Delay。
如图4所示，与门AND的输出依次经过若干缓冲器后得到最大延时信号Dmax输入至所述延时控制器Delay。与门AND的输出经过一个缓冲器后得到最小延时信号Dmin输入至所述延时控制器Delay。所述延时控制器Delay根据复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN的脉冲逻辑选择输出最大延时信号Dmax或最小延时信号Dmin。用于生成最大延时信号Dmax的缓冲器数量优选为四个。
所述复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN同为低电平时，延时控制器Delay输出最大延时信号Dmax，否则输出最小延时信号Dmin。
如图5所示，所述混合选择模块MX具体结构如下：复位脉冲延迟下降信号RPD_DN经过非门NOT1后生成开关信号S1N。复位脉冲延迟上升信号RPD_UP经过非门NOT2后生成开关信号S2N。最小延时信号Dmin经过非门NOT3后分别输入传输门TG1以及传输门TG2。传输门TG1和传输门TG2的输出共点后经过传输门TG4连接非门NOT5的输入端。最大延时信号Dmax依次经过非门NOT4、传输门TG3、传输门TG5后非门NOT5的输入端。非门NOT5的输出端作为混合选择模块MX的输出端。所述TG1的反向控制端连接开关信号S2N，同相控制端连接复位脉冲延迟上升信号RPD_UP。所述TG2的反向控制端连接开关信号S1N，同相控制端连接复位脉冲延迟下降信号RPD_DN。所述TG3的反向控制端连接复位脉冲延迟上升信号RPD_UP，同相控制端连接开关信号S2N。所述TG4的反向控制端接地，同相控制端连接VDD。所述TG5的反向控制端连接复位脉冲延迟下降信号RPD_DN，同相控制端连接开关信号S1N。
本发明中所述一种基于自动切换复位脉冲延迟时间的锁相环设置复位脉冲延迟时间为两种，分别是Dmax(长延时)和Dmin(短延时)，利用复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN信号的逻辑电平关系进行控制切换。Dmax和Dmin在电路设计时已经固定。
如下表分析所示，通常复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN有三种输出方式，即00、01、10。而对应输出分别为Dmax、Dmin、Dmin，即有高电平时输出Dmin，都为低电平时输出Dmax。
如图6至图9所示，加入自动切换功能后鉴频鉴相器PFD输出时序分四种情况，与上述分析结果一致。
利用图2所示的现有技术结构与本发明所述锁相环进行效果对比：
(一)对比锁定时间：预设锁定目标电压为550.0mV。如图10所示，现有技术的电路锁定时间为6.3182us。如图11所示，本发明的锁定时间为5.598us。因此可以看出本发明中所述锁相环在锁定到同一预设电压下的时间减少了0.7202us左右。
(一)对比相噪：如图12所示，本发明中的PFD与现有技术中的PFD在相噪上的对比。可见本发明中PFD的噪声并没有被恶化，甚至在各种输入情况下，比传统结构的相噪都略好一些。
本发明创新地在上升信号UP和下降信号DN信号后增加D触发器产生对应的复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN，实现了一个能够自动切换延迟时间的功能。其次，创新提出延时控制器Delay的新结构，使输入变成两控制信号和两不同延时，输出为其中一种延时，从硬件上实现上述自动切换延时时间的功能。缩短了锁相环的锁定时间，并优化了相位噪声，实现平衡死区和盲区时间的技术。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (5)

1.一种基于自动切换复位脉冲延迟时间的锁相环，包括依次信号连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF和压控振荡器VCO，再通过分频器DIV将压控振荡器VCO的输出信号分频后通过反馈信号Fdn反馈至所述鉴频鉴相器PFD中形成回路；鉴频鉴相器PFD还接收参考信号Fref；
其特征在于，
所述鉴频鉴相器PFD设置延时控制器Delay，所述延时控制器Delay根据反馈信号Fdn与参考信号Fref之间相位差Δt的大小判断输出延时信号的大小；鉴频鉴相器PFD根据所述延时信号进行复位；
所述鉴频鉴相器PFD具体结构如下：
D触发器DFF1的输入端连接VDD，D触发器DFF1的参考端连接参考信号Fref，D触发器DFF1的复位端连接延时控制器Delay的输出端，D触发器DFF1的输出端输出电荷泵CP的上升信号UP；
D触发器DFF2的输入端连接VDD，D触发器DFF2的参考端连接反馈信号Fdn，D触发器DFF2的复位端连接延时控制器Delay的输出端，D触发器DFF2的输出端输出电荷泵CP的下降信号DN；
D触发器DFF3的输入端连接上升信号UP，D触发器DFF3的参考端连接反相参考信号Fref'，D触发器DFF3的输出端输出复位脉冲延迟上升信号RPD_UP；
D触发器DFF4的输入端连接下降信号DN，D触发器DFF4的参考端连接反相反馈信号Fdn'，D触发器DFF4的输出端输出复位脉冲延迟下降信号RPD_DN；
上升信号UP和下降信号DN通过与门AND后与复位脉冲延迟上升信号RPD_UP、复位脉冲延迟下降信号RPD_DN分别输入所述延时控制器Delay；
与门AND的输出依次经过若干缓冲器后得到最大延时信号Dmax输入至所述延时控制器Delay；与门AND的输出经过一个缓冲器后得到最小延时信号Dmin输入至所述延时控制器Delay；所述延时控制器Delay根据复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN的脉冲逻辑选择输出最大延时信号Dmax或最小延时信号Dmin。
2.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述延时控制器Delay对相位差的判断情况分类如下：
当相位差Δt小于1/2参考相位Tref时，输出最大延时信号Dmax；
当相位差Δt大于1/2参考相位Tref时，输出最小延时信号Dmin；
其中参考相位Tref是参考信号Fref的一个周期。
3.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN同为低电平时，延时控制器Delay输出最大延时信号Dmax，否则输出最小延时信号Dmin。
4.根据权利要求3所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，设置混合选择模块MX于所述延时控制器Delay中，所述混合选择模块MX具体结构如下：
复位脉冲延迟下降信号RPD_DN经过非门NOT1后生成开关信号S1N；
复位脉冲延迟上升信号RPD_UP经过非门NOT2后生成开关信号S2N；
最小延时信号Dmin经过非门NOT3后分别输入传输门TG1以及传输门TG2；传输门TG1和传输门TG2的输出共点后经过传输门TG4连接非门NOT5的输入端；
最大延时信号Dmax依次经过非门NOT4、传输门TG3、传输门TG5后非门NOT5的输入端；
非门NOT5的输出端作为混合选择模块MX的输出端；
所述TG1的反向控制端连接开关信号S2N，同相控制端连接复位脉冲延迟上升信号RPD_UP；
所述TG2的反向控制端连接开关信号S1N，同相控制端连接复位脉冲延迟下降信号RPD_DN；
所述TG3的反向控制端连接复位脉冲延迟上升信号RPD_UP，同相控制端连接开关信号S2N；
所述TG4的反向控制端接地，同相控制端连接VDD；
所述TG5的反向控制端连接复位脉冲延迟下降信号RPD_DN，同相控制端连接开关信号S1N。
5.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，与门AND的输出依次经过四个缓冲器后得到最大延时信号Dmax。
CN202410141316.6A 2024-01-31 2024-01-31 一种基于自动切换复位脉冲延迟时间的锁相环 Active CN117833911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410141316.6A CN117833911B (zh) 2024-01-31 2024-01-31 一种基于自动切换复位脉冲延迟时间的锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410141316.6A CN117833911B (zh) 2024-01-31 2024-01-31 一种基于自动切换复位脉冲延迟时间的锁相环

Publications (2)

Publication Number Publication Date
CN117833911A CN117833911A (zh) 2024-04-05
CN117833911B true CN117833911B (zh) 2024-11-15

Family

ID=90515658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410141316.6A Active CN117833911B (zh) 2024-01-31 2024-01-31 一种基于自动切换复位脉冲延迟时间的锁相环

Country Status (1)

Country Link
CN (1) CN117833911B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119766229B (zh) * 2024-11-06 2025-08-15 华南理工大学 一种自适应调节鉴频鉴相器死区的锁相环

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006061A (zh) * 2010-11-12 2011-04-06 钜泉光电科技(上海)股份有限公司 鉴频鉴相器及鉴频鉴相器的工作方法
CN115694477A (zh) * 2022-11-16 2023-02-03 华南理工大学 一种基于小范围死区产生模块架构的亚采样锁相环

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977801A (en) * 1997-07-07 1999-11-02 International Business Machines Corporation Self-resetting phase/frequency detector with reduced dead zone
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop
CN101388666B (zh) * 2008-10-10 2011-01-26 哈尔滨工业大学 无鉴相盲区的非线性鉴频鉴相器
JP5958812B2 (ja) * 2012-07-31 2016-08-02 国立大学法人広島大学 位相同期ループ回路及びデッドゾーン生成回路
CN107302356B (zh) * 2017-06-08 2020-10-27 中国电子科技集团公司第三十六研究所 一种复位延时鉴频鉴相器和一种锁相环频率合成器
KR20200109481A (ko) * 2019-03-13 2020-09-23 주식회사 다이얼로그 세미컨덕터 코리아 지연 없이 위상 주파수를 검출하는 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006061A (zh) * 2010-11-12 2011-04-06 钜泉光电科技(上海)股份有限公司 鉴频鉴相器及鉴频鉴相器的工作方法
CN115694477A (zh) * 2022-11-16 2023-02-03 华南理工大学 一种基于小范围死区产生模块架构的亚采样锁相环

Also Published As

Publication number Publication date
CN117833911A (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN1823473B (zh) 用于延迟锁定环的启动电路
US8457269B2 (en) Clock and data recovery (CDR) architecture and phase detector thereof
US7053666B2 (en) Phase frequency detector
US9160353B2 (en) Phase frequency detector and charge pump for phase lock loop fast-locking
JP2795323B2 (ja) 位相差検出回路
CN116633348A (zh) 一种可调死区的亚采样锁相环结构
US20110250860A1 (en) Receiver and method for dynamically adjusting sensitivity of receiver
US6646484B2 (en) PLL circuit including a control logic circuit for adjusting the delay times of the clocks so that the phase error of the clocks is reduced
US20090167387A1 (en) Delay-locked loop for timing control and delay method thereof
CN111492584B (zh) 用于提供分频时钟的设备及方法
US6670853B2 (en) Data recovery circuit and method thereof
CN110601694A (zh) 一种锁相环
US6525612B2 (en) Mode control of PLL circuit
CN117833911B (zh) 一种基于自动切换复位脉冲延迟时间的锁相环
US7092475B1 (en) Phase-frequency detector with linear phase error gain near and during phase-lock in delta sigma phase-locked loop
US6853223B2 (en) Phase comparator and clock recovery circuit
CN117713807A (zh) 延迟锁相环电路以及多相位时钟信号占空比调整方法
US7412617B2 (en) Phase frequency detector with limited output pulse width and method thereof
US8253499B2 (en) Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
WO2005008894A1 (en) Delay locked loop for generating multi-phase clocks without voltage-controlled oscillator
US20090009224A1 (en) Multiphase DLL using 3-edge phase detector for wide-range operation
Liu et al. 180.5 Mbps-8Gbps DLL-based clock and data recovery circuit with low jitter performance
CN116800260A (zh) 数据时钟追踪系统及相位误差产生改善方法
Yu et al. All-digital half-rate referenceless CDR with single direction frequency sweep scheme using asymmetric binary phase detector
CN119010887B (zh) 一种双环亚采样锁相环时钟系统和电子芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant