[go: up one dir, main page]

CN117832264A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117832264A
CN117832264A CN202310227677.8A CN202310227677A CN117832264A CN 117832264 A CN117832264 A CN 117832264A CN 202310227677 A CN202310227677 A CN 202310227677A CN 117832264 A CN117832264 A CN 117832264A
Authority
CN
China
Prior art keywords
electrode
field plate
drain
plate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310227677.8A
Other languages
English (en)
Inventor
安住壮纪
洪洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN117832264A publication Critical patent/CN117832264A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置包括：第一氮化物半导体层(12)，设置在基板(10)上；第二氮化物半导体层(13)，设置在第一氮化物半导体层(12)上，带隙比第一氮化物半导体层(12)大；源极电极(14)及漏极电极(15)，相互分离地设置在第二氮化物半导体层(13)上；栅极电极(16)，设置在第二氮化物半导体层(13)上，配置在源极电极(14)和漏极电极(15)之间；第一场板电极(SFP1)，设置在第二氮化物半导体层(13)上，配置在栅极电极(16)和漏极电极(15)之间，与源极电极(14)电连接；以及第二场板电极(SFP2)，设置在第一场板电极(SFP1)上，构成为朝向栅极电极(16)突出。

Description

半导体装置
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在开关电源电路、逆变器电路等电路中，使用晶体管、二极管等半导体元件。对这些半导体元件要求高耐压以及低导通电阻。而且，耐压与导通电阻的关系存在由元件材料决定的折衷选择关系。
由于技术开发的进步，半导体元件的低导通电阻被实现为达到主要元件材料即硅的极限附近。为了进一步提高耐压或进一步降低导通电阻，需要变更元件材料。通过使用氮化镓、氮化铝镓等氮化物半导体作为半导体元件的元件材料，能够改善由元件材料决定的折衷选择关系。因此，能够实现半导体元件的飞跃性的高耐压化、低导通电阻化。
为了在使用氮化物半导体的晶体管中确保低损耗且高可靠性，需要降低作为寄生电容的栅极-漏极间电容Cgd、缓和动作时在内部产生的局部电场集中。为了缓和晶体管的电场集中，使用场板电极。
另外，通过降低栅极-漏极间电容Cgd，能够实现开关速度的改善和开关损失的降低。但是，由于栅极-漏极间电容Cgd的降低，开关动作时的噪声会增加。
[现有技术文献]
[专利文献]
[专利文献1]日本特开2020-150193号公报
发明内容
本发明所要解决的技术问题在于，提供能够提高动作特性的半导体装置。
实施方式的半导体装置具备：第一氮化物半导体层，设置在基板上；第二氮化物半导体层，设置在所述第一氮化物半导体层上，带隙比所述第一氮化物半导体层的带隙大；源极电极及漏极电极，在所述第二氮化物半导体层上相互分离地设置；栅极电极，设置在所述第二氮化物半导体层上，配置在所述源极电极和所述漏极电极之间；第一场板电极，设置在所述第二氮化物半导体层上，配置在所述栅极电极和所述漏极电极之间，与所述源极电极电连接；以及第二场板电极，设置在所述第一场板电极上，构成为朝向所述栅极电极突出。
附图说明
图1是第一实施方式的半导体装置的剖视图。
图2是说明半导体装置的动作的图。
图3是说明漏极-源极间电压与电容的关系的曲线图。
图4是第二实施方式的半导体装置的剖视图。
图5是第三实施方式的半导体装置的剖视图。
图6是第四实施方式的半导体装置的剖视图。
图7是第五实施方式的半导体装置的剖视图。
图8是第六实施方式的半导体装置的剖视图。
具体实施方式
以下，参照附图对实施方式进行说明。以下所示的几个实施方式例示了用于将本发明的技术思想具体化的装置以及方法，并不根据构成部件的形状、构造、配置等来确定本发明的技术思想。各功能块能够作为将硬件和软件中的任意一个或两者组合而得到的功能块来实现。各功能块并不是必须如以下的例子那样进行区分。例如，一部分功能也可以通过与例示的功能块不同的功能块来执行。进而，例示的功能块也可以被分割为更细的功能子块。另外，在以下的说明中，对具有相同的功能以及结构的要素标注相同的附图标记，并省略重复的说明。
[1]第一实施方式
[1-1]半导体装置1的结构
图1是第一实施方式的半导体装置1的剖视图。半导体装置1是使用了作为化合物的氮化物半导体的氮化物半导体装置。另外，半导体装置1是场效应晶体管(FET)，具体而言，是高电子迁移率晶体管(HEMT：High Electron Mobility Transistor)。
半导体装置1具备基板10、缓冲层11、沟道层12、阻挡层13、源极电极14、漏极电极15、栅极电极16以及场板电极SFP1、SFP2。
基板10例如由硅(Si)基板构成。作为基板10，也可以使用碳化硅(SiC)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、砷化镓(GaAs)或蓝宝石(Al2O3)等。另外，基板10也可以由在Si基板与表面Si层之间插入有绝缘层(SiO2)的构造的SOI(Silicon On Insulator)基板构成。
在基板10上设置有缓冲层11。缓冲层11具有缓和因形成于自身之上的氮化物半导体层的晶格常数与基板10的晶格常数的不同而产生的应变，并且控制形成于自身之上的氮化物半导体层的结晶性的功能。缓冲层11例如由AlWGa1-WN(0＜W≤1)构成。缓冲层11也可以层叠组成比不同的多个AlWGa1-WN而构成。在该情况下，也可以以晶格常数从最下层向最上层变化的方式调整多个层的组成比。缓冲层11可以通过将氮化铝(AlN)层和氮化镓(GaN)层交替层叠多层而构成。
在缓冲层11上设置有沟道层12。沟道层12是供晶体管的沟道(电流路径)形成的层。沟道层12也被称为电子传输层。沟道层12由氮化物半导体构成，例如由结晶性良好的(高品质的)氮化物半导体构成。沟道层12例如为未掺杂的氮化铝镓(AlXGa1-XN(0≤X＜1))。更具体而言，沟道层12例如为未掺杂的氮化镓(GaN)。未掺杂是指不有意地掺杂杂质，例如在制造过程等中进入的程度的杂质量是未掺杂的范畴。在本说明书中，未掺杂是指杂质浓度为2×1016cm-3以下。沟道层12的厚度例如为0.1μm以上10μm以下。
在沟道层12上设置有阻挡层13。阻挡层13由氮化物半导体构成。阻挡层13也被称为电子供给层。阻挡层13的带隙大于沟道层12的带隙。阻挡层13例如由未掺杂的氮化铝镓(AlYGa1-YN(0＜Y≤1，X＜Y))构成。更具体而言，阻挡层13例如由未掺杂的AlGaN构成。作为阻挡层13的AlGaN层中的Al的组成比例如为0.2左右。阻挡层13的厚度例如为2nm以上且100nm以下。
此外，构成半导体装置1的多个半导体层例如通过使用MOCVD(Metal OrganicChemical Vapor Deposition：金属有机化学气相沉积)法的外延生长而依次形成。即，构成半导体装置1的多个半导体层由外延层构成。
在阻挡层13上设置有相互分离的源极电极14及漏极电极15。进而，在阻挡层13上且在源极电极14与漏极电极15之间，设置有分别与源极电极14及漏极电极15分离的栅极电极16。
栅极电极16与阻挡层13肖特基接合。即，栅极电极16构成为包含与阻挡层13肖特基接合的材料。作为栅极电极16，例如使用氮化钛(TiN)。图1所示的半导体装置1是肖特基势垒型HEMT。此外，半导体装置1并不限定于肖特基势垒型HEMT，也可以是在阻挡层13与栅极电极16之间夹设有栅极绝缘膜的MIS(Metal Insulator Semiconductor，金属绝缘体半导体)型HEMT。
源极电极14与阻挡层13欧姆接触。同样地，漏极电极15与阻挡层13欧姆接触。即，源极电极14及漏极电极15分别构成为包含与阻挡层13欧姆接触的材料。作为源极电极14及漏极电极15，例如使用依次层叠有钛(Ti)和铝(Al)的层叠构造。
绝缘层17设置在阻挡层13、栅极电极16、源极电极14和漏极电极15上。绝缘层17由硅氧化物(SiO2)、硅氮化物(SiN)或高介电常数(high-k)材料等构成。作为high-k材料，可列举出氧化铪(HfO2)等。
(场板电极的结构)
接着，对场板电极SFP1、SFP2的结构进行说明。场板电极具有缓和电场集中于栅极电极端等规定部位，提高耐压的功能。场板电极SFP1、SFP2与源极电极14电连接。即，场板电极SFP1、SFP2被设定为与源极电极14相同的电位(例如0V)。例如，场板电极SFP1、SFP2与用于对源极电极14施加电压的端子(焊盘)电连接。
场板电极SFP1设置在阻挡层13上并且栅极电极16与漏极电极15之间。场板电极SFP1具有缓和阻挡层13中的局部电场集中的功能。场板电极SFP1的高度例如设定为栅极电极16的高度以下。例如，场板电极SFP1的高度被设定为与栅极电极16的高度相同。场板电极SFP1例如由与栅极电极16相同的导电材料构成。另外，不限于场板电极SFP1与阻挡层13相接的结构，也可以在场板电极SFP1与阻挡层13之间存在绝缘层。
场板电极SFP2设置在场板电极SFP1上，并且构成为朝向栅极电极16突出。换言之，场板电极SFP2朝向栅极电极16形成为台阶状。场板电极SFP2的端部与栅极电极16的端部相比位于漏极电极15侧。场板电极SFP2距阻挡层13的高度比栅极电极16的高度高。场板电极SFP2例如由铝(Al)构成。
另外，不限于场板电极SFP2与场板电极SFP1相接的结构，也可以在场板电极SFP2与场板电极SFP1之间夹设有绝缘层。即，场板电极SFP1及场板电极SFP2在向层叠各层的方向(图1中的上下方向)的投影面上重叠或具有触点，并且将场板电极SFP2配置在成为场板电极SFP1的上方的位置。
在本说明书中，半导体层、半导体区域的元素的种类、元素浓度例如可以通过SIMS(Secondary Ion Mass Spectrometry)、EDX(Energy Dispersive X-ray Spectrometry)进行测定。另外，元素浓度的相对高低例如也能够根据利用SCM(Scanning CapacitanceMicroscopy)求出的载流子浓度的高低来进行判断。另外，杂质区域的深度、厚度、宽度、间隔等距离例如能够通过SIMS来求出。另外，杂质区域的深度、厚度、宽度、间隔等距离例如也可以根据SCM像与原子探针像的比较图像求出。
[1-2]动作
对如上述那样构成的半导体装置1的动作进行说明。图2是说明半导体装置1的动作的图。漏极-源极电容被称为Cds，栅极-源极电容被称为Cgs，栅极-漏极电容被称为Cgd。
在沟道层12与阻挡层13的异质结构造中，阻挡层13的晶格常数比沟道层12的晶格常数小，因此阻挡层13产生应变。由于该变形所引起的压电效应，在阻挡层13内产生压电极化，在沟道层12与阻挡层13的界面附近产生2维电子气(2DEG：two-dimensional electrongas)。该2维电子气成为源极电极14及漏极电极15间的沟道。并且，通过由栅极电极16与阻挡层13的接合而产生的肖特基势垒，能够进行漏极电流的控制。另外，由于2维电子气体具有较高的电子迁移率，因此半导体装置1能够进行非常快的开关动作。
半导体装置1例如为常开型。在半导体装置1导通时，例如对栅极电极16施加0V，对源极电极14施加0V，对漏极电极15施加高电压(例如200V)。此时，在漏极电极15和源极电极14之间的沟道层12中形成沟道CH。漏极电流经由形成在沟道层12中的沟道CH在漏极电极15和源极电极14之间流动。
在半导体装置1断开时，例如，对栅极电极16施加负电压(例如-15V)，对源极电极14施加0V，对漏极电极15施加例如200V。此时，在栅极电极16之下延伸的耗尽层的厚度被控制，漏极电流被切断。
在此，场板电极SFP1被设定为与源极电极14相同的电位。场板电极SFP1缓和阻挡层13中的局部电场集中。特别是，能够缓和电场集中于栅极电极16的端部。由此，能够提高半导体装置1的耐压。
场板电极SFP2被设定为与源极电极14相同的电位。沟道CH与漏极电极15电连接。因此，场板电极SFP2构成漏极-源极电容Cds的一部分。
在本实施方式中，场板电极SFP1、SFP2以从栅极电极16朝向漏极电极15(朝向附图的右侧)变低的方式构成为阶梯状。因此，能够使漏极-源极电容Cds从栅极电极16朝向漏极电极15阶段性地变化。
图3是说明漏极-源极间电压Vds与电容的关系的曲线图。图3的横轴为漏极-源极间电压Vds(V)，纵轴为电容(F)。图3示出了漏极-源极电容Cds、栅极-源极电容Cgs、栅极-漏极电容Cgd的曲线图。
在本实施方式中，主要通过场板电极SFP1的功能，能够降低栅极-漏极间电容Cgd。由此，能够缓和阻挡层13中的局部电场集中。
另外，主要通过场板电极SFP2的功能，能够抑制漏极-源极间电容Cds急剧降低。该作用由图3的(1)表示。进而，随着漏极-源极间电压Vds增加，能够使漏极-源极间电容Cds缓慢地降低。该作用由图3的(2)表示。由此，能够抑制漏极-源极间电压Vds急剧地变化。因此，能够降低半导体装置1的开关动作时的噪声。
[1-3]第一实施方式的效果
根据第一实施方式，通过设置与源极电极14电连接的场板电极SFP1、SFP2，能够缓和阻挡层13中的局部的电场集中。由此，能够提高半导体装置1的耐压。
另外，通过将场板电极SFP1、SFP2构成为阶梯状，从而随着漏极-源极间电压Vds变大，能够使漏极-源极间电容Cds缓慢地降低。由此，能够抑制漏极-源极间电压Vds急剧地变化。作为结果，能够降低半导体装置1的开关动作时的噪声。进而，能够实现能够提高动作特性的半导体装置1。
[2]第二实施方式
第二实施方式将3个场板电极以从栅极电极16朝向漏极电极15变低的方式构成为阶梯状。
图4是第二实施方式的半导体装置1的剖视图。半导体装置1具备场板电极SFP1～SFP3。场板电极SFP1、SFP2的结构与第一实施方式相同。
场板电极SFP3设置在场板电极SFP2上，并且构成为朝向栅极电极16突出。场板电极SFP3的端部与栅极电极16的端部相比位于漏极电极15侧。场板电极SFP3距阻挡层13的高度比栅极电极16的高度高。场板电极SFP3例如由铝(Al)构成。场板电极SFP3与源极电极14电连接。
场板电极SFP1～SFP3以从栅极电极16朝向漏极电极15(朝向附图的右侧)变低的方式构成为阶梯状。
在这样构成的半导体装置1中，能够使漏极-源极间电容Cds从栅极电极16朝向漏极电极15阶段性地变化。另外，随着漏极-源极间电压Vds增加，能够使漏极-源极间电容Cds更平缓地降低。由此，能够降低半导体装置1的开关动作时的噪声。其他效果与第一实施方式相同。
[3]第三实施方式
第三实施方式除了第一实施方式的场板电极的结构以外，以从栅极电极16朝向漏极电极15变高的方式阶梯状地构成场板电极。
图5是第三实施方式的半导体装置1的剖视图。半导体装置1具备场板电极SFP1～SFP3。场板电极SFP1、SFP2的结构与第一实施方式相同。
场板电极SFP3设置在场板电极SFP1上，并且构成为朝向漏极电极15突出。场板电极SFP3的端部位于比场板电极SFP1的端部更靠近漏极电极15侧的位置。场板电极SFP3距阻挡层13的高度比栅极电极16的高度高。场板电极SFP3例如由铝(Al)构成。场板电极SFP3与源极电极14电连接。
场板电极SFP1、SFP3以从栅极电极16朝向漏极电极15(朝向附图的右侧)变高的方式构成为阶梯状。
在这样构成的半导体装置1中，能够缓和阻挡层13中的局部的电场集中。另外，能够进一步降低栅极-漏极间电容Cgd。进而，随着漏极-源极间电压Vds增加，能够使漏极-源极间电容Cds更平缓地降低。其他效果与第一实施方式相同。
另外，作为变形例，也可以在第三实施方式中应用第二实施方式的场板电极SFP3。
[4]第四实施方式
第四实施方式是第三实施方式的变形例，由连续层构成场板电极SFP1上的场板电极。
图6是第四实施方式的半导体装置1的剖视图。半导体装置1具备场板电极SFP1、SFP2。场板电极SFP1的结构与第一实施方式相同。
场板电极SFP2设置在场板电极SFP1上，并且构成为从场板电极SFP1向两侧突出。换言之，场板电极SFP2包括从场板电极SFP1朝向栅极电极16突出的第一电极部分和从场板电极SFP1朝向漏极电极15突出的第二电极部分。场板电极SFP2的一端位于栅极电极16的漏极电极15侧，场板电极SFP2的另一端位于比漏极电极15靠栅极电极16侧。场板电极SFP2距阻挡层13的高度比栅极电极16的高度高。场板电极SFP2例如由铝(Al)构成。场板电极SFP2与源极电极14电连接。
第四实施方式与第三实施方式相比，能够简化制造工序。其他效果与第三实施方式相同。
另外，作为变形例，也可以在第四实施方式中应用第二实施方式的场板电极SFP3。
[5]第五实施方式
第五实施方式除了第三实施方式的场板电极的结构以外，还具备具有从栅极电极16朝向漏极电极15向上凸的形状的场板电极。
图7是第五实施方式的半导体装置1的剖视图。半导体装置1具备场板电极SFP1～SF5。场板电极SFP1～SFP3的构成与第三实施方式相同。
场板电极SFP4设置在场板电极SFP3上，并且构成为朝向漏极电极15突出。场板电极SFP1、SFP3、SFP4以从栅极电极16朝向漏极电极15变高的方式构成为阶梯状。
场板电极SFP5被设置在场板电极SFP4之下，并且构成为朝向漏极电极15突出。场板电极SFP5由与场板电极SFP3相同电平的布线层构成。场板电极SFP4、SFP5以从栅极电极16朝向漏极电极15变低的方式构成为阶梯状。
换言之，场板电极SFP1、SFP3-SFP5具有向上凸的形状。
场板电极SFP4、SFP5例如由铝(Al)构成。场板电极SFP4、SFP5与源极电极14电连接。
在这样构成的半导体装置1中，能够缓和阻挡层13中的局部的电场集中。另外，能够进一步降低栅极-漏极间电容Cgd。进而，随着漏极-源极间电压Vds增加，能够使漏极-源极间电容Cds更平缓地降低。其他效果与第一实施方式相同。
另外，作为变形例，也可以省略场板电极SFP5而构成半导体装置1。另外，也可以将第五实施方式应用于第二实施方式。
[6]第六实施方式
第六实施方式还具备分别设置于源极电极14及漏极电极15上的2个场板电极。
图8是第六实施方式的半导体装置1的剖视图。场板电极SFP1、SFP2的结构与第一实施方式相同。半导体装置1还具备源场板电极18和漏极场板电极19。
源极场板电极18设置在源极电极14上，并构成为朝向漏极电极15突出。源极场板电极18构成为包括从源极电极14向上方延伸的第一电极部分和从第一电极部分向漏极电极15侧延伸的第二电极部分。源极场板电极18构成为覆盖栅极电极16以及场板电极SFP1、SFP2。源极场板电极18与源极电极14电连接。源极场板电极18例如由铝(Al)构成。
漏极场板电极19设置在漏极电极15上，构成为朝向源极电极14突出。漏极场板电极19构成为包括从漏极电极15向上方延伸的第一电极部分和从第一电极部分向源极电极14侧延伸的第二电极部分。漏极场板电极19的端部位于比场板电极SFP1的端部更靠近漏极电极15侧的位置。漏极场板电极19与漏极电极15电连接。漏极场板电极19例如由铝(Al)构成。
在这样构成的半导体装置1中，源极场板电极18缓和阻挡层13中的局部的电场集中。另外，源极场板电极18实质上能够增加源极电极14的容积，因此能够降低源极电极14的电阻。
漏极场板电极19缓和阻挡层13中的局部电场集中。另外，由于漏极场板电极19实质上能够增加漏极电极15的容积，因此能够降低漏极电极15的电阻。
另外，也可以仅设置源极场板电极18和漏极场板电极19中的一方。
另外，第六实施方式也能够应用于第二至第五实施方式。
另外，在上述各实施方式中，构成为上下配置的2个场板电极相接，但并不限定于此，绝缘层也可以夹设于上下配置的2个场板电极之间。
在本说明书中，“层叠”除了相互相接重叠的情况以外，还包括在其间夹设其他层的情况。另外，“设置在……上”也包括在其间夹设有其他层的情况。对照而言，“直接设置在……上”不存在夹设于其间的层。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。
[附图标记说明]
1…半导体装置、10…基板、11…缓冲层、12…沟道层、13…阻挡层、14…源极电极、15…漏极电极、16…栅极电极、17…绝缘层、18…源极场板电极、19…漏极场板电极、SFP1～SFP5…场板电极。

Claims (9)

1.一种半导体装置，具备：
第一氮化物半导体层，设置在基板上；
第二氮化物半导体层，设置在所述第一氮化物半导体层上，带隙比所述第一氮化物半导体层的带隙大；
源极电极和漏极电极，在所述第二氮化物半导体层上相互分离设置；
栅极电极，设置在所述第二氮化物半导体层上，配置在所述源极电极与所述漏极电极之间；
第一场板电极，设置在所述第二氮化物半导体层上，配置在所述栅极电极与所述漏极电极之间，与所述源极电极电连接；以及
第二场板电极，设置在所述第一场板电极上，构成为朝向所述栅极电极突出。
2.根据权利要求1所述的半导体装置，
所述第一场板电极的高度为所述栅极电极的高度以下。
3.根据权利要求2所述的半导体装置，
所述第二场板电极的高度比所述栅极电极的高度高。
4.根据权利要求1所述的半导体装置，
还具备第三场板电极，该第三场板电极设置在所述第二场板电极上，构成为朝向所述栅极电极突出。
5.根据权利要求1所述的半导体装置，
还具备第三场板电极，该第三场板电极设置在所述第二场板电极上，构成为朝向所述漏极电极突出。
6.根据权利要求5所述的半导体装置，还具备：
第四场板电极，设置在所述第三场板电极上，构成为朝向所述漏极电极突出；以及
第五场板电极，设置在所述第四场板电极之下，构成为朝向所述漏极电极突出。
7.根据权利要求1所述的半导体装置，
所述第二场板电极构成为分别朝向所述栅极电极及所述漏极电极突出。
8.根据权利要求1所述的半导体装置，
还具备源极场板电极，该源场板电极设置在所述源极电极上，构成为朝向所述漏极电极突出。
9.根据权利要求8所述的半导体装置，
还具备漏极场板电极，该漏极场板电极设置在所述漏极电极上，构成为朝向所述源极电极突出。
CN202310227677.8A 2022-10-03 2023-03-10 半导体装置 Pending CN117832264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022159644A JP2024053396A (ja) 2022-10-03 2022-10-03 半導体装置
JP2022-159644 2022-10-03

Publications (1)

Publication Number Publication Date
CN117832264A true CN117832264A (zh) 2024-04-05

Family

ID=90469926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310227677.8A Pending CN117832264A (zh) 2022-10-03 2023-03-10 半导体装置

Country Status (2)

Country Link
JP (1) JP2024053396A (zh)
CN (1) CN117832264A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782430B1 (ko) * 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
JP7161915B2 (ja) * 2017-11-02 2022-10-27 ローム株式会社 半導体装置
JP7788793B2 (ja) * 2020-09-24 2025-12-19 株式会社東芝 半導体装置
JP7472064B2 (ja) * 2021-03-10 2024-04-22 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20240113175A1 (en) 2024-04-04
JP2024053396A (ja) 2024-04-15

Similar Documents

Publication Publication Date Title
US8624667B2 (en) High electron mobility transistors with multiple channels
US8963207B2 (en) Semiconductor device
US8586994B2 (en) Semiconductor device
US20110227132A1 (en) Field-effect transistor
CN111697063B (zh) 半导体装置
WO2004061978A1 (ja) 電界効果トランジスタ
JP2013008969A (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
US20160268408A1 (en) Semiconductor device
US10868163B2 (en) Semiconductor device
US20120274402A1 (en) High electron mobility transistor
US12002858B2 (en) Semiconductor device
US12034055B2 (en) Semiconductor device
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
US12550405B2 (en) Semiconductor device
CN117832264A (zh) 半导体装置
US12513981B2 (en) Semiconductor device
TWI839007B (zh) 半導體裝置
US20240304713A1 (en) Hemt device having a reduced gate leakage and manufacturing process thereof
CN118198006A (zh) 半导体装置
JP2023179139A (ja) 窒化物半導体装置および半導体パッケージ
JP2025125348A (ja) 窒化物半導体デバイス
WO2025220182A1 (ja) 半導体装置及び半導体装置の製造方法
TW202425335A (zh) P型氮化鎵高電子遷移率電晶體場鍍覆
WO2024241804A1 (ja) 窒化物半導体デバイス
CN119521707A (zh) 氮化物半导体装置及氮化物半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination