CN117810329B - 发光二极管外延片及其制备方法、发光二极管 - Google Patents
发光二极管外延片及其制备方法、发光二极管Info
- Publication number
- CN117810329B CN117810329B CN202311870562.7A CN202311870562A CN117810329B CN 117810329 B CN117810329 B CN 117810329B CN 202311870562 A CN202311870562 A CN 202311870562A CN 117810329 B CN117810329 B CN 117810329B
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- epitaxial wafer
- equal
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
Landscapes
- Led Devices (AREA)
Abstract
本发明公开了一种发光二极管外延片及其制备方法、发光二极管,涉及半导体光电器件领域。外延片依次包括衬底、缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;V坑控制层包括依次层叠的第一阶梯层、第二阶梯层和第三阶梯层;第一阶梯层为N型AlwInxGa1‑w‑xN层和BN层交替层叠形成的周期性结构,第二阶梯层为N型AlyInzGa1‑y‑zN层和BαInβGa1‑α‑βN层交替层叠形成的周期性结构,第三阶梯层为N型AlγInδGa1‑γ‑δN层和Si3N4层交替层叠形成的周期性结构。实施本发明,可提升发光二极管的发光效率。
Description
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
氮化镓材料作为第三代半导体的典型代表,由于其具有禁带宽度大,电子迁移率高等特点,已经成为未来半导体领域最有可能的材料。尤其是氮化镓基器件在微波、毫米波频段广泛应用于无线通信、雷达等电子系统,在光电子和微电子领域具有十分广阔的发展前景。
现在通常采用外延结构为衬底,缓冲层,n型层,发光层,电子阻挡层和P型层,主要发光来源为发光层。但随着工作电流密度相应的增加,由俄歇复合和载流子泄露效应产生的droop效应会严重的影响LED的载流子注入效率,从而进一步影响光输出功率。目前提出通过对电子阻挡层(EBL)进行结构设计,利用极化效应进行能带结构调制,以来增加空穴的注入效率,同时减少电子泄露造成的droop效应影响。然而,由于空穴和电子有效质量的差异,空穴和电子在GaN材料中的迁移能力有着很大的差别,空穴的迁移率远小于电子;调节电子阻挡层结构,往往会降低空穴的注入效率,导致发光效率下降。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片及其制备方法,其可提升发光二极管的发光效率。
为了解决上述问题,本发明公开了一种发光二极管外延片,其包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;所述V坑控制层包括依次层叠于所述N型GaN层上的第一阶梯层、第二阶梯层和第三阶梯层;
所述第一阶梯层为N型AlwInxGa1-w-xN层和BN层交替层叠形成的周期性结构,所述第二阶梯层为N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层交替层叠形成的周期性结构,所述第三阶梯层为N型AlγInδGa1-γ-δN层和Si3N4层交替层叠形成的周期性结构;
其中,0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β。
作为上述技术方案的改进,所述第一阶梯层的周期数为5~10,所述N型AlwInxGa1-w-xN层的厚度为3nm~5nm,w为0.01~0.06,x为0.01~0.05,其掺杂浓度为1×1017cm-3~5×1018cm-3;
所述BN层的厚度为3nm~5nm。
作为上述技术方案的改进,所述第二阶梯层的周期数为3~12,所述N型AlyInzGa1-y-zN层的厚度为2nm~4nm,y为0.03~0.08,z为0.02~0.07,其掺杂浓度为1×1017cm-3~5×1018cm-3;
所述BαInβGa1-α-βN层的厚度为2nm~4nm,α为0.2~0.6,β为0.03~0.08。
作为上述技术方案的改进,所述第三阶梯层的周期数为2~4,所述N型AlγInδGa1-γ-δN层的厚度为3nm~5nm,γ为0.05~0.09,δ为0.04~0.09,其掺杂浓度为1×1015cm-3~1×1017cm-3;
所述Si3N4层的厚度为3nm~5nm。
作为上述技术方案的改进,沿外延片生长方向,所述N型AlwInxGa1-w-xN层中的Al组分呈递减变化,In组分呈递增变化,所述N型AlyInzGa1-y-zN层中的Al组分呈递减变化,In组分呈递增变化,所述N型AlγInδGa1-γ-δN层中的Al组分呈递减变化,In组分呈递增变化。
作为上述技术方案的改进,所述N型AlwInxGa1-w-xN层的掺杂浓度大于所述N型AlγInδGa1-γ-δN层的掺杂浓度;
所述N型AlyInzGa1-y-zN层的掺杂浓度大于所述N型AlγInδGa1-γ-δN层的掺杂浓度;
所述N型AlwInxGa1-w-xN层的掺杂浓度与所述N型AlyInzGa1-y-zN层的掺杂浓度相同或不同。
作为上述技术方案的改进,沿外延片生长方向,所述N型AlγInδGa1-γ-δN层的掺杂浓度呈递减变化。
作为上述技术方案的改进,所述多量子阱层为InGaN量子阱层与AlGaN量子垒层交替层叠形成的周期性结构,其周期数为6~12;
所述InGaN量子阱层的厚度为2nm~5nm,其In组分占比为0.15~0.25;
所述AlGaN量子垒层的厚度为5nm~15nm,其Al组分占比为0.01~0.1。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;所述V坑控制层包括依次层叠于所述N型GaN层上的第一阶梯层、第二阶梯层和第三阶梯层;
所述第一阶梯层为N型AlwInxGa1-w-xN层和BN层交替层叠形成的周期性结构,所述第二阶梯层为N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层交替层叠形成的周期性结构,所述第三阶梯层为N型AlγInδGa1-γ-δN层和Si3N4层交替层叠形成的周期性结构;
其中,0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β;
其中,所述V坑控制层的生长温度为850℃~1050℃,生长压力为100torr~300torr。
相应的,本发明还公开了一种发光二极管,其包括上述的发光二极管外延片。
实施本发明,具有如下有益效果:
本发明的发光二极管外延片中,在N型GaN层和多量子阱层之间设置了V坑控制层,其包括依次层叠的第一阶梯层、第二阶梯层和第三阶梯层;第一阶梯层为N型AlwInxGa1-w-xN层和BN层交替层叠形成的周期性结构,第二阶梯层为N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层交替层叠形成的周期性结构,第三阶梯层为N型AlγInδGa1-γ-δN层和Si3N4层交替层叠形成的周期性结构;且0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β。上述的外延片中,第一阶梯层中的BN层的能带较高,可以减少电子流进多量子阱层中,减少过多的电子发生溢流,同时,BN层与N型AlwInxGa1-w-xN层交替层叠组成的周期性结构可以不断地释放底层的压应力,提高晶体质量,减少缺陷的产生。第二阶梯层的BαInβGa1-α-βN层中掺杂的B/In调制能带促进参与有效复合电子流入多量子阱层中,加强电子的注入效率,降低工作电压,此外,N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层的晶格差异较小,可进一步的释放压应力,提高晶体质量。第三阶梯层中周期生长的Si3N4层可以不断有效的阻挡缺陷的延伸,从而控制V型坑的产生,减少V型坑的密度和深度,从而弱化Efficiency Droop效应。此外,第一阶梯层、第二阶梯层、第三阶梯层均引入了N型掺杂,这可以增加电流扩展能力,降低电阻率,第三阶梯层中n型掺杂浓度较低,是为了防止n型掺杂延伸到发光层以至P型层中,减少非有效性复合和发光层的晶体质量。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图;
图2是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步的详细描述。
参考图1,本发明公开了一种发光二极管外延片,其包括衬底100、依次层叠于衬底100上的缓冲层200、非掺杂GaN层300、N型GaN层400、V坑控制层500、多量子阱层600、电子阻挡层700和P型半导体层800。其中,V坑控制层500包括依次层叠于N型GaN层400上的第一阶梯层510、第二阶梯层520和第三阶梯层530。第一阶梯层510为N型AlwInxGa1-w-xN层511和BN层512交替层叠形成的周期性结构,第二阶梯层520为N型AlyInzGa1-y-zN层521和BαInβGa1-α-βN层522交替层叠形成的周期性结构,第三阶梯层530为N型AlγInδGa1-γ-δN层531和Si3N4层532交替层叠形成的周期性结构;且0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β。基于上述的结构,可调制电子进入多量子阱层的数量,速度,减少电子泄露,弱化efficiency Droop效应。同时可有效减少压应力积累,优化多量子阱层中电子、空穴的复合效率,提升发光效率。
其中,第一阶梯层510的周期数为3~10,优选的为5~10,更优选的为6~9。N型AlwInxGa1-w-xN层511的厚度为2nm~5nm,优选的为3nm~5nm,更优选的为3.5nm~5nm。其中,N型AlwInxGa1-w-xN层511中Al组分占比(即w)为0.01~0.07,优选的为0.01~0.06,更优选的为0.01~0.04。N型AlwInxGa1-w-xN层511中In组分占比(即x)为0.02~0.1,优选的为0.03~0.08,更优选的为0.03~0.05。N型AlwInxGa1-w-xN层511中Si的掺杂浓度为1×1017cm-3~5×1018cm-3;优选的为1×1018cm-3~5×1018cm-3。
其中,BN层的厚度为2nm~5nm,优选的为3nm~5nm,更优选的为3.5nm~5nm。
其中,第二阶梯层520的周期数为3~15,优选的为3~12,更优选的为4~10。其中,N型AlyInzGa1-y-zN层521的厚度为2nm~5nm,优选的为2nm~4nm。N型AlyInzGa1-y-zN层521中Al组分占比(即y)0.02~0.08,优选的为0.03~0.08,更优选的为0.04~0.07。N型AlyInzGa1-y-zN层521中In组分的占比(即z)为0.02~0.08,优选的为0.02~0.07。N型AlyInzGa1-y-zN层521中Si掺杂浓度为1×1017cm-3~5×1018cm-3;优选的为1×1018cm-3~5×1018cm-3。
其中,BαInβGa1-α-βN层522的厚度为2nm~5nm,优选的为2nm~4nm。BαInβGa1-α-βN层522中B组分的占比(即α)为0.15~0.65,优选的为0.2~0.6,更优选的为0.2~0.3。BαInβGa1-α-βN层522中In组分的占比(即β)为0.03~0.1,优选的为0.03~0.08。
其中,第三阶梯层530的周期数为2~8,优选的为2~4。其中,N型AlγInδGa1-γ-δN层531的厚度为2nm~5nm,优选的为3nm~5nm。N型AlγInδGa1-γ-δN层531中Al组分占比(即γ)为0.05~0.1,优选的为0.05~0.09。N型AlγInδGa1-γ-δN层531中In组分的占比(即δ)为0.04~0.1,优选的为0.04~0.09,更优选的为0.05~0.09。N型AlγInδGa1-γ-δN层531中Si掺杂浓度为1×1015cm-3~5×1017cm-3,优选的为1×1015cm-3~1×1017cm-3。
其中,Si3N4层532的厚度为2nm~5nm,优选的为3nm~5nm。
优选的,在本发明的一些实施例中,w<y<γ,x<z<δ,α<y,z<β,基于上述组分的控制,可进一步提升发光效率。
优选的,在本发明的一些实施方式中,沿外延片生长方向,N型AlwInxGa1-w-xN层511中的Al组分呈递减变化,In组分呈递增变化,N型AlyInzGa1-y-zN层521中的Al组分呈递减变化,In组分呈递增变化,N型AlγInδGa1-γ-δN层531中的Al组分呈递减变化,In组分呈递增变化,基于这种组分控制,不仅可以更好地释放压应力,提升发光效率,而且还形成电子陷阱,降低电子的迁移速度,进一步弱化Efficiency Droop效应。需要说明的是,当采用In组分、Al组分渐变的技术方案时,各层中Al组分、In组分的占比等均是指该层中的平均占比。
优选的,在本发明的一些实施方式中,N型AlwInxGa1-w-xN层511的掺杂浓度大于N型AlγInδGa1-γ-δN层531的掺杂浓度;N型AlyInzGa1-y-zN层521的掺杂浓度大于所述N型AlγInδGa1-γ-δN层531的掺杂浓度;N型AlwInxGa1-w-xN层511的掺杂浓度与N型AlyInzGa1-y-zN层521的掺杂浓度相同或不同。基于上述的控制,可在提升电流扩展能力的同时防止过多的多余电子进入多量子阱层600,提升发光效率,弱化Efficiency Droop效应。更优选的,N型AlwInxGa1-w-xN层511的掺杂浓度与N型AlyInzGa1-y-zN层521的掺杂浓度相同。
优选的,在本发明的一些实施方式中,沿外延片生长方向,N型AlγInδGa1-γ-δN层531的掺杂浓度呈递减变化。
其中,多量子阱层600可为本领域常见的InGaN-GaN型多量子阱层,但不限于此。优选的,在本发明的一些实施方式中,多量子阱层600为InGaN量子阱层610与AlGaN量子垒层620交替层叠形成的周期性结构,其周期数为6~12。本发明的V坑控制层500大幅弱化了来自底层的压应力,阻挡了缺陷延伸,使得多量子阱层600可采用晶格差异较大的InGaN-AlGaN结构,提升了对电子的限域能力,提升了发光效率。具体的,InGaN量子阱层610的厚度为2nm~5nm,其In组分占比为0.15~0.25;AlGaN量子垒层620的厚度为5nm~15nm,其Al组分占比为0.01~0.1。
其中,衬底100为蓝宝石衬底、硅衬底或碳化衬底,但不限于此。
其中,缓冲层200为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层200的厚度为20nm~80nm。
其中,非掺杂GaN层300的厚度为1μm~3μm。N型GaN层400的厚度为1μm~3μm,其Si掺杂浓度为5×1018cm-3~5×1019cm-3。
其中,电子阻挡层700为AlGaN层,其Al组分占比为0.05~0.2,厚度为10nm~40nm,但不限于此。
其中,P型半导体层800为P型GaN层,其厚度为100nm~500nm,其Mg掺杂浓度为1×1019cm-3~1×1021cm-3。
相应的,参考图2,本发明还提供了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,其具体包括以下步骤:
S1:提供衬底;
S2:在衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;
优选的,在本发明的一些实施方式中,步骤S2包括:
S21:在衬底上生长缓冲层;
其中,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层。
S22:在缓冲层上生长非掺杂GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长非掺杂GaN层。其生长温度为1050℃~1200℃,生长压力为100torr~500torr。
S23:在非掺杂GaN层上生长N型GaN层;
其中,在本发明的一个实施例之中,通过MOCVD生长N型GaN层,其生长温度为1050℃~1200℃,生长压力为100torr~500torr。
S24:在N型GaN层上生长V坑控制层;
具体的,步骤S24包括:
S241:在N型GaN层上生长第一阶梯层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长N型AlwInxGa1-w-xN层和BN层,直至得到第一阶梯层。其生长温度为850℃~1050℃,生长压力为100torr~300torr。
S242:在第一阶梯层上生长第二阶梯层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层,直至得到第二阶梯层。其生长温度为850℃~1050℃,生长压力为100torr~300torr。
S243:在第二阶梯层上生长第三阶梯层,得到V坑控制层;
其中,在本发明的一个实施例之中,通过MOCVD周期性生长N型AlγInδGa1-γ-δN层和Si3N4层,直至得到第三阶梯层。其生长温度为850℃~1050℃,生长压力为100torr~300torr。
S25:在V坑控制层上生长多量子阱层;
其中,在本发明的一个实施例之中,通过MOCVD在V坑控制层上周期性生长InGaN量子阱层与AlGaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为760℃~820℃,生长压力为100torr~300torr。AlGaN量子垒层的生长温度为800℃~950℃,生长压力为100torr~300torr。
S26:在多量子阱层上生长电子阻挡层;
其中,在本发明的一个实施例之中,通过MOCVD生长AlGaN层,作为电子阻挡层,其生长温度为900℃~1000℃,生长压力为100torr~300torr。
S27:在电子阻挡层上生长P型半导体层;
具体的,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,作为P型半导体层,其生长温度为900℃~1050℃,生长压力为100torr~500torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1,本实施例提供一种发光二极管外延片,其包括衬底100,依次层叠于衬底100上的缓冲层200、非掺杂GaN层300、N型GaN层400、V坑控制层500、多量子阱层600、电子阻挡层700和P型半导体层800。
其中,衬底100为蓝宝石衬底,缓冲层200为AlN层,其厚度为40nm。非掺杂GaN层300的厚度为1.5μm。N型GaN层400的掺杂浓度为8×1018cm-3,其厚度为2.5μm。
其中,V坑控制层500包括依次层叠于N型GaN层400上的第一阶梯层510、第二阶梯层520和第三阶梯层530;第一阶梯层510为N型AlwInxGa1-w-xN层511(w=0.03,x=0.03)和BN层交替层叠形成的周期性结构,周期数为8。N型AlwInxGa1-w-xN层511中Si掺杂浓度为4×1017cm-3,厚度为4nm,BN层512的厚度为4nm。第二阶梯层520为N型AlyInzGa1-y-zN层521(y=0.05,z=0.04)和BαInβGa1-α-βN层522(α=0.35,β=0.06)交替层叠形成的周期性结构,周期数为10,N型AlyInzGa1-y-zN层521中Si掺杂浓度为6×1017cm-3,厚度为3nm,BαInβGa1-α-βN层522的厚度为3nm。第三阶梯层530为N型AlγInδGa1-γ-δN层531(γ=0.08,δ=0.08)和Si3N4层交替层叠形成的周期性结构,周期数为3,N型AlγInδGa1-γ-δN层531中Si掺杂浓度为4×1017cm-3,厚度为4nm,Si3N4层的厚度为4nm。沿外延片生长方向,N型AlwInxGa1-w-xN层511中的Al组分、In组分、Si掺杂浓度均维持恒定,N型AlyInzGa1-y-zN层521中的Al组分、In组分、Si掺杂浓度均维持恒定,N型AlγInδGa1-γ-δN层531中Al组分、In组分、Si掺杂浓度均维持恒定。
其中,多量子阱层600为交替层叠的InGaN量子阱层610和AlGaN量子垒层620形成的周期性结构,周期数为10,其中,InGaN量子阱层610的In组分占比为0.22,厚度为3.5nm,AlGaN量子垒层620中Al组分占比为0.08,其厚度为10nm。
其中,电子阻挡层700为AlGaN层,其Al组分占比为0.18,厚度为35nm。P型半导体层800为P型GaN层,其Mg掺杂浓度为2×1020cm-3,厚度为220nm。
本实施例中发光二极管外延片的制备方法包括以下步骤:
(1)提供衬底。
(2)在衬底上生长缓冲层;
其中,通过PVD生长AlN层,作为缓冲层;
(3)在缓冲层上生长非掺杂GaN层;
其中,通过MOCVD生长非掺杂GaN层。其生长温度为1100℃,生长压力为150torr。
(4)在非掺杂GaN层上生长N型GaN层;
其中,通过MOCVD生长N型GaN层,其生长温度为1120℃,生长压力为100torr。
(5)在N型半导体层上生长第一阶梯层;
其中,通过MOCVD周期性生长N型AlwInxGa1-w-xN层和BN层,直至得到第一阶梯层,两者的生长温度均为900℃,生长压力为200torr。
(6)在第一阶梯层上生长第二阶梯层;
其中,通过MOCVD周期性生长N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层,直至得到第二阶梯层。其生长温度为950℃,生长压力为200torr。
(7)在第二阶梯层上生长第三阶梯层,得到V坑控制层;
其中,通过MOCVD周期性生长N型AlγInδGa1-γ-δN层和Si3N4层,直至得到第三阶梯层。其生长温度为1020℃,生长压力为200torr。
(8)在V坑控制层上生长多量子阱层;
其中,通过MOCVD在V坑控制层上周期性生长InGaN量子阱层与AlGaN量子垒层,直至得到多量子阱层。其中,InGaN量子阱层的生长温度为780℃,生长压力为200torr。AlGaN量子垒层的生长温度为930℃,生长压力为200torr。
(9)在多量子阱层上生长电子阻挡层;
其中,通过MOCVD生长AlGaN层,作为电子阻挡层,其生长温度为980℃,生长压力为180torr。
(10)在电子阻挡层上生长P型半导体层;
具体的,通过MOCVD生长P型GaN层,作为P型半导体层,其生长温度为1020℃,生长压力为300torr。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于:
沿外延片生长方向,N型AlwInxGa1-w-xN层511中的Al组分呈递减变化,In组分呈递增变化,N型AlyInzGa1-y-zN层521中的Al组分呈递减变化,In组分呈递增变化,N型AlγInδGa1-γ-δN层531中的Al组分呈递减变化,In组分呈递增变化。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例2的区别在于:
N型AlwInxGa1-w-xN层511中Si掺杂浓度为1×1018cm-3,N型AlyInzGa1-y-zN层521中Si掺杂浓度为1×1018cm-3,N型AlγInδGa1-γ-δN层531中Si掺杂浓度为5×1016cm-3。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片,其与实施例3区别在于:
沿外延片生长方向,N型AlγInδGa1-γ-δN层531的掺杂浓度呈递减变化其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于:
不包括V坑控制层,相应的,制备方法中也不包括制备该层的步骤。
其余均与实施例1相同。
将实施例1~实施例4,对比例1得到的发光二极管外延片进行测试,并以对比例1的数据为基准,计算发光效率提升率。
具体结果如下表所示:
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种发光二极管外延片,其特征在于,包括衬底,依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;所述V坑控制层包括依次层叠于所述N型GaN层上的第一阶梯层、第二阶梯层和第三阶梯层;
所述第一阶梯层为N型AlwInxGa1-w-xN层和BN层交替层叠形成的周期性结构,所述第二阶梯层为N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层交替层叠形成的周期性结构,所述第三阶梯层为N型AlγInδGa1-γ-δN层和Si3N4层交替层叠形成的周期性结构;
其中,0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一阶梯层的周期数为5~10,所述N型AlwInxGa1-w-xN层的厚度为3nm~5nm,w为0.01~0.06,x为0.01~0.05,其掺杂浓度为1×1017cm-3~5×1018cm-3;
所述BN层的厚度为3nm~5nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述第二阶梯层的周期数为3~12,所述N型AlyInzGa1-y-zN层的厚度为2nm~4nm,y为0.03~0.08,z为0.02~0.07,其掺杂浓度为1×1017cm-3~5×1018cm-3;
所述BαInβGa1-α-βN层的厚度为2nm~4nm,α为0.2~0.6,β为0.03~0.08。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述第三阶梯层的周期数为2~4,所述N型AlγInδGa1-γ-δN层的厚度为3nm~5nm,γ为0.05~0.09,δ为0.04~0.09,其掺杂浓度为1×1015cm-3~1×1017cm-3;
所述Si3N4层的厚度为3nm~5nm。
5.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,沿外延片生长方向,所述N型AlwInxGa1-w-xN层中的Al组分呈递减变化,In组分呈递增变化,所述N型AlyInzGa1-y-zN层中的Al组分呈递减变化,In组分呈递增变化,所述N型AlγInδGa1-γ-δN层中的Al组分呈递减变化,In组分呈递增变化。
6.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,所述N型AlwInxGa1-w- xN层的掺杂浓度大于所述N型AlγInδGa1-γ-δN层的掺杂浓度;
所述N型AlyInzGa1-y-zN层的掺杂浓度大于所述N型AlγInδGa1-γ-δN层的掺杂浓度;
所述N型AlwInxGa1-w-xN层的掺杂浓度与所述N型AlyInzGa1-y-zN层的掺杂浓度相同或不同。
7.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,沿外延片生长方向,所述N型AlγInδGa1-γ-δN层的掺杂浓度呈递减变化。
8.如权利要求1~4任一项所述的发光二极管外延片,其特征在于,所述多量子阱层为InGaN量子阱层与AlGaN量子垒层交替层叠形成的周期性结构,其周期数为6~12;
所述InGaN量子阱层的厚度为2nm~5nm,其In组分占比为0.15~0.25;
所述AlGaN量子垒层的厚度为5nm~15nm,其Al组分占比为0.01~0.1。
9.一种发光二极管外延片的制备方法,用于制备如权利要求1~8任一项所述的发光二极管外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、V坑控制层、多量子阱层、电子阻挡层和P型半导体层;所述V坑控制层包括依次层叠于所述N型GaN层上的第一阶梯层、第二阶梯层和第三阶梯层;
所述第一阶梯层为N型AlwInxGa1-w-xN层和BN层交替层叠形成的周期性结构,所述第二阶梯层为N型AlyInzGa1-y-zN层和BαInβGa1-α-βN层交替层叠形成的周期性结构,所述第三阶梯层为N型AlγInδGa1-γ-δN层和Si3N4层交替层叠形成的周期性结构;
其中,0.01≤w≤y≤γ≤0.1,0.01≤x≤z≤δ≤0.1,α<y,z≤β;
其中,所述V坑控制层的生长温度为850℃~1050℃,生长压力为100torr~300torr。
10.一种发光二极管,其特征在于,包括如权利要求1~8任一项所述的发光二极管外延片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311870562.7A CN117810329B (zh) | 2023-12-29 | 2023-12-29 | 发光二极管外延片及其制备方法、发光二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311870562.7A CN117810329B (zh) | 2023-12-29 | 2023-12-29 | 发光二极管外延片及其制备方法、发光二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117810329A CN117810329A (zh) | 2024-04-02 |
| CN117810329B true CN117810329B (zh) | 2025-07-15 |
Family
ID=90433099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311870562.7A Active CN117810329B (zh) | 2023-12-29 | 2023-12-29 | 发光二极管外延片及其制备方法、发光二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117810329B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599648A (zh) * | 2020-12-16 | 2021-04-02 | 南京集芯光电技术研究院有限公司 | 基于h-BN的V型隧穿结LED外延结构及其制备方法 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60230602D1 (de) * | 2001-03-28 | 2009-02-12 | Nichia Corp | Nitrid-halbleiterelement |
| SG183608A1 (en) * | 2011-03-02 | 2012-09-27 | Soitec Silicon On Insulator | Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods |
| KR20150025264A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법 |
| DE102014116999B4 (de) * | 2014-11-20 | 2025-09-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| CN105932128B (zh) * | 2016-05-10 | 2018-04-06 | 厦门市三安光电科技有限公司 | 一种氮化物发光二极管的外延结构 |
| CN116053372B (zh) * | 2023-04-03 | 2023-06-02 | 江西兆驰半导体有限公司 | 深紫外发光二极管外延片及其制备方法、led |
-
2023
- 2023-12-29 CN CN202311870562.7A patent/CN117810329B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599648A (zh) * | 2020-12-16 | 2021-04-02 | 南京集芯光电技术研究院有限公司 | 基于h-BN的V型隧穿结LED外延结构及其制备方法 |
| CN116053369A (zh) * | 2023-03-31 | 2023-05-02 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117810329A (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100525545B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| US8502266B2 (en) | Nitride semiconductor light emitting device | |
| CN115458653B (zh) | 一种深紫外发光二极管外延片及其制备方法、发光二极管 | |
| CN115911202B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| KR101644156B1 (ko) | 양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| CN117239025B (zh) | GaN基绿光LED外延片及其制备方法、LED | |
| CN116344695B (zh) | 发光二极管外延片及其制备方法、led | |
| CN118231540A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116825918B (zh) | 发光二极管外延片及其制备方法 | |
| CN117810324B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116581210B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117954539A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117613167B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN118231539A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115295693B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN120239378B (zh) | 绿光Micro-LED外延结构及其制备方法、绿光Micro-LED | |
| CN116581216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| KR20120071572A (ko) | 다중양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| CN117810329B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| KR20080088221A (ko) | 초격자 구조의 웰층을 갖는 발광 다이오드 | |
| CN116936700B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN118676277A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117766652A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| KR100318289B1 (ko) | 질화물 반도체 발광소자 | |
| CN118231541A (zh) | Led外延片及其制备方法、led |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |