[go: up one dir, main page]

CN117529977A - 显示面板及其制造方法、显示装置 - Google Patents

显示面板及其制造方法、显示装置 Download PDF

Info

Publication number
CN117529977A
CN117529977A CN202280001652.XA CN202280001652A CN117529977A CN 117529977 A CN117529977 A CN 117529977A CN 202280001652 A CN202280001652 A CN 202280001652A CN 117529977 A CN117529977 A CN 117529977A
Authority
CN
China
Prior art keywords
layer
electrode
substrate
conductive layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202280001652.XA
Other languages
English (en)
Other versions
CN117529977B (zh
Inventor
胡迎宾
赵策
王明
王顺
宋嘉文
夏杨
张冬冬
张扬
闫梁臣
刘宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117529977A publication Critical patent/CN117529977A/zh
Application granted granted Critical
Publication of CN117529977B publication Critical patent/CN117529977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示面板及其制造方法、显示装置。显示面板包括：基板(BP)、驱动层(CL)和发光层(EE)；驱动层(CL)包括多组像素电路(PDCA)，驱动层(CL)的源漏金属层(SD)包括辅助电极(PA)，且辅助电极(PA)位于一组像素电路(PDCA)的一侧；发光层(EE)包括发光器件和转接结构(PAS)，发光器件的第二电极(COM)覆盖转接结构(PAS)的至少部分且与辅助电极(PA)连接。通过辅助电极(PA)的设置，可有效提高第二电极(COM)的电位均匀性；且由于发光功能层(EL)同时覆盖第一电极(An)和转接结构(PAS)，相对于图案化的发光功能层(EL)，简化了制造工艺。

Description

显示面板及其制造方法、显示装置 技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板及其制造方法、显示装置。
背景技术
随着显示面板的快速发展，用户对显示面板的画面显示要求越来越高。显示面板包括多个发光器件，以通过发光器件的发光实现画面的显示。其中，每个发光器件包括依次层叠的第一电极、发光功能层和第二电极，多个发光器件共用第二电极。在控制画面显示的过程中，由于第二电极压降的影响，导致第二电极的点位不均匀，如此多个发光器件的发光亮度不同，从而导致显示画面的亮度不均匀。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示面板及其制造方法、显示装置。
根据本公开的第一方面，提供一种显示面板，包括：
基板；
驱动层，位于所述基板的一侧，且包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
发光层，位于所述驱动层背离所述基板的一侧，所述发光层包括间隔分布的发光器件和转接结构，所述转接结构、所述辅助电极在所述基板上的正投影存在重合区域，所述发光器件包括沿背离所述基板的方向依次分布的第一电极、发光功能层和第二电极，所述第一电极与一所述像素电路连接，所述发光功能层覆盖所述第一电极和所述转接结构，且在所述转接结构的至少部分边缘形成断层，所述第二电极覆盖所述发光功能层，以及所述转接结构在所述发光功能层的断层处的裸露部分，且与所述辅助电极连接。
根据本公开任一所述的显示面板，所述驱动层具有朝向所述发光层的开孔， 所述转接结构的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内；
所述辅助电极包括在所述开孔处的裸露部，所述发光功能层包括覆盖部和隔断部，所述覆盖部和所述隔断部在所述转接结构的至少部分边缘处形成断层，所述覆盖部覆盖所述第一电极和所述转接结构，所述隔断部位于所述开孔内，且所述辅助电极的裸露部在所述基板上的正投影的至少部分边缘伸出所述隔断部在所述基板上的正投影；
所述第二电极覆盖所述转接结构的侧面，以及所述裸露部上未被所述隔断部覆盖的部分，且所述第二电极上覆盖所述发光功能层的部分和覆盖所述裸露部的部分连续。
根据本公开任一所述的显示面板，所述转接结构具有开口，且所述转接结构的至少部分开口边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内。
根据本公开任一所述的显示面板，所述转接结构的开口与所述驱动层的开孔的中心线重合，且所述开口的开口尺寸小于所述开孔的开孔尺寸。
根据本公开任一所述的显示面板，所述转接结构的边缘伸入所述开孔对应区域的长度大于或等于0.8微米且小于或等于1.2微米。
根据本公开任一所述的显示面板，所述转接结构包括沿背离所述基板的方向依次分布的第一导电层、金属层和第二导电层；
所述第一导电层、所述金属层和所述第二导电层中至少一结构层的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内，且剩余结构层在所述基板上的正投影与所述开孔在所述基板上的正投影不存在重合区域。
根据本公开任一所述的显示面板，所述第一导电层、所述金属层和所述第二导电层均具有开口；
所述第一导电层、所述金属层的开口边缘与所述开孔的孔壁平齐，所述第二导电层的至少部分开口边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内。
根据本公开任一所述的显示面板，所述转接结构通过过孔与所述辅助电极连接。
根据本公开任一所述的显示面板，所述转接结构包括沿背离所述基板的方向依次分布的第一导电层、第三导电层、金属层和第二导电层；
所述第一导电层通过过孔与所述辅助电极连接，所述第三导电层的材料为无机材料，所述金属层在所述基板上的正投影位于所述第三导电层在所述基板上的正投影内，且所述第二导电层的至少部分边缘伸出所述金属电层的边缘；
所述发光功能层覆盖所述第一电极、所述第二导电层、所述第三导电层，且所述发光功能层在所述第二导电层的边缘处形成断层，以裸露所述第三导电层的至少部分和/或所述金属层的侧面，所述第二电极层还覆盖所述第三导电层上未被所述发光功能层覆盖的部分和/或所述金属层的侧面。
根据本公开任一所述的显示面板，所述金属层在所述基板上的正投影的边缘位于所述第二导电层在所述基板上的正投影内。
根据本公开任一所述的显示面板，所述源漏金属层包括与多组所述像素电路一一对应的多个电源线，一所述电源线与对应的一组所述像素电路连接，且一所述电源线位于对应的一组所述像素电路远离所述辅助电极的一侧。
根据本公开任一所述的显示面板，所述辅助电极背离对应的电源线的一侧具有延伸部，所述转接结构、所述延伸部在所述基板上的正投影存在重合区域，所述第二电极覆盖所述转接结构且与所述延伸部连接。
根据本公开任一所述的显示面板，所述像素电路包括第一晶体管、第二晶体管、第三晶体管和存储电容；
所述第一晶体管的控制极与所述存储电容的第一极板、所述第二晶体管的第一极连接，所述第一晶体管的第一极用于加载电源信号，所述第一晶体管的第二极与所述存储电容的第二极板、所述第三晶体管的第一极连接，且与一所述第一电极连接；
所述第二晶体管的控制极用于加载第一扫描信号，所述第二晶体管的第二极用于加载数据信号；
所述第三晶体管的控制极用于加载第二扫描信号，所述第三晶体管的第二极用于加载感测信号。
根据本公开任一所述的显示面板，所述驱动层包括：
遮挡层，位于所述基板的一侧，且包括遮挡片；
半导体层，位于所述遮挡层背离所述基板的一侧，且包括所述第一晶体管、 所述第二晶体管和所述第三晶体管的有源部，所述有源部包括沟道区和位于所述沟道区两侧的两个连接部；
栅金属层，位于所述半导体层背离所述基板的一侧，且包括第一扫描线、第二扫描线和所述存储电容的第二极板，所述第一扫描线在所述第二晶体管的控制极加载所述第一扫描信号，所述第二扫描线在所述第三晶体管的控制极加载所述第二扫描信号；
源漏金属层，位于所述栅金属层背离所述基板的一侧，且还包括电源线、数据线、感测线和所述存储电容的第一极板，所述电源线在所述第一晶体管的第一极加载所述电源信号，所述数据线在所述第二晶体管的第二极加载所述数据信号，所述感测线在所述第三晶体管的第二极加载所述感测信号，所述存储电容的第一极板与所述遮挡片正相对且通过过孔连接；
平坦层，位于所述源漏金属层背离所述基板的一侧，且至少覆盖所述电源线、所述数据线、所述感测线、所述存储电容的第一极板和所述辅助电极。
根据本公开任一所述的显示面板，一组所述像素电路包括在列方向分布的多个电路单元，一所述单元电路包括呈两行两列分布的四个所述像素电路，对于一所述电路单元：
所述电源线、所述辅助电极均沿列方向延伸，且沿行方向分布，所述电源线在四个所述像素电路的第一晶体管的第一极加载电源信号；
四个所述遮挡片位于所述电源线与所述辅助电极之间，且各所述存储电容的第一极板、第二极板在所述基板上的正投影均位于相同像素电路的遮挡片在所述基板上的正投影内；
所述第一扫描线、所述第二扫描线均沿行方向延伸，且位于沿列方向的两个所述遮挡片之间，所述第一扫描线在四个所述像素电路的第二晶体管的控制极加载第一扫描信号，所述第二扫描线在四个所述像素电路的第三晶体管的控制极加载第二扫描信号；
所述数据线沿列方向延伸，沿行方向的两个所述遮挡片的两侧均具有一所述数据线，且四个所述数据线位于位于所述电源线与所述辅助电极之间，一所述数据线在一所述像素电路的第二晶体管的第二极加载数据信号；
所述感测线沿列方向延伸，且位于沿行方向的两个所述遮挡片之间，所述感测线为四个所述像素电路的第三晶体管的第二极加载感测信号。
根据本公开的第二方面，提供了一种显示面板的制造方法，所述方法包括：
提供一基板；
在所述基板的一侧制造驱动层，所述驱动层包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
在所述驱动层背离所述基板的一侧制造第一电极层，所述第一电极层包括间隔分布的第一电极和转接结构，一所述第一电极与一所述像素电路连接，所述转接结构、所述辅助电极在所述基板上的正投影存在重合区域；
对所述转接结构和所述驱动层进行刻蚀，以在所述驱动层形成朝向所述第一电极层且裸露所述辅助电极的开孔，所述转接结构的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内；
在所述第一电极层背离所述基板的一侧制造发光功能层，所述发光功能层包括覆盖部和隔断部，所述覆盖部覆盖所述第一电极和所述转接结构，所述隔断部位于所述开孔内，所述覆盖部和所述隔断部在所述转接结构的至少部分边缘处形成断层，且所述辅助电极的裸露部在所述基板上的正投影的至少部分边缘伸出所述隔断部在所述基板上的正投影；
在所述发光功能层背离所述基板的一侧制造第二电极层，所述第二电极层覆盖所述发光功能层，以及所述辅助电极的裸露部上未被所述隔断部覆盖的部分。
根据本公开的第三方面，提供了一种显示面板的制造方法，所述方法包括：
提供一基板；
在所述基板的一侧制造驱动层，所述驱动层包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
在所述驱动层背离所述基板的一侧制造第一电极层，所述第一电极层包括间隔分布的第一电极和转接结构，一所述第一电极与一所述像素电路连接，所 述转接结构包括沿背离所述基板的方向依次分布的第一导电层、第三导电层、金属层和第二导电层，所述第三导电层的材料为无机材料，所述金属层在所述基板上的正投影位于所述第三导电层在所述基板上的正投影内，且所述第二导电层的至少部分边缘伸出所述金属电层的边缘；
在所述第一电极层背离所述基板的一侧制造发光功能层，所述发光功能层覆盖所述第一电极、所述第二导电层、所述第三导电层，且所述发光功能层在所述第二导电层的边缘处形成断层，以裸露所述第二导电层的至少部分和/或所述金属层的侧面；
在所述发光功能层背离所述基板的一侧制造第二电极层，所述第二电极层覆盖所述发光功能层，以及所述第二导电层上未被所述发光功能层覆盖的部分和/或所述金属层的侧面。
根据本公开的第四个方面，提供了一种显示装置，包括上述第一方面所述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式提供的一种显示面板的剖面结构示意图。
图2为本公开实施方式提供的另一种显示面板的剖面结构示意图。
图3为本公开实施方式提供的一种驱动层的版图示意图。
图4为本公开实施方式提供的一种源漏金属层的版图示意图。
图5为本公开实施方式提供的另一种驱动层的版图示意图。
图6为本公开实施方式提供的一种像素电路的示意图。
图7为本公开实施方式提供的一种遮挡层的版图示意图。
图8为本公开实施方式提供的一种半导体层的版图示意图。
图9为本公开实施方式提供的一种栅金属层的版图示意图。
图10为本公开实施方式提供的一种显示面板的制造方法的流程示意图。
图11为本公开实施方式提供的另一种显示面板的制造方法的流程示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流可以流过漏电极、沟道区域以及源电极。沟道区域是指电流主要流过的区域。
本公开所涉及的第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“第一极”和“第二极”可以互相调换。
本公开实施方式提供了一种显示面板，如图1或图2所示，该显示面板包括：基板BP、驱动层CL和发光层EE，驱动层CL位于基板BP的一侧，发光层EE位于驱动层CL背离基板BP的一侧。驱动层CL包括多个像素电路PDCA，发光层EE包括阵列分布的多个发光器件，多个像素电路PDCA与多个发光器件一一对应，且一发光器件与对应的一像素电路PDCA连接，如此能够在像素电路PDCA的驱动下控制对应的发光器件发光，以实现显示面板上画面的显示。
其中，基板BP的材料可以为无机材料，也可以为有机材料。举例而言，在一些实施方式中，基板BP的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在另一些实施方式中，基板BP的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。
可选地，基板BP除了可以为单层材料外，还可以为多层材料的复合。举例而言，在一些实施方式中，基板BP包括依次层叠设置的底膜层、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
本公开实施方式中，一个像素电路PDCA可以包括有多个晶体管和存储电容CP。
其中，晶体管可以为薄膜晶体管，薄膜晶体管可以选自顶栅型薄膜晶体管、底栅型薄膜晶体管或者双栅型薄膜晶体管；存储电容CP可以为双极板电容或者三级班电容。薄膜晶体管的有源层的材料可以为非晶硅半导体材料、低温多晶硅半导体材料、金属氧化物半导体材料、有机半导体材料或者其他类型的半导体材料；薄膜晶体管可以为N型薄膜晶体管或者P型薄膜晶体管。
可以理解的是，一个像素电路PDCA包括的多个晶体管中，任意两个晶体管之间的类型可以相同或者不相同。示例性地，在一些实施方式中，一个像素电路PDCA中的部分晶体管可以为N型晶体管且部分晶体管可以为P型晶体管。再示例性地，在另一些实施方式中，一个像素电路PDCA中的部分晶体管 的有源层的材料可以为低温多晶硅半导体材料，且部分晶体管的有源层的材料可以为金属氧化物半导体材料。
本公开实施方式中，如图1或图2所示，驱动层CL包括在背离基板BP的方向依次分布的绝缘缓冲层BUF、晶体管层、层间电介质层ILD、源漏金属层SD和平坦层PLN，晶体管层包括层叠于基板BP和层间电介质层ILD之间的半导体层ACT、栅极绝缘层GI、栅金属层Ga。晶体管层包括的各膜层的位置关系可以根据薄膜晶体管的膜层结构确定。
在一些实施方式中，绝缘缓冲层BUF的材料可以为氧化硅、氮化硅等无机绝缘材料，绝缘缓冲层BUF可以为一层无机材料层，也可以为多层层叠的无机材料层。半导体层ACT可以用于形成像素电路PDCA包括的各晶体管的有源部，各有源部包括沟道区和位于沟道区两侧的两个连接部(即源极和漏极)。其中，沟道区可以保持半导体特性，两个连接部对应的半导体材料被局部或者全部导体化。栅金属层Ga可以用于形成扫描线等栅金属层走线，还可以用于形成存储电容CP的第二极板CP2。源漏金属层SD可以用于形成电源线VDD、数据线DA、感测线SE、连接线等源漏金属层走线，还可以用于形成用于形成存储电容CP的第一极板CP1。平坦层PLN设有多个第一过孔，多个像素电路PDCA、多个第一过孔、多个发光器件一一对应，一发光器件的第一电极An通过对应的第一过孔与对应的像素电路PDCA连接。
在一些实施方式中，如图1或图2所示，晶体管层包括在背离基板BP的方向依次层叠的半导体层ACT、栅极绝缘层GI和栅金属层Ga，如此所形成的薄膜晶体管为顶栅型薄膜晶体管。在另一些实施方式中，晶体管层包括在背离基板BP的方向依次层叠的栅金属层Ga、栅极绝缘层GI和半导体层ACT，如此所形成的薄膜晶体管为底栅型薄膜晶体管。
在一些实施方式中，半导体层ACT可以为一层半导体层ACT，也可以为两层半导体层ACT。示例性地，半导体层ACT包括低温多晶硅半导体层ACT。栅金属层Ga可以为一层栅金属层Ga，也可以两层或者三层栅金属层Ga。示例性地，栅金属层Ga包括一层栅金属层Ga。
可以理解的是，当栅金属层Ga或者半导体层ACT等具有多层结构时，晶体管层中的栅极绝缘层GI可以进行适应性地增减。示例性地，在一些实施方式中，驱动层CL包括的晶体管层包括依次层叠设置于基板BP的低温多晶硅半导体层、栅极绝缘层GI、一层栅金属层Ga。
在一些实施方式中，源漏金属层SD可以为一层源漏金属层SD，也可以为两层或者三层源漏金属层SD。示例性地，驱动层CL包括的源漏金属层SD包括一层源漏金属层SD。
可选地，如图1或图2所示，驱动层CL还包括设于源漏金属层SD和平坦层PLN之间的钝化层PVX，以通过钝化层PVX的设置实现对源漏金属层SD的保护。
可选地，如图1或图2所示，驱动层CL还包括设于绝缘缓冲层BUF与基板BP之间的遮挡层BSM，遮挡层BSM可以与至少部分晶体管的沟道区交叠，以遮蔽照射向晶体管的光线，使得晶体管的电学特性稳定。
本公开实施方式中，发光器件可以为有机电致发光二极管、微发光二极管、量子点-有机电致发光二极管、量子点发光二极管或者其他类型的发光器件。
示例性地，在一些实施方式中，发光器件为有机电致发光二极管，则该显示面板为OLED显示面板。如下，以发光器件为有机电致发光二极管为例，对发光器件的一种可行结构进行示例性的介绍。
可选地，如图1或图2所示，发光层EE还包括设于驱动层CL背离基板BP一侧的像素定义层PDL，像素定义层PDL设有与多个发光器件一一对应的像素开口，发光器件包括沿背离基板BP的方向依次分布层叠的第一电极An、发光功能层EL和第二电极COM，第一电极An通过过孔与一像素电路PDCA连接。第一电极An包括在对应的像素开口处裸露的裸露区和被像素定义层PDL覆盖的区域，第一电极An的裸露区形成相应发光器件的发光区。
其中，发光功能层EL可以包括有机电致发光材料层，以及可以包括有空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一种或者多种。
在一些实施方式中，显示面板还可以包括薄膜封装层。薄膜封装层设于发光层EE背离基板BP的一侧，可以包括交替层叠设置的无机封装层和有机封装层。无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层EL而导致材料降解。有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。
其中，显示面板具有显示区和位于显示区外围的外围区，无机封装层的边缘可以位于外围区，有机封装层的边缘可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层包括依次层叠于发光层EE背离基板BP一 侧的第一无机封装层、有机封装层和第二无机封装层。
在一些实施方式中，显示面板还可以包括触控功能层，触控功能层设于薄膜封装层背离基板BP的一侧，用于实现显示面板的触控操作。
本公开实施方式中，如图1或图2所示，发光器件包括沿背离基板BP的方向依次分布的第一电极An、发光功能层EL和第二电极COM。对于顶发射的发光器件，且以第二电极COM为阴极为例，为了保证发光器件的发光效果，第二电极COM需要选用透过率较高、电阻低，且功函匹配低的材料制造。
相关技术中，常用的第二电极COM的材料为IZO、Mg/Ag合金等，这些材料虽然具有良好的透过率，但是这些材料的电阻相对较大，如此使得第二电极COM的压降较大，即多个发光器件的第二电极COM的电位不均匀。而为了保证第二电极COM具有良好的透过率，同时具有较小的压降，通常会在制造第一电极An的同时制造与第一电极An间隔分布的辅助电极PA，并将第二电极COM与辅助电极PA连接。如此，以增大第二电极COM的有效面积，从而实现压降的减小。
本公开实施方式中，如图3和图4所示，驱动层CL包括沿行方向分布的多组像素电路PDCA，驱动层CL包括源漏金属层SD，源漏金属层SD包括与至少一组像素电路PDCA一一对应的辅助电极PA，且一辅助电极PA位于对应的一组像素电路PDCA的一侧；如图1或图2所示，发光层EE包括间隔分布的发光器件和转接结构PAS，转接结构PAS、辅助电极PA在基板BP上的正投影存在重合区域，发光器件的发光功能层EL同时覆盖第一电极An和转接结构PAS，且在转接结构PAS的至少部分边缘形成断层，发光器件的第二电极COM覆盖同时发光功能层EL，以及转接结构PAS在发光功能层EL的断层处的裸露部分，且与辅助电极PA连接。
如此，通过源漏金属层SD中辅助电极PA的设置，以及第二电极COM与辅助电极PA的连接，可有效降低第二电极COM的压降，进而有效提高多个发光器件的第二电极COM的电位均匀性，从而保证显示面板显示画面时亮度的均匀性。另外，对于设置在源漏金属层SD的辅助电极PA，可设置辅助电极PA在列方向延伸，以有效增大辅助电极PA在基板BP上正投影的面积，进而进一步降低第二电极COM的压降。再者，通过转接结构PAS的设置，避免 了第二电极COM在发光器件的周边发生断层的问题，且在后续通过封装层对发光器件进行封装时，避免封装层包括的有机膜层在发光器件发光器件的周边发生断层的问题。而在制造工艺上，由于发光功能层EL可以同时覆盖第一电极An和转接结构PAS，从而相对于图案化的发光功能层EL，简化了制造工艺。
其中，对于多组像素电路PDCA，可以是部分像素电路PDCA组中的每组像素电路PDCA具有对应的辅助电极PA，也可以是多组像素电路PDCA中的每组像素电路PDCA具有对应的辅助电极PA，本公开实施方式对此不做限定。
在一实施例中，如图1所示，驱动层CL具有朝向发光层EE的开孔CL1，转接结构PAS的至少部分边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内；辅助电极PA包括在开孔CL1处的裸露部PA1，发光功能层EL包括覆盖部和隔断部，覆盖部和隔断部在转接结构PAS的至少部分边缘处形成断层，覆盖部覆盖第一电极An和转接结构PAS，隔断部位于开孔CL1内，且辅助电极PA的裸露部PA1在基板BP上的正投影的至少部分边缘伸出隔断部在基板BP上的正投影；第二电极COM覆盖转接结构PAS的侧面，以及裸露部PA1上未被隔断部覆盖的部分，且第二电极COM上覆盖发光功能层EL的部分和覆盖裸露部PA1的部分连续。
如此，第二电极COM覆盖辅助电极PA的裸露部PA1分的一部分，以实现第二电极COM与辅助电极PA的连接。对于转接结构PAS，只需要保证转接结构PAS的至少部分边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内，从而避免了转接结构PAS的厚度较大的情况，进而减小了在制造转接结构PAS时鼓包发生的可能；另外，在刻蚀得到多个发光器件的第一电极An时，可同时进行刻蚀得到转接结构PAS，从而无需单独制造转接结构PAS，简化了制造工艺。
在发光层EE的制造过程中，对于驱动层CL具有开孔CL1，且转接结构PAS的至少部分边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内的情况，在制造发光功能层EL时，发光功能层EL可在转接结构PAS的至少部分边缘处形成断层，也即是上述所述的覆盖部和隔断部之间具有断层，以保证在形成发光功能层EL后，辅助电极PA的裸露部PA1上仍有部分未被发光功能层EL覆盖，从而在继续制造第二电极COM时，能够保证第二电极COM覆盖辅助电极PA的裸露部PA1上未被发光功能层EL覆盖的部分，以实 现第二电极COM与辅助电极PA的连接。
其中，转接结构PAS的边缘至少包括外周边缘，具体可根据转接结构PAS的形状进行确定。示例地，转接结构PAS具有缺口或者开口PAS1，此时转接结构PAS的边缘包括外周边缘，以及缺口边缘或开口边缘。对于转接结构PAS的外周边缘而言，只能是外周边缘的一部分在基板BP上的正投影位于开孔CL1在基板BP上的正投影内；对于转接结构PAS的缺口边缘、开口边缘而言，以开口边缘为例，可以是转接结构PAS的开口边缘的一部分在基板BP上的正投影位于开孔CL1在基板BP上的正投影内，也可以是整个开口边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内，只要能够保证平坦层PLN对转接结构PAS的支撑即可，本公开实施方式对此不做限定。
继续以转接结构PAS的开口边缘为例，当转接结构PAS的整个开口边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内时，能够提高发光功能层EL在转接结构PAS的开口边缘处发生断层的概率，且保证辅助电极PA的裸露部PA1未被发光功能层EL完全覆盖。
以转接结构PAS具有开口PAS1为例，如图1所示，转接结构PAS的开口PAS1与驱动层CL的开孔CL1的中心线重合，且开口PAS1的开口PAS1尺寸小于开孔CL1的开孔CL1尺寸。也即是转接结构PAS的整个开口边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内。
结合上述所述，驱动层CL包括位于源漏金属层SD背离基板BP一侧的平坦层PLN，此时平坦层PLN具有开孔CL1，以对辅助电极PA的一部分进行裸露。平坦层PLN可以具有一个用于裸露辅助电极PA的开孔CL1，也可以具有多个用于裸露辅助电极PA的开孔CL1，如此第二电极COM与辅助电极PA在多个位置连接，以保证连接的稳定性。
其中，平坦层PLN上的开孔CL1可在形成转接结构PAS后根据转接结构PAS的位置进行刻蚀得到，以保证转接结构PAS的至少部分边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内。
其中，平坦层PLN上设置开孔CL1时，为了保证发光功能层EL在转接结构PAS的边缘处能够形成断层，且发光功能层EL未能全部覆盖辅助电极PA的裸露部PA1，转接结构PAS的边缘伸入开孔CL1对应区域的长度大于或等于0.8微米且小于或等于1.2微米。也即是转接结构PAS、驱动层CL上的开 孔CL1在基板BP上正投影的重合区域的径向尺寸大于或等于0.8微米且小于或等于1.2微米。
本公开实施方式中，转接结构PAS可以为单层结构，也可以为多层结构。当转接结构PAS为单层结构时，转接结构PAS的材料可以为ITO，或者其他导电材料；当转接结构PAS为多层结构时，示例地，如图1所示，转接结构PAS包括沿背离基板BP的方向依次分布的第一导电层PASa、金属层PASb和第二导电层PASc。
其中，第一导电层PASa、金属层PASb和第二导电层PASc中至少一结构层的至少部分边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内，且剩余结构层在基板BP上的正投影与开孔CL1在基板BP上的正投影不存在重合区域。如此，在后续制造发光功能层EL时能够保证发光功能层EL在该至少部分边缘处形成断层。
对于任一结构层的边缘可以是上述所述的外周边缘，也可以是上述所述的转接结构PAS的缺口边缘或开口边缘。示例地，如图1所示，第一导电层PASa、金属层PASb和第二导电层PASc均具有开口PAS1，第一导电层PASa、金属层PASb的开口边缘与开孔CL1的孔壁平齐，第二导电层PASc的至少部分开口边缘在基板BP上的正投影位于开孔CL1在基板BP上的正投影内。
其中，第一导电层PASa、第二导电层PASc的材料均可以为ITO等，金属层PASb的材料可以为Al、Al合金、Ag等。金属层PASb的厚度大于或等于30纳米且小于或等于150纳米，第二导电层PASc的厚度大于或等于10纳米且小于或等于140纳米。
在另一实施例中，如图2所示，转接结构PAS通过过孔与辅助电极PA连接。如此，在第二电极COM覆盖转接结构PAS的至少部分的情况下，实现第二电极COM与辅助电极PA的连接。
在此情况下，为了保证第二电极COM对转接结构PAS的至少部分的覆盖，在一些实施方式中，转接结构PAS包括沿背离基板BP的方向依次分布的第一导电层PASa、金属层PASb和第二导电层PASc；第一导电层PASa通过过孔与辅助电极PA连接，金属层PASb在基板BP上的正投影位于第一导电层PASa在基板BP上的正投影内，且第二导电层PASc的至少部分边缘伸出金属电层PASb的边缘。如此，通过第一导电层PASa、金属层PASb、第二导电层PASc 形成“工”字形结构。
发光功能层EL覆盖第一电极An、第二导电层PASc、第一导电层PASa，且发光功能层EL在“工”字形的转接结构PAS的作用下形成断层，即发光功能层EL在第二导电层PASc的边缘处形成断层，以裸露第一导电层PASa的至少部分和/或金属层的侧面，第二电极COM除了覆盖发光功能层EL外，还覆盖第一导电层PASa上未被发光功能层EL覆盖的部分和/或金属层的侧面。如此，实现第二电极COM对转接结构PAS的至少部分的覆盖。
在另一些实施方式中，如图2所示，转接结构PAS包括沿背离基板BP的方向依次分布的第一导电层PASa、第三导电层PASd、金属层PASb和第二导电层PASc，第一导电层PASa通过过孔与辅助电极PA连接，第三导电层PASd的材料为无机材料，金属层PASb在基板BP上的正投影位于第三导电层PASd在基板BP上的正投影内，且第二导电层PASc的至少部分边缘伸出金属电PASb的边缘。如此，通过第三导电层PASd、金属层PASb、第二导电层PASc形成“工”字形结构。
继续如图2所示，发光功能层EL覆盖第一电极An、第二导电层PASc、第三导电层PASd，且发光功能层EL在“工”字形的转接结构PAS的作用下形成断层，即发光功能层EL在第二导电层PASc的边缘处形成断层，以裸露第三导电层PASd的至少部分和/或金属层PASb的侧面，第二电极COM除了覆盖发光功能层EL外，还覆盖第三导电层PASd上未被发光功能层EL覆盖的部分和/或金属层PASb的侧面。如此，实现第二电极COM对转接结构PAS的至少部分的覆盖。
对于上述两种实施方式，可以是第二导电层PASc的部分边缘伸出金属层PASb的边缘，也可以是第二导电层PASc的全部边缘均伸出金属层PASb的边缘，也即是金属层PASb在基板BP上的正投影的边缘位于第二导电层PASc在基板BP上的正投影内。当金属层PASb在基板BP上的正投影的边缘位于第二导电层PASc在基板BP上的正投影内时，能够提高发光功能层EL在第二导电层PASc的边缘处发生断层的概率，且保证第一导电层PASa或第三导电层PASd未被发光功能层EL完全覆盖。
对于包括第一导电层PASa、金属层PASb和第二导电层PASc的转接结构PAS，在制造该转接结构PAS时，先制造图案化的第一导电层PASa，以便于 对前期制造的膜层结构进行检测，在完成检测后，先制造整层的金属层PASb和第二导电层PASc，在经过刻蚀得到“工”字形的转接结构PAS。由于在制造整层的金属层PASb时，金属层PASb直接与平坦层PLN(有机材料层)接触，在此情况下金属层PASb容易产生鼓包的现象，也即是制造完成的转接结构PAS容易存在鼓包的现象。
而对于包括第一导电层PASa、第三导电层PASd、金属层PASb、第二导电层PASc的转接结构PAS，在制造该转接结构PAS时，得到图案化的第一导电层PASa后，可同时制造第三导电层PASd、金属层PASb、第二导电层PASc，再对第三导电层PASd、金属层PASb、第二导电层PASc进行刻蚀，以得到“工”字形的转接结构PAS。由于先制造了整层的第三导电层PASd，且第三导电层PASd为无机材料层，从而避免了金属层PASb与平坦层PLN(有机材料层)的接触，从而避免了金属层PASb产生鼓包的现象，也即是避免了转接结构PAS存在鼓包的现象。
本公开实施方式中，如图3和图4所示，源漏金属层SD包括与多组像素电路PDCA一一对应的多个电源线VDD，一电源线VDD与对应的一组像素电路PDCA连接，且一电源线VDD位于对应的一组像素电路PDCA远离辅助电极PA的一侧。
如此，对于一组像素电路PDCA来说，将电源线VDD和辅助电极PA设置在沿行方向的两侧，以增大电源线VDD与辅助电极PA之间的距离，从而避免产生相互干扰的问题。而对于多组像素电路PDCA，为了避免电源线VDD与辅助电极PA之间的距离较近，相邻两组像素电路PDCA之间的走线区包括电源线VDD、辅助电极PA中的一者，示例地，如图5所示，相邻两组像素电路PDCA之间的走线区仅包括辅助电极PA；或者相邻两组像素电路PDCA之间的走线区同时包括电源线VDD和辅助电极PA，且电源线VDD与辅助电极PA在行方向上的距离大于参考距离。如此，以减小一组像素电路PDCA对应的电源线VDD可能对相邻组像素电路PDCA对应的辅助电极PA产生的干扰，从而保证辅助电极PA设置有的有效性(即能够有效减小第二电极COM的压降)。其中，对于走线区同时包括电源线VDD和辅助电极PA的情况，电源线VDD与辅助电极PA在行方向的距离可根据具体试验进行确定，本公开实施方 式对此不做限定。
其中，如图3或图4所示，辅助电极PA背离对应的电源线VDD的一侧具有延伸部PA1，转接结构PAS、延伸部PA1在基板BP上的正投影存在重合区域，第二电极COM覆盖转接结构PAS的至少部分且与延伸部PA1连接。延伸部PA1的数量可以是一个，也可以是多个。示例地，如图3或图4所示，辅助电极PA具有四个延伸部PA1，第二电极COM与四个延伸部PA1连接，以保证第二电极COM与辅助电极PA连接的稳定性。
本公开实施方式中，像素电路PDCA可以是3T1C、4T1C等电路，只要能驱动发光器件发光即可。接下来以3T1C为例对驱动层CL的结构进行详细解释。
如图6所示，像素电路PDCA包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容CP；第一晶体管T1的控制极与存储电容CP的第一极板CP1、第二晶体管T2的第一极连接，第一晶体管T1的第一极用于加载电源信号，第一晶体管T1的第二极与存储电容CP的第二极板CP2、第三晶体管T3的第一极连接，且与一第一电极An连接；第二晶体管T2的控制极用于加载第一扫描信号，第二晶体管T2的第二极用于加载数据信号；第三晶体管T3的控制极用于加载第二扫描信号，第三晶体管T3的第二极用于加载感测信号。
如图1或图2所示，驱动层CL包括遮挡层BSM、绝缘缓冲层BUF、半导体层ACT、栅极绝缘层GI、栅金属层Ga、层间电介质层ILD、源漏金属层SD和平坦层PLN。
如图1或图2，以及图4、图7、图8和图9所示，遮挡层BSM位于基板BP的一侧，且包括遮挡片BSM1；半导体层ACT位于遮挡层BSM背离基板BP的一侧，且包括第一晶体管T1、第二晶体管T2和第三晶体管T3的有源部，有源部包括沟道区和位于沟道区两侧的两个连接部；栅金属层Ga位于半导体层ACT背离基板BP的一侧，且包括第一扫描线G1、第二扫描线G2和存储电容CP的第二极板CP2，第一扫描线G1在第二晶体管T2的控制极加载第一扫描信号，第二扫描线G2在第三晶体管T3的控制极加载第二扫描信号；源漏金属层SD位于栅金属层Ga背离基板BP的一侧，且还包括电源线VDD、数据线DA、感测线SE和存储电容CP的第一极板CP1，电源线VDD在第一晶体管T1 的第一极加载电源信号，数据线DA在第二晶体管T2的第二极加载数据信号，感测线SE在第三晶体管T3的第二极加载感测信号，存储电容CP的第一极板CP1与遮挡片BSM1正相对且通过过孔连接；平坦层PLN位于源漏金属层SD背离基板BP的一侧，且至少覆盖电源线VDD、数据线DA、感测线SE、存储电容CP的第一极板CP1和辅助电极PA。
其中，一组像素电路PDCA包括在列方向分布的多个电路单元PDCC，一单元电路包括呈两行两列分布的四个像素电路PDCA，对于一电路单元PDCC：如图3和图4所示，电源线VDD、辅助电极PA均沿列方向延伸，且沿行方向分布，电源线VDD在四个像素电路PDCA的第一晶体管T1的第一极加载电源信号；如图3和图7所示，四个遮挡片BSM1位于电源线VDD与辅助电极PA之间，且如图3、图8和图9所示，各像素电路PDCA的存储电容CP的第一极板CP1、第二极板CP2在基板BP上的正投影均位于相同像素电路PDCA的遮挡片BSM1在基板BP上的正投影内；如图3和图9所示，第一扫描线G1、第二扫描线G2均沿行方向延伸，且位于沿列方向的两个遮挡片BSM1之间，第一扫描线G1在四个像素电路PDCA的第二晶体管T2的控制极加载第一扫描信号，第二扫描线G2在四个像素电路PDCA的第三晶体管T3的控制极加载第二扫描信号；如图3和图4所示，数据线DA沿列方向延伸，沿行方向的两个遮挡片BSM1的两侧均具有一数据线DA，且四个数据线DA位于位于电源线VDD与辅助电极PA之间，一数据线DA在一像素电路PDCA的第二晶体管T2的第二极加载数据信号；如图3和图4所示，感测线SE沿列方向延伸，且位于沿行方向的两个遮挡片BSM1之间，感测线SE为四个像素电路PDCA的第三晶体管T3的第二极加载感测信号。
如图7所示，遮挡层BSM还包括连接片BSM2，如图9所示，栅金属层Ga还包括第一水平段L1和第二水平段L2，以及第一竖直段Y1和第二竖直段Y2；如图4所示，源漏金属层SD还包括多个连接线。
其中，如图3、图4、图7和图9所示，连接片BSM2的中部与源漏金属层SD的感测线SE存在交叠区域，且通过过孔连接；第一水平段L1与第一竖直段Y1连接，第一竖直段Y1与源漏金属层SD的电源线VDD存在交叠区域，且通过过孔连接；第二水平段L2与第一扫描线G1通过连接线LA连接；第二竖直段Y2与源漏金属层SD的辅助电极PA存在交叠区域，且通过过孔连接； 第二扫描线G2包括沿行方向延伸的扫描线本体G21和扫描线分支G22，扫描线分支G22位于扫描线本体G21背离第一扫描线G1的一侧，且扫描线分支G22的至少一端与扫描线本体G21连接。
另外，第一水平段L1、第一竖直段Y1的个数至少为两个，第二竖直段Y2的个数均可以为一个，也可为多个。
对于一个像素电路PDCA，如图3和图8所示，第一晶体管T1的沟道区与存储电容CP的第二极板CP2在基板BP上的正投影存在重合区域，第一晶体管T1的一连接部与存储电容CP的第一极板CP1通过过孔连接，第一晶体管T1的另一连接部与第一水平段L1通过连接线LB连接；第二晶体管T2的沟道区与第二水平段L2在基板BP上的正投影存在重合区域，第二晶体管T2的一连接部与数据线DA通过连接线LC连接，第二晶体管T2的另一连接部与存储电容CP的第二极板CP2通过连接线LD连接；第三晶体管T3的沟道区与第二扫描线G2的扫描线本体G21或扫描线分支G22在基板BP上的正投影存在重合区域，第三晶体管T3的一连接部与存储电容CP的第一极板CP1通过连接线LE连接，第三晶体管T3的另一连接部与连接片BSM2的端部通过连接线LF连接。
其中，对于一个电路单元PDCC，如图3和图8所示，在列方向上的两个像素电路PDCA，这两个像素电路PDCA的第三晶体管T3的有源部为一整体结构，即两个第三晶体管T3共用一连接部，且共用的连接部用于与连接片BSM2的端部连接；在行方向上的两个像素电路PDCA，这两个像素电路PDCA的第一晶体管T1的一连接部与同一第一水平段L1连接。
本公开实施方式中，还提供了一种显示面板的制造方法。该方法用于制造上述实施方式中一实施例所述的显示面板。如图10所示，该方法包括如下步骤S110～步骤S160。
步骤S110、提供一基板。
步骤S120、在基板的一侧制造驱动层，驱动层包括沿行方向分布的多组像素电路，驱动层包括源漏金属层，源漏金属层包括与至少一组像素电路一一对应的辅助电极，且一辅助电极位于对应的一组像素电路的一侧。
步骤S130、在驱动层背离基板的一侧制造第一电极层，第一电极层包括 间隔分布的第一电极和转接结构，一第一电极与一像素电路连接，转接结构、辅助电极在基板上的正投影存在重合区域。
步骤S140、对转接结构和驱动层进行刻蚀，以在驱动层形成朝向第一电极层且裸露辅助电极的开孔，转接结构的至少部分边缘在基板上的正投影位于开孔在基板上的正投影内。
步骤S150、在第一电极层背离基板的一侧制造发光功能层，发光功能层包括覆盖部和隔断部，覆盖部覆盖第一电极和转接结构，隔断部位于开孔内，覆盖部和隔断部在转接结构的至少部分边缘处形成断层，且辅助电极的裸露部在基板上的正投影的至少部分边缘伸出隔断部在基板上的正投影。
步骤S160、在发光功能层背离基板的一侧制造第二电极层，第二电极层覆盖发光功能层，以及辅助电极的裸露部上未被隔断部覆盖的部分。
其中，以转接结构包括第一导电层、金属层和第二导电层为例，上述对转接结构和驱动层所进行的刻蚀，具体包括：在驱动层背离基板的一侧依次形成整层的第一导电层、金属层和第二导电层；对第一导电层、金属层和第二导电层进行刻蚀，以使得第二导电层的至少部分边缘伸出金属层的边缘，且金属层的边缘至少与第一导电层的边缘平齐；对驱动层进行刻蚀，以使得驱动层具有朝向第一电极层的开孔，且第一导电层的边缘与开孔的孔壁平齐。如此，以保证转接结构的至少部分边缘在基板上的正投影位于开孔在基板上的正投影内。
本公开实施方式中，第二电极覆盖辅助电极的裸露部分的一部分，以实现第二电极与辅助电极的连接，从而可有效降低第二电极的压降，进而有效提高多个发光器件的第二电极的电位均匀性，从而保证显示面板显示画面时亮度的均匀性。另外，对于设置在源漏金属层的辅助电极，可设置辅助电极在列方向延伸，以有效增大辅助电极在基板上正投影的面积，进而进一步降低第二电极的压降。再者，对于转接结构，只需要保证转接结构的至少部分边缘在基板上的正投影位于开孔在基板上的正投影内，从而避免了转接结构的厚度较大的情况，进而减小了在制造转接结构时鼓包发生的可能；在刻蚀得到多个发光器件的第一电极时，可同时进行刻蚀得到转接结构，从而无需单独制造转接结构，简化了制造工艺。
本公开实施方式中，还提供了另一种显示面板的制造方法，该方法用于制 造上述实施方式中另一实施例的显示面板。如图11所示，该方法包括如下步骤S210～步骤S260。
步骤S210、提供一基板。
步骤S220、在基板的一侧制造驱动层，驱动层包括沿行方向分布的多组像素电路，驱动层包括源漏金属层，源漏金属层包括与至少一组像素电路一一对应的辅助电极，且一辅助电极位于对应的一组像素电路的一侧。
步骤S230、在驱动层背离基板的一侧制造第一电极层，第一电极层包括间隔分布的第一电极和转接结构，一第一电极与一像素电路连接，转接结构包括沿背离基板的方向依次分布的第一导电层、第三导电层、金属层和第二导电层，第三导电层的材料为无机材料，金属层在基板上的正投影位于第三导电层在基板上的正投影内，且第二导电层的至少部分边缘伸出金属电层的边缘。
步骤S240、在第一电极层背离基板的一侧制造发光功能层，发光功能层覆盖第一电极、第二导电层、第三导电层，且发光功能层在第二导电层的边缘处形成断层，以裸露第二导电层的至少部分和/或金属层的侧面。
步骤S250、在发光功能层背离基板的一侧制造第二电极层，第二电极层覆盖发光功能层，以及第二导电层上未被发光功能层覆盖的部分和/或金属层的侧面。
其中，以转接结构包括第一导电层、第三导电层、金属层和第二导电层为例，在驱动层背离基板的一侧设置转接结构，具体包括：在驱动层上形成图案化的第一导电层，第一导电层通过过孔与辅助电极连接；在第一导电层背离基板的一侧依次形成整层的第三导电层、金属层和第二导电层；对第三导电层、金属层和第二导电层进行刻蚀，以形成“工”字形的转接结构(金属层在基板上的正投影位于第三导电层在基板上的正投影内，且第二导电层的至少部分边缘伸出金属电层的边缘)。
本公开实施方式中，转接结构与辅助电极通过过孔连接，第二电极覆盖转接结构的一部分，以实现第二电极与辅助电极的连接，从而可有效降低第二电极的压降，进而有效提高多个发光器件的第二电极的电位均匀性，从而保证显示面板显示画面时亮度的均匀性。另外，对于设置在源漏金属层的辅助电极，可设置辅助电极在列方向延伸，以有效增大辅助电极在基板上正投影的面积，进而进一步降低第二电极的压降。再者，对于转接结构，可通过第三导电层隔 绝金属层与平坦层(有机材料层)接触，从而从而避免了金属层产生鼓包的现象，也即是避免了转接结构存在鼓包的现象，提高了显示面板的良率。
需要说明的是，尽管在图10和图11中以特定顺序描述了本公开中显示面板的制造方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开还提供了一种显示装置，该显示装置包括如上述实施方式所述的显示面板。如此，通过上述实施方式所述的显示面板的使用，能够有效提高显示装置的显示画面亮度的均匀性，从而提高显示效果。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (18)

  1. 一种显示面板，其中，包括：
    基板；
    驱动层，位于所述基板的一侧，且包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
    发光层，位于所述驱动层背离所述基板的一侧，所述发光层包括间隔分布的发光器件和转接结构，所述转接结构、所述辅助电极在所述基板上的正投影存在重合区域，所述发光器件包括沿背离所述基板的方向依次分布的第一电极、发光功能层和第二电极，所述第一电极与一所述像素电路连接，所述发光功能层覆盖所述第一电极和所述转接结构，且在所述转接结构的至少部分边缘形成断层，所述第二电极覆盖所述发光功能层，以及所述转接结构在所述发光功能层的断层处的裸露部分，且与所述辅助电极连接。
  2. 如权利要求1所述的显示面板，其中，所述驱动层具有朝向所述发光层的开孔，所述转接结构的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内；
    所述辅助电极包括在所述开孔处的裸露部，所述发光功能层包括覆盖部和隔断部，所述覆盖部和所述隔断部在所述转接结构的至少部分边缘处形成断层，所述覆盖部覆盖所述第一电极和所述转接结构，所述隔断部位于所述开孔内，且所述辅助电极的裸露部在所述基板上的正投影的至少部分边缘伸出所述隔断部在所述基板上的正投影；
    所述第二电极覆盖所述转接结构的侧面，以及所述裸露部上未被所述隔断部覆盖的部分，且所述第二电极上覆盖所述发光功能层的部分和覆盖所述裸露部的部分连续。
  3. 如权利要求2所述的显示面板，其中，所述转接结构具有开口，且所述转接结构的至少部分开口边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内。
  4. 如权利要求3所述的显示面板，其中，所述转接结构的开口与所述驱动层的开孔的中心线重合，且所述开口的开口尺寸小于所述开孔的开孔尺寸。
  5. 如权利要求2所述的显示面板，其中，所述转接结构的边缘伸入所述开孔对应区域的长度大于或等于0.8微米且小于或等于1.2微米。
  6. 如权利要求2-5任一所述的显示面板，其中，所述转接结构包括沿背离所述基板的方向依次分布的第一导电层、金属层和第二导电层；
    所述第一导电层、所述金属层和所述第二导电层中至少一结构层的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内，且剩余结构层在所述基板上的正投影与所述开孔在所述基板上的正投影不存在重合区域。
  7. 如权利要求6所述的显示面板，其中，所述第一导电层、所述金属层和所述第二导电层均具有开口；
    所述第一导电层、所述金属层的开口边缘与所述开孔的孔壁平齐，所述第二导电层的至少部分开口边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内。
  8. 如权利要求1所述的显示面板，其中，所述转接结构通过过孔与所述辅助电极连接。
  9. 如权利要求8所述的显示面板，其中，所述转接结构包括沿背离所述基板的方向依次分布的第一导电层、第三导电层、金属层和第二导电层；
    所述第一导电层通过过孔与所述辅助电极连接，所述第三导电层的材料为无机材料，所述金属层在所述基板上的正投影位于所述第三导电层在所述基板上的正投影内，且所述第二导电层的至少部分边缘伸出所述金属电层的边缘；
    所述发光功能层覆盖所述第一电极、所述第二导电层、所述第三导电层，且所述发光功能层在所述第二导电层的边缘处形成断层，以裸露所述第三导电层的至少部分和/或所述金属层的侧面，所述第二电极层还覆盖所述第三导电 层上未被所述发光功能层覆盖的部分和/或所述金属层的侧面。
  10. 如权利要求9所述的显示面板，其中，所述金属层在所述基板上的正投影的边缘位于所述第二导电层在所述基板上的正投影内。
  11. 如权利要求1-10任一所述的显示面板，其中，所述源漏金属层包括与多组所述像素电路一一对应的多个电源线，一所述电源线与对应的一组所述像素电路连接，且一所述电源线位于对应的一组所述像素电路远离所述辅助电极的一侧。
  12. 如权利要求11所述的显示面板，其中，所述辅助电极背离对应的电源线的一侧具有延伸部，所述转接结构、所述延伸部在所述基板上的正投影存在重合区域，所述第二电极覆盖所述转接结构且与所述延伸部连接。
  13. 如权利要求1-10任一所述的显示面板，其中，所述像素电路包括第一晶体管、第二晶体管、第三晶体管和存储电容；
    所述第一晶体管的控制极与所述存储电容的第一极板、所述第二晶体管的第一极连接，所述第一晶体管的第一极用于加载电源信号，所述第一晶体管的第二极与所述存储电容的第二极板、所述第三晶体管的第一极连接，且与一所述第一电极连接；
    所述第二晶体管的控制极用于加载第一扫描信号，所述第二晶体管的第二极用于加载数据信号；
    所述第三晶体管的控制极用于加载第二扫描信号，所述第三晶体管的第二极用于加载感测信号。
  14. 如权利要求13所述的显示面板，其中，所述驱动层包括：
    遮挡层，位于所述基板的一侧，且包括遮挡片；
    半导体层，位于所述遮挡层背离所述基板的一侧，且包括所述第一晶体管、所述第二晶体管和所述第三晶体管的有源部，所述有源部包括沟道区和位于所述沟道区两侧的两个连接部；
    栅金属层，位于所述半导体层背离所述基板的一侧，且包括第一扫描线、第二扫描线和所述存储电容的第二极板，所述第一扫描线在所述第二晶体管的控制极加载所述第一扫描信号，所述第二扫描线在所述第三晶体管的控制极加载所述第二扫描信号；
    源漏金属层，位于所述栅金属层背离所述基板的一侧，且还包括电源线、数据线、感测线和所述存储电容的第一极板，所述电源线在所述第一晶体管的第一极加载所述电源信号，所述数据线在所述第二晶体管的第二极加载所述数据信号，所述感测线在所述第三晶体管的第二极加载所述感测信号，所述存储电容的第一极板与所述遮挡片正相对且通过过孔连接；
    平坦层，位于所述源漏金属层背离所述基板的一侧，且至少覆盖所述电源线、所述数据线、所述感测线、所述存储电容的第一极板和所述辅助电极。
  15. 如权利要求14所述的显示面板，其中，一组所述像素电路包括在列方向分布的多个电路单元，一所述单元电路包括呈两行两列分布的四个所述像素电路，对于一所述电路单元：
    所述电源线、所述辅助电极均沿列方向延伸，且沿行方向分布，所述电源线在四个所述像素电路的第一晶体管的第一极加载电源信号；
    四个所述遮挡片位于所述电源线与所述辅助电极之间，且各所述存储电容的第一极板、第二极板在所述基板上的正投影均位于相同像素电路的遮挡片在所述基板上的正投影内；
    所述第一扫描线、所述第二扫描线均沿行方向延伸，且位于沿列方向的两个所述遮挡片之间，所述第一扫描线在四个所述像素电路的第二晶体管的控制极加载第一扫描信号，所述第二扫描线在四个所述像素电路的第三晶体管的控制极加载第二扫描信号；
    所述数据线沿列方向延伸，沿行方向的两个所述遮挡片的两侧均具有一所述数据线，且四个所述数据线位于位于所述电源线与所述辅助电极之间，一所述数据线在一所述像素电路的第二晶体管的第二极加载数据信号；
    所述感测线沿列方向延伸，且位于沿行方向的两个所述遮挡片之间，所述感测线为四个所述像素电路的第三晶体管的第二极加载感测信号。
  16. 一种显示面板的制造方法，其中，所述方法包括：
    提供一基板；
    在所述基板的一侧制造驱动层，所述驱动层包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
    在所述驱动层背离所述基板的一侧制造第一电极层，所述第一电极层包括间隔分布的第一电极和转接结构，一所述第一电极与一所述像素电路连接，所述转接结构、所述辅助电极在所述基板上的正投影存在重合区域；
    对所述转接结构和所述驱动层进行刻蚀，以在所述驱动层形成朝向所述第一电极层且裸露所述辅助电极的开孔，所述转接结构的至少部分边缘在所述基板上的正投影位于所述开孔在所述基板上的正投影内；
    在所述第一电极层背离所述基板的一侧制造发光功能层，所述发光功能层包括覆盖部和隔断部，所述覆盖部覆盖所述第一电极和所述转接结构，所述隔断部位于所述开孔内，所述覆盖部和所述隔断部在所述转接结构的至少部分边缘处形成断层，且所述辅助电极的裸露部在所述基板上的正投影的至少部分边缘伸出所述隔断部在所述基板上的正投影；
    在所述发光功能层背离所述基板的一侧制造第二电极层，所述第二电极层覆盖所述发光功能层，以及所述辅助电极的裸露部上未被所述隔断部覆盖的部分。
  17. 一种显示面板的制造方法，其中，所述方法包括：
    提供一基板；
    在所述基板的一侧制造驱动层，所述驱动层包括沿行方向分布的多组像素电路，所述驱动层包括源漏金属层，所述源漏金属层包括与至少一组所述像素电路一一对应的辅助电极，且一所述辅助电极位于对应的一组所述像素电路的一侧；
    在所述驱动层背离所述基板的一侧制造第一电极层，所述第一电极层包括间隔分布的第一电极和转接结构，一所述第一电极与一所述像素电路连接，所述转接结构包括沿背离所述基板的方向依次分布的第一导电层、第三导电层、 金属层和第二导电层，所述第三导电层的材料为无机材料，所述金属层在所述基板上的正投影位于所述第三导电层在所述基板上的正投影内，且所述第二导电层的至少部分边缘伸出所述金属电层的边缘；
    在所述第一电极层背离所述基板的一侧制造发光功能层，所述发光功能层覆盖所述第一电极、所述第二导电层、所述第三导电层，且所述发光功能层在所述第二导电层的边缘处形成断层，以裸露所述第二导电层的至少部分和/或所述金属层的侧面；
    在所述发光功能层背离所述基板的一侧制造第二电极层，所述第二电极层覆盖所述发光功能层，以及所述第二导电层上未被所述发光功能层覆盖的部分和/或所述金属层的侧面。
  18. 一种显示装置，其中，包括如上述权利要求1-15所述的显示面板。
CN202280001652.XA 2022-06-02 显示面板及其制造方法、显示装置 Active CN117529977B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/096901 WO2023231004A1 (zh) 2022-06-02 2022-06-02 显示面板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN117529977A true CN117529977A (zh) 2024-02-06
CN117529977B CN117529977B (zh) 2026-02-10

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013226A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109524443A (zh) * 2018-12-17 2019-03-26 合肥鑫晟光电科技有限公司 一种oled基板及oled显示装置
CN110176483A (zh) * 2019-06-24 2019-08-27 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示器
CN113013193A (zh) * 2019-12-20 2021-06-22 乐金显示有限公司 显示装置及其制造方法
CN114141826A (zh) * 2021-11-16 2022-03-04 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180013226A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109524443A (zh) * 2018-12-17 2019-03-26 合肥鑫晟光电科技有限公司 一种oled基板及oled显示装置
CN110176483A (zh) * 2019-06-24 2019-08-27 深圳市华星光电半导体显示技术有限公司 有机发光二极管显示器
CN113013193A (zh) * 2019-12-20 2021-06-22 乐金显示有限公司 显示装置及其制造方法
CN114141826A (zh) * 2021-11-16 2022-03-04 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
GB2629258A (en) 2024-10-23
GB202407061D0 (en) 2024-07-03
WO2023231004A9 (zh) 2024-02-22
WO2023231004A1 (zh) 2023-12-07
DE112022007323T5 (de) 2025-03-20
US20240373702A1 (en) 2024-11-07

Similar Documents

Publication Publication Date Title
US11580904B2 (en) Transparent display panels and display panels
CN210349841U (zh) 一种显示面板和显示装置
US12356803B2 (en) Display substrate having photo spacer and pixel defining layer including a plurality of openings and display device
CN113196492B (zh) 显示面板及显示装置
JP2007128900A (ja) 平板表示装置及びその製造方法
US12471465B2 (en) Display panel and display apparatus
CN110634922A (zh) 一种显示面板和显示装置
CN111640774A (zh) 显示基板及显示装置
US12170287B2 (en) Array substrate, display panel, and display device
US20260007010A1 (en) Display panel and display device
CN117894806A (zh) 显示面板以及显示装置
CN113964138B (zh) 一种显示基板、显示面板及显示装置
WO2025020765A1 (zh) 显示面板及制作方法、显示装置
JP7544710B2 (ja) アレイ基板、表示パネルおよび表示装置
CN114156282B (zh) 显示装置、显示面板、驱动背板及其制造方法
CN117529977B (zh) 显示面板及其制造方法、显示装置
US20230337493A1 (en) Display panel and display device
CN117529977A (zh) 显示面板及其制造方法、显示装置
CN117769297A (zh) 显示面板及显示装置
CN117322159A (zh) 显示面板及制造方法、显示装置
CN117652229A (zh) 驱动背板及显示面板
US20240155889A1 (en) Display panel and display device
US20240074266A1 (en) Display panel and display device
US20260047293A1 (en) Display panel and display apparatus
CN120265037A (zh) 驱动背板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant