CN117529146A - 显示面板和显示装置 - Google Patents

Abstract

本申请提供了一种显示面板和显示装置。本申请将多个子像素分别在第一方向上和第二方向上有序排列且使相同颜色的子像素能在第三方向上排成一排以形成像素组，并使导电围挡结构围设像素组设置，使得像素组内子像素之间无需设置导电围挡结构，可以减少显示面板内导电围挡结构的数量，从而减少子像素的阴极与导电围挡结构之间的搭接不良问题，以及减少对其他覆盖子像素和导电围挡结构的膜层的影响，进而提升显示面板的产品良率和稳定性。

Description

显示面板和显示装置

技术领域

本申请涉及显示技术领域，特别是涉及一种显示面板和显示装置。

背景技术

为了实现OLED(Organic Light-Emitting Diode，有机发光二极管)的高分辨率和彩色化，更好地解决阴极模板分辨率低等问题，实际研究中引入了导电围挡结构，即在器件制备中不使用金属掩膜板，而是在蒸镀有机薄膜和金属阴极之前，在基板上制作间壁，最终实现将器件的不同像素隔开，实现像素阵列。

导电围挡结构包括绝缘部和与阴极搭接的导电部。然而绝缘部的屋檐结构设计，导致产品良率和稳定性受到较大的威胁。

发明内容

本申请主要解决的技术问题是提供一种显示面板和显示装置，解决现有技术中引入导电围挡结构导致产品良率和稳定性受到较大的威胁的问题。

为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种显示面板，其中，包括：

像素定义层，具有多个间隔设置的像素开口；

多个子像素，一一对应设置于所述像素开口内；多个所述子像素分别在在第一方向和第二方向上有序排列；在第三方向上，相同颜色的所述子像素排列成一排以形成像素组；其中，所述第一方向、所述第二方向和所述第三方向位于同一平面内，所述第一方向与所述第二方向之间的夹角大于所述第一方向与所述第三方向之间的夹角，且大于所述第二方向与所述第三方向之间的夹角；

导电围挡结构，凸出于所述像素定义层设置，且围绕所述像素组设置；所述像素组内的所述子像素的阴极之间通过所述导电围挡结构导通；

其中，部分所述像素组所包括的所述子像素的数量不同。

其中，多个所述子像素在所述第一方向上的排列顺序，与多个所述子像素在所述第二方向上的排列顺序不同。

其中，多个不同颜色的所述子像素分别为第一像素、第二像素和第三像素；所述第一像素、所述第二像素和所述第三像素依次在所述第一方向上交替设置，且所述第一像素、所述第三像素和所述第二像素依次在所述第二方向上交替设置。

其中，在所述第一方向上，多个不同颜色且交替设置的所述子像素的中心位于同一直线上，且每个所述像素组内所包括的所述子像素的中心位于同一直线上。

其中，在所述导电围挡结构内的所述像素组包括多个所述子像素时，所述像素组内的相邻两个所述子像素的有机发光层之间接触设置且覆盖所述相邻两个所述子像素之间的像素定义层。

其中，在第四方向上，位于所述显示面板的中间区域的所述像素组所包括的所述子像素的数量大于位于所述显示面板的边缘区域的所述像素组所包括的所述子像素的数量；其中，所述第四方向与所述第一方向、所述第二方向和所述第三方向位于同一平面；所述第四方向分别与所述第一方向和所述第二方向相交设置，且垂直于所述第三方向。

其中，所述导电围挡结构包括导电部和位于所述导电部的上表面且遮挡所述导电部的绝缘部；所述绝缘部在平行于所述像素定义层的方向上且朝向远离所述导电部的方向延伸出所述导电部；所述子像素的阴极与对应所述导电围挡结构的导电部接触设置并导通。

其中，所述子像素与所述子像素所在的所述导电围挡结构的绝缘部的侧壁之间的间距大于3微米。

其中，所述导电围挡结构相对设置的两侧壁之间的间距大于3微米。

为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示装置，其中，包括上述的显示面板。

本申请的有益效果：区别于现有技术，本申请提供了一种显示面板和显示装置，显示面板包括像素定义层、多个子像素和导电围挡结构。像素定义层具有多个间隔设置的像素开口。多个子像素一一对应设置于所述像素开口内。多个所述子像素分别在在第一方向和第二方向上有序排列。在第三方向上，相同颜色的所述子像素排列成一排以形成像素组。其中，所述第一方向、所述第二方向和所述第三方向位于同一平面内，所述第一方向与所述第二方向之间的夹角大于所述第一方向与所述第三方向之间的夹角，且大于所述第二方向与所述第三方向之间的夹角。导电围挡结构凸出于所述像素定义层设置，且围绕所述像素组设置。所述像素组内的所述子像素的阴极之间通过所述导电围挡结构导通。其中，部分所述像素组所包括的所述子像素的数量不同。本申请将多个子像素分别在第一方向上和第二方向上有序排列且使相同颜色的子像素能在第三方向上排成一排以形成像素组，并使导电围挡结构围设像素组设置，使得像素组内子像素之间无需设置导电围挡结构，可以减少显示面板内导电围挡结构的数量，从而减少子像素的阴极与导电围挡结构之间的搭接不良问题，以及减少对其他覆盖子像素和导电围挡结构的膜层的影响，进而提升显示面板的产品良率和稳定性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本申请提供的显示面板第一实施例的结构示意图；

图2是图1中A处的局部放大结构示意图；

图3是图2中E-E处的剖面结构示意图；

图4是图2中F-F处的剖面结构示意图；

图5是本申请提供的显示面板第二实施例的结构示意图；

图6是图5中B处的局部放大结构示意图。

附图标号说明：

10、像素定义层；11、像素开口；20、子像素；21、阳极；22、发光层；23、阴极；201、第一像素；202、第二像素；203、第三像素；24、像素组；241、端部子像素；242、中间子像素；30、导电围挡结构；310、像素容纳区域；31、导电部；32、绝缘部；40、驱动基板；D1、第一方向；D2、第二方向；D3、第三方向；D4、第四方向。

具体实施方式

下面结合说明书附图，对本申请实施例的方案进行详细说明。

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

现有技术中，引入导电围挡结构以提高显示面板的像素分辨率。导电围挡结构包括绝缘部和与阴极搭接的导电部。导电部用于与子像素的阴极电连接，以实现阴极的网状连接，以及导电部与阴极配合形成阴极的整面连接。

然而由于绝缘部设置于导电部的上表面，且绝缘部的投影面积大于导电部的投影面积，会出现阴极与导电部的搭接可靠性和均匀性的问题；其次，因为绝缘部的屋檐结构设计，导致覆盖子像素与导电围挡结构的刻蚀保护层的厚度不均，从而不能起到很好的防止外界水汽的作用。虽然可以通过增加刻蚀保护层的厚度来解决该问题，但是会导致生产时间和生产成本的增加，以及降低子像素发出的光的射出量，同时还会加剧刻蚀保护层断裂的风险。可见，导电围挡结构的设置会导致产品良率和稳定性受到较大的威胁。

本申请提供一种显示面板和显示装置，以解决上述技术问题。下面先对本申请提供的显示面板进行详细描述。

请参阅图1至图4，图1是本申请提供的显示面板第一实施例的结构示意图，图2是图1中A处的局部放大结构示意图，图3是图2中E-E处的剖面结构示意图，图4是图2中F-F处的剖面结构示意图。

本申请提供一种显示面板。显示面板包括像素定义层10、多个子像素20和导电围挡结构30。像素定义层10具有多个间隔设置的像素开口11。多个子像素20一一对应设置于像素开口11内。多个所述子像素20分别在在第一方向D1和第二方向D2上有序排列。在第三方向D3上，相同颜色的所述子像素20排列成一排以形成像素组24。其中，所述第一方向D1、所述第二方向D2和所述第三方向D3位于同一平面内，所述第一方向D1与所述第二方向D2之间的夹角大于所述第一方向D1与所述第三方向D3之间的夹角，且大于所述第二方向D2与所述第三方向D3之间的夹角。导电围挡结构30凸出于所述像素定义层10设置，且围绕所述像素组24设置。所述像素组24内的所述子像素20的阴极23之间通过所述导电围挡结构30导通。其中，部分所述像素组24所包括的所述子像素20的数量不同。

本申请将多个子像素20分别在第一方向D1上和第二方向D2上有序排列且使相同颜色的子像素20能在第三方向D3上排成一排以形成像素组24，并使导电围挡结构30围设像素组24设置，使得像素组24内子像素20之间无需设置导电围挡结构30，可以减少显示面板内导电围挡结构30的数量，从而减少子像素20的阴极23与导电围挡结构30之间的搭接不良问题，以及减少对其他覆盖子像素20和导电围挡结构30的膜层的影响，进而提升显示面板的产品良率和稳定性。

像素定义层10限定子像素20的位置。像素定义层10上设置有多个间隔设置的像素开口11，像素开口11与子像素20一一对应设置。即，一个像素开口11内设置一个子像素20。

此处对像素定义层10的厚度和像素定义层10的材料不作限制，根据实际需求进行选择。

子像素20包括自下而上层依次叠设置的阳极21、发光层22和阴极23。发光层22包括空穴注入层，空穴传输层，电子阻挡层，发光材料层，空穴阻挡层，电子注入层，电子传输层等有机材料层。此处对发光层22的结构不作限制，根据实际需求进行选择。一个子像素20对应一种颜色。此处对子像素20的颜色、形状以及大小不作限制，根据实际需求进行选择。

在本实施例中，多个不同颜色的子像素20分别为第一像素201、第二像素202和第三像素203。也就是说，本申请包括三种不同颜色的子像素20。第一像素201、第二像素202和第三像素203分别依次为蓝像素、红像素和绿像素。子像素20为矩形。

应当可以理解，第一像素201、第二像素202和第三像素203也可以是其他颜色组合。例如，第一像素201、第二像素202和第三像素203分别依次为红像素、蓝像素和绿像素。第一像素201、第二像素202和第三像素203还可以是其他颜色像素。本申请也还可以包括二种、四种或四种以上的颜色像素。

导电围挡结构30凸出于像素定义层10设置，且围设形成像素容纳区域310。像素容纳区域310用以容纳像素组24。

单个像素组24包括至少一个子像素20。一个像素组24设置于一个像素容纳区域310内，且部分像素组24所包括的子像素20的数量不同。也就是说，一个导电围挡结构30围设一个像素组24，且并非所有的像素组24所包括的子像素20的数量均相同。

此处对像素组24内在第三方向D3上相邻子像素20之间的间距不作限制，根据实际需求进行选择。

如图4所示，在导电围挡结构30内的像素组24包括多个子像素20时，像素组24内的相邻两个子像素20的有机发光层22之间接触设置且覆盖相邻两个子像素20之间的像素定义层10。同理，在导电围挡结构30内的像素组24包括多个子像素20时，像素组24内的相邻两个子像素20的阴极23之间接触设置且覆盖相邻两个子像素20之间的像素定义层10。

具体地，定义导电围挡结构30沿第三方向D3的端部为导电围挡结构30的短边端部。在导电围挡结构30内的像素组24包括两个子像素20时，两个子像素20中的一个子像素20的有机发光层22一端延伸至与导电围挡结构30的短边端部接触设置，另一端与相邻的子像素20的有机发光层22接触设置，且覆盖该两个子像素20之间的像素定义层10。在导电围挡结构30内的像素组24包括三个或三个以上子像素20时，定义位于导电围挡结构30的短边端部的子像素20为端部子像素241，定义像素组24中除端部子像素241之外的其余子像素20为中间子像素242。端部子像素241的有机发光层22一端延伸至与导电围挡结构30的短边端部接触设置，另一端与相邻的中间子像素242的有机发光层22接触设置，且覆盖位于端部子像素241与相邻中间子像素242之间的像素定义层10。中间子像素242的有机发光层22之间相互接触设置，且覆盖位于端部子像素241之间的像素定义层10。

本申请将像素组24设置于导电围挡结构30围设的像素容纳区域310内，使得像素组24内沿第三方向D3设置的相邻子像素20之间未设置导电围挡结构30，以减小显示面板内的导电围挡结构30的数量，从而减少子像素20的阴极23与导电围挡结构30之间的搭接不良问题，以及减少对其他覆盖子像素20和导电围挡结构30的膜层的影响，进而提升显示面板的产品良率和稳定性。

进一步地，多个子像素20在第一方向D1上的排列顺序，与多个子像素20在第二方向D2上的排列顺序不同。该排列方式，使得相同颜色的子像素20可以在第三方向D3上排列成一排。

多个不同颜色的子像素20在第一方向D1上或第二方向D2上的排列顺序与本申请包括的子像素20的颜色种类有关。

在本实施例中，第一像素201、第二像素202和第三像素203依次在第一方向D1上交替设置，且第一像素201、第三像素203和第二像素202依次在第二方向D2上交替设置。第一方向D1垂直于第二方向D2设置。

应当可以理解，在其他实施例中，第一方向D1与第二方向D2可以非垂直设置。

导电围挡结构30包括导电部31和位于导电部31的上表面且遮挡导电部31的绝缘部32。绝缘部32在平行于像素定义层10的方向上且朝向远离导电部31的方向延伸出导电部31。子像素20的阴极23与对应导电围挡结构30的导电部31接触设置并导通。也就是说，绝缘部32在像素定义层10上的正投影面积大于导电部31在像素定义层10上的的正投影面积，以便于在蒸镀子像素20时，可以通过绝缘部32调整阴极23和发光层22的蒸镀角，以保证阴极23覆盖发光层22能与导电部31形成良好的搭接。

绝缘部32的侧壁可以是平面，也可以是曲面，此处不作过多限制，根据实际需求进行选择。

在本实施例中，绝缘部32的侧壁是平面，便于绝缘部32的制备。

进一步地，子像素20与子像素20所在的导电围挡结构30的绝缘部32的侧壁之间的间距大于3微米。也就是说，像素开口11与邻近的导电围挡结构30的绝缘部32的侧壁之间的间距大于3微米。

导电围挡结构30相对设置的两侧壁之间的间距大于3微米，以避免导电围挡结构30相对设置的两侧壁之间接触设置而增加导电围挡结构30的数量，导致增加子像素20的阴极23与导电围挡结构30之间的搭接不良问题。

在本实施例中，在第一方向D1上，多个不同颜色且交替设置的子像素20的中心位于同一直线上，且每个像素组24内所包括的子像素20的中心位于同一直线上。该子像素20的排布设置，有利于显示亮度的均一性，以提升显示画质。

应当可以理解，在第一方向D1上，多个不同颜色且交替设置的子像素20的中心可以不位于同一直线上。在其他实施例中，多个不同颜色且交替设置的子像素20沿第二方向D2的一端部在第一方向D1上对齐设置。即，多个不同颜色且交替设置的子像素20沿第二方向D2的一端部位于同一水平面上。

进一步地，在第四方向D4上，位于显示面板的中间区域的像素组24所包括的子像素20的数量大于位于显示面板的边缘区域的像素组24所包括的子像素20的数量。其中，第四方向D4与第一方向D1、第二方向D2和第三方向D3位于同一平面。第四方向D4分别与第一方向D1和第二方向D2相交设置，且垂直于第三方向D3。该设计方式，使得显示面板的区域能大致为矩形区域，以适用于大部分的显示装置，提升显示面板的适用范围。

在本实施例中，显示面板的显示区域的边缘为锯齿状。导电围挡结构30为矩形环状结构。第一像素201的发光面积、第二像素202的发光面积以及第三像素203的发光面积各不相同。子像素20的延伸方向平行于第三方向D3，以减少在第三方向D3上像素组24内相邻子像素20之间的间距，从而提升像素开口率。此处对第三方向D3与第二方向D2的夹角不作限制，根据实际需求进行选择。例如，第三方向D3与第二方向D2的夹角可以为60度、45度或30度等角度。

本申请还包括驱动基板40，驱动基板40用于驱动子像素20发光。驱动基板40设置于像素定义层10远离导电围挡结构30的一侧，此处对驱动基板40的结构不作限制，根据实际需求进行选择。

请参阅图1、图4至图6，图5是本申请提供的显示面板第二实施例的结构示意图，图6是图5中B处的局部放大结构示意图。

本申请提供的显示面板第二实施例与本申请提供的显示面板第一实施相比，结构基本相似，不同之处在于：第一像素201的发光面积、第二像素202的发光面积以及第三像素203的发光面积均相同。

在本实施例中，第一像素201的发光面积、第二像素202的发光面积以及第三像素203的发光面积均相同。子像素20成矩阵排布。第一方向D1垂直于第二方向D2。导电围挡结构30为环状结构。导电围挡结构30的绝缘部32的侧壁为曲面。在平行于像素定义层10的平面上，导电围挡结构30的侧壁成波浪形，有利于后续膜层的沉积和覆盖且利于阴极23与导电部31的搭接。

应当可以理解，子像素20的形状和排布方式决定了导电围挡结构30的绝缘部32的侧壁的形状。

本实施例相比于本申请提供的显示面板第一实施例，同样可以减少显示面板内导电围挡结构30的数量，从而减少子像素20的阴极23与导电围挡结构30之间的搭接不良问题，以及减少对其他覆盖子像素20和导电围挡结构30的膜层的影响，进而提升显示面板的产品良率和稳定性。

本申请提供一种显示装置。显示装置包括上述的显示面板。显示面板为OLED显示面板。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示面板，其特征在于，包括：

像素定义层，具有多个间隔设置的像素开口；

多个子像素，一一对应设置于所述像素开口内；多个所述子像素分别在在第一方向和第二方向上有序排列；在第三方向上，相同颜色的所述子像素排列成一排以形成像素组；其中，所述第一方向、所述第二方向和所述第三方向位于同一平面内，所述第一方向与所述第二方向之间的夹角大于所述第一方向与所述第三方向之间的夹角，且大于所述第二方向与所述第三方向之间的夹角；

导电围挡结构，凸出于所述像素定义层设置，且围绕所述像素组设置；所述像素组内的所述子像素的阴极之间通过所述导电围挡结构导通；

其中，部分所述像素组所包括的所述子像素的数量不同。

2.根据权利要求1所述的显示面板，其特征在于，多个所述子像素在所述第一方向上的排列顺序，与多个所述子像素在所述第二方向上的排列顺序不同。

3.根据权利要求2所述的显示面板，其特征在于，多个不同颜色的所述子像素分别为第一像素、第二像素和第三像素；所述第一像素、所述第二像素和所述第三像素依次在所述第一方向上交替设置，且所述第一像素、所述第三像素和所述第二像素依次在所述第二方向上交替设置。

4.根据权利要求3所述的显示面板，其特征在于，在所述第一方向上，多个不同颜色且交替设置的所述子像素的中心位于同一直线上，且每个所述像素组内所包括的所述子像素的中心位于同一直线上。

5.根据权利要求4所述的显示面板，其特征在于，在所述导电围挡结构内的所述像素组包括多个所述子像素时，所述像素组内的相邻两个所述子像素的有机发光层之间接触设置且覆盖所述相邻两个所述子像素之间的像素定义层。

6.根据权利要求5所述的显示面板，其特征在于，在第四方向上，位于所述显示面板的中间区域的所述像素组所包括的所述子像素的数量大于位于所述显示面板的边缘区域的所述像素组所包括的所述子像素的数量；其中，所述第四方向与所述第一方向、所述第二方向和所述第三方向位于同一平面；所述第四方向分别与所述第一方向和所述第二方向相交设置，且垂直于所述第三方向。

7.根据权利要求2所述的显示面板，其特征在于，所述导电围挡结构包括导电部和位于所述导电部的上表面且遮挡所述导电部的绝缘部；所述绝缘部在平行于所述像素定义层的方向上且朝向远离所述导电部的方向延伸出所述导电部；所述子像素的阴极与对应所述导电围挡结构的导电部接触设置并导通。

8.根据权利要求7所述的显示面板，其特征在于，所述子像素与所述子像素所在的所述导电围挡结构的绝缘部的侧壁之间的间距大于3微米。

9.根据权利要求2所述的显示面板，其特征在于，所述导电围挡结构相对设置的两侧壁之间的间距大于3微米。

10.一种显示装置，其特征在于，包括权利要求1至9中任一项所述的显示面板。