[go: up one dir, main page]

CN117476696A - 驱动基板及显示面板 - Google Patents

驱动基板及显示面板 Download PDF

Info

Publication number
CN117476696A
CN117476696A CN202310647523.4A CN202310647523A CN117476696A CN 117476696 A CN117476696 A CN 117476696A CN 202310647523 A CN202310647523 A CN 202310647523A CN 117476696 A CN117476696 A CN 117476696A
Authority
CN
China
Prior art keywords
conductive portion
conductive
electrode
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310647523.4A
Other languages
English (en)
Inventor
罗传宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310647523.4A priority Critical patent/CN117476696A/zh
Priority to PCT/CN2023/100377 priority patent/WO2024244062A1/zh
Priority to US18/279,619 priority patent/US20250359331A1/en
Publication of CN117476696A publication Critical patent/CN117476696A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/30—Active-matrix LED displays
    • H10H29/39—Connection of the pixel electrodes to the driving transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/30—Active-matrix LED displays
    • H10H29/32—Active-matrix LED displays characterised by the geometry or arrangement of elements within a subpixel, e.g. arrangement of the transistor within its RGB subpixel

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种驱动基板及显示面板，本实施例中，输出电极用于电连接发光器件。有源层包括半导体部、第一导电部和第二导电部，第一导电部连接于半导体部靠近输出电极的一侧，第二导电部连接于半导体部远离输出电极的一侧，第一导电部连接于输出电极，第一导电部的表面电阻率小于第二导电部的表面电阻率。一栅极与半导体部重叠设置。输入电极连接于第二导电部，输入电极、输出电极、有源层和栅极用于形成薄膜晶体管。本申请实施例由于第一导电部的表面电阻率小于第二导电部的表面电阻率，减低了有源层靠近输出电极的部分的电压降，进而降低热载流子对阈值电压的影响。

Description

驱动基板及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种驱动基板及显示面板。
背景技术
Mini/Micro LED(MLED)显示技术在近两年进入加速发展阶段，可以使用在中小型高附加价值显示器应用领域。相较OLED屏幕，MLED显示可以在成本、对比度、高亮度和轻薄外形上表现出更佳性能。在MLED显示技术中，背板技术作为关键技术。
在对现有技术的研究和实践过程中，本申请的发明人发现，因发光二极管(LED)器件所需电流较高，随着驱动薄晶体管的驱动电压上升，在沟道区域与漏极区域之间产生高电场，激发热载流子。因热载流子的影响，驱动薄膜晶体管的阈值电压(Vth)会变动。
发明内容
本申请实施例提供一种驱动基板及显示面板，可以降低薄膜晶体管的阈值电压漂移的风险。
本申请实施例提供一种驱动基板，其包括：
基板；
第一金属层，所述第一金属层包括输出电极，所述输出电极用于电连接发光器件；
第一绝缘层，所述第一绝缘层设置在所述第一金属层上，且覆盖所述基板；
有源层，所述有源层设置在所述第一绝缘层上，所述有源层包括半导体部、第一导电部和第二导电部，所述第一导电部连接于所述半导体部靠近所述输出电极的一侧，所述第二导电部连接于所述半导体部远离所述输出电极的一侧，所述第一导电部连接于所述输出电极，所述第一导电部的表面电阻率小于所述第二导电部的表面电阻率；
第二绝缘层，所述第二绝缘层设置在所述半导体部上；
至少一栅极，一所述栅极设置在所述第二绝缘层上，且与所述半导体部重叠设置；以及
第二金属层，所述第二金属层包括输入电极，所述输入电极连接于所述第二导电部，所述输入电极、所述输出电极、所述有源层和所述栅极用于形成薄膜晶体管。
可选的，在本申请的一些实施例中，所述第一导电部的掺杂离子的浓度大于所述第二导电部的掺杂离子的浓度。
可选的，在本申请的一些实施例中，所述第一导电部的材料包括金属氧化物和所述掺杂离子，所述掺杂离子掺杂在所述金属氧化物中，所述第二导电部的材料至少包括所述金属氧化物。
可选的，在本申请的一些实施例中，所述第二导电部的材料还包括所述掺杂离子。
可选的，在本申请的一些实施例中，至少一所述栅极包括第一栅极和第二栅极，所述第一栅极设置在第二绝缘层上，所述第二栅极与所述输出电极同层设置，所述第二栅极设置在所述第一绝缘层和所述基板之间；
所述半导体部包括沟道，所述第一栅极覆盖所述沟道，所述第二栅极与所述沟道的部分重叠设置，所述沟道与所述第二栅极重叠的部分连接于所述第一导电部，所述沟道与所述第二栅极非重叠的部分连接于所述第二导电部。
可选的，在本申请的一些实施例中，在所述第一导电部向所述第二导电部的方向上，所述沟道与所述第二栅极重叠的部分的长度占所述沟道长度的1/4～1/2。
可选的，在本申请的一些实施例中，所述第一导电部、所述半导体部和所述第二导电部同层设置且一体成型。
可选的，在本申请的一些实施例中，所述第一导电部和所述第二导电部同层且间隔设置，所述半导体部还包括第一搭接部分和第二搭接部分，所述第一搭接部分连接在所述第一导电部远离所述基板的一侧，所述第二搭接部分连接在所述第二导电部远离所述基板的一侧，所述沟道的一端连接于所述第一搭接部分和所述第一导电部，所述沟道的另一端连接于所述第二搭接部分和所述第二导电部。
可选的，在本申请的一些实施例中，所述输出电极与所述有源层重叠设置。
可选的，在本申请的一些实施例中，所述第一导电部与所述第一搭接部重叠的部分具有第一电阻值，所述第一导电部与所述第一搭接部非重叠的部分具有第二电阻值，所述第一电阻值大于所述第二电阻值。
可选的，在本申请的一些实施例中，所述驱动基板还包括第三绝缘层，所述第三绝缘层设置所述至少一栅极上且覆盖所述有源层和所述第一绝缘层，所述第二金属层设置在所述第三绝缘层上；
所述输入电极遮挡所述半导体部和所述第二导电部，在所述驱动基板的正投影图案中，所述第一导电部的至少部分位于所述输入电极的外侧。
相应的，本申请实施例还提供一种显示面板，其包括发光器件和如上述任意实施例所述的驱动基板，所述发光器件设置在所述驱动基板上，所述输出电极电连接所述发光器件。
有益效果：
本实施例的驱动基板，其包括基板、第一金属层、第一绝缘层、有源层、第二绝缘层、至少一栅极和第二金属层。第一金属层包括输出电极，输出电极用于电连接发光器件。第一绝缘层设置在第一金属层上，且覆盖基板。有源层设置在第一绝缘层上，有源层包括半导体部、第一导电部和第二导电部，第一导电部连接于半导体部靠近输出电极的一侧，第二导电部连接于半导体部远离输出电极的一侧，第一导电部连接于输出电极，第一导电部的表面电阻率小于第二导电部的表面电阻率。第二绝缘层设置在半导体部上。一栅极设置在第二绝缘层上，且与半导体部重叠设置。第二金属层包括输入电极，输入电极连接于第二导电部，输入电极、输出电极、有源层和栅极用于形成薄膜晶体管。
本申请实施例由于第一导电部的表面电阻率小于第二导电部的表面电阻率，使得有源层靠近输出电极的部分的电阻小于有源层靠近输入电极的部分的电阻，减低了有源层靠近输出电极的部分的电压降，进而降低热载流子对阈值电压的影响。
附图说明
图1是本申请第一实施例提供的驱动基板的结构示意图；
图2是本申请第一实施例提供的驱动基板的制备过程的步骤B11的示意图；
图3是本申请第一实施例提供的驱动基板的制备过程的步骤B12的示意图；
图4是本申请第一实施例提供的驱动基板的制备过程的步骤B13的示意图；
图5是本申请第一实施例提供的驱动基板的制备过程的步骤B14的示意图；
图6是本申请第二实施例提供的驱动基板的结构示意图；
图7是本申请第三实施例提供的驱动基板的结构示意图；
图8是本申请第三实施例提供的驱动基板的制备过程的步骤B21的示意图；
图9是本申请第三实施例提供的驱动基板的制备过程的步骤B22的示意图；
图10是本申请第三实施例提供的驱动基板的制备过程的步骤B23的示意图；
图11是本申请第三实施例提供的驱动基板的制备过程的步骤B24的示意图；
图12是本申请实施例的提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种驱动基板及显示面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1，本申请第一实施例提供一种驱动基板100，其包括基板11、第一金属层12、第一绝缘层13、有源层14、第二绝缘层15、至少一栅极16和第二金属层17。
第一金属层12包括输出电极121，输出电极121用于电连接发光器件。第一绝缘层13设置在第一金属层12上，且覆盖基板11。有源层14设置在第一绝缘层13上。
有源层14包括半导体部141、第一导电部142和第二导电部143，第一导电部142连接于半导体部141靠近输出电极121的一侧，第二导电部143连接于半导体部141远离输出电极121的一侧，第一导电部142连接于输出电极121。第一导电部142的表面电阻率小于第二导电部143的表面电阻率。
第二绝缘层15设置在半导体部141上。一栅极16设置在第二绝缘层15上，且与半导体部141重叠设置。第二金属层17包括输入电极171，输入电极171连接于第二导电部143。输入电极171、输出电极121、有源层14和栅极16用于形成薄膜晶体管。
本申请实施例由于第一导电部142的表面电阻率小于第二导电部143的表面电阻率，使得有源层14靠近输出电极121的部分的电阻小于有源层14靠近输入电极171的部分的电阻，减低了有源层14靠近输出电极121的部分的电压降，进而降低热载流子对阈值电压的影响。
需要说明的是，在有源层14中，若将沟道对半划分，设定第一导电部142和一半的沟道的总电阻为第一总电阻，设定第二导电部143和另一半沟道的总电阻为第二总电阻，那么在第一总电阻小于第二总电阻，则可降低热载流子对薄膜晶体管阈值电压的影响。
可选的，输入电极171和输出电极121中的一者为源极，另一者为漏极。本实施例以输入电极171为源极，输出电极121为漏极为例进行说明。
也就是说，当有源层14靠近漏极的一侧区域的电阻小于有源层14靠近源极的一侧区域的电阻，可降低漏极区附近的电压降，进而降低热载流子对薄膜晶体管阈值电压的影响。
可选的，基板11的材料包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇脂、聚碳酸酯、聚醚砜、含有聚芳酯的芳族氟甲苯、多环烯烃、聚酰亚胺或聚氨酯中的一种。
可选的，第一金属层12选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴中的金属元素、以上述任何金属元素为成分的合金或者组合上述任何金属元素的合金等形成。此外，第一金属层12可以具有单层结构或者两层以上的叠层结构。
可选的，输出电极121与有源层14重叠设置。由于输出电极121遮挡有源层14，降低了光线辐射到有源层14的风险，提高薄膜晶体管的稳定性。
可选的，第一绝缘层13和第二绝缘层15可以由以交替的方式堆叠的多个无机层形成。例如，第一绝缘层13和第二绝缘层15可以形成为通过堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的双层，或者通过交替堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的多层。然而，本公开不限于此，第一绝缘层13和第二绝缘层15可以形成为包含上述绝缘材料的单层无机层。
可选的，在有源层14中，第一导电部142和第二导电部143同层且间隔设置。半导体部141包括第一搭接部分14a、沟道14b和第二搭接部分14c，第一搭接部分14a连接在第一导电部142远离基板11的一侧。第二搭接部分14c连接在第二导电部143远离基板11的一侧。沟道14b的一端连接于第一搭接部分14a和第一导电部142，沟道14b的另一端连接于第二搭接部分14c和第二导电部143。
第一导电部142和第二导电部143的材料包括电阻率较低的金属氧化物，比如ITO和IZO等。
半导体部141的材料可以包括铟镓锌氧化物、铟锌氧化物、锌锡氧化物、铟镓氧化物、铟锡氧化物、铟锆氧化物、铟锆锌氧化物、铟锆锡氧化物、铟锆镓氧化物、铟铝氧化物、铟锌铝氧化物、铟锡铝氧化物、铟铝镓氧化物、铟钽氧化物、铟钽锌氧化物、铟钽锡氧化物、铟钽镓氧化物、铟锗氧化物、铟锗锌氧化物、铟锗锡氧化物、铟锗镓氧化物、钛铟锌氧化物和铪铟锌氧化物中的至少一者。
可选的，第一导电部142的掺杂离子的浓度大于第二导电部143的掺杂离子的浓度。
可以理解的是，在离子注入工艺中，掺杂粒子注入的浓度越多，其导电率越好。由于第一导电部142的掺杂粒子的浓度大于第二导电部143的掺杂离子的浓度，使得第一导电部142的电阻值小于第二导电部143的电阻值，进而降低漏极区附近的电压降。
可选的，第一导电部142的材料包括金属氧化物和掺杂离子，掺杂离子掺杂在金属氧化物中。第二导电部143的材料至少包括金属氧化物。
在本实施例中，第二导电部143的材料可以只包括金属氧化物，也即第二导电部143无需进行离子掺杂。
在第一导电部142和第二导电部143均包括相同的金属氧化物时，可以仅对第一导电部142进行离子掺杂，便可使得第一导电部142的表面电阻率小于第二导电部143的表面电阻率。
在一些实施例中，第二导电部143的材料还包括掺杂离子。也即第二导电部143也可以进行离子掺杂来提高第二导电部143的导电性能，但第二导电部143的离子掺杂浓度要小于第一导电部142的离子掺杂浓度。
可选的，第一导电部142与第一搭接部14a重叠的部分具有第一电阻值，第一导电部142与第一搭接部14a非重叠的部分具有第二电阻值，第一电阻值大于第二电阻值。
也即，第一导电部142与第一搭接部14a重叠的部分未进行离子掺杂，第一导电部142与第一搭接部14a非重叠的部分进行离子掺杂，使得第一电阻值大于第二电阻值。
其中，由于第一导电部142与第一搭接部14a重叠的部分和第二导电部143与第二搭接部14c重叠的部分的电阻值均小于半导体部141的电阻值，且采用第一导电部142和第二导电部143与半导体部141搭接，也即第一导电部142和第二导电部143对半导体部141的辅助设置，缩窄了沟道的长度，提高电子迁移率。
另外，由于第一导电部142与第一搭接部14a重叠的部分的电阻值小于半导体部141的电阻值，可进一步降低漏极区附近的电压降，进而降低热载流子对薄膜晶体管阈值电压的影响。
可选的，第一导电部142与第一搭接部14a重叠的部分的表面电阻率为第一导电部142与第一搭接部14a非重叠的部分的表面电阻率的3～10倍。
比如第一导电部142与第一搭接部14a重叠的部分的表面电阻率为10～100Ω/sq，比如可以是10Ω/sq、20Ω/sq、30Ω/sq、40Ω/sq、50Ω/sq、60Ω/sq、70Ω/sq、80Ω/sq、90Ω/sq或100Ω/sq。
第一搭接部14a非重叠的部分的表面电阻率为1～10Ω/sq，比如可以是1Ω/sq、2Ω/sq、3Ω/sq、4Ω/sq、5Ω/sq、6Ω/sq、7Ω/sq、8Ω/sq、9Ω/sq或10Ω/sq。
可选的，第一导电部142与第一搭接部14a重叠的部分的面积大于第二导电部143与第二搭接部14c重叠的部分的面积，以进一步降低热载流子对薄膜晶体管阈值电压的影响。
可选的，驱动基板100还包括第三绝缘层18，第三绝缘层18设置至少一栅极16上且覆盖有源层14和第一绝缘层13。第二金属层17设置在第三绝缘层18上。
输入电极171遮挡半导体部141和第二导电部143。在驱动基板100的正投影图案中，第一导电部142的至少部分位于输入电极171的外侧。
在一些实施例中，也可以是将输入电极171直接形成在第二导电部143上，而节省第三绝缘层18。
本实施例由于输入电极171遮挡半导体部141和第二导电部143，且露出第一导电部142，因此可以以输入电极171为掩模对第一导电部142进行离子掺杂处理。
可选的，第二金属层17的材料选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴中的金属元素、以上述任何金属元素为成分的合金或者组合上述任何金属元素的合金等形成。此外，第一金属层12可以具有单层结构或者两层以上的叠层结构。
可选的，第二金属层17还包括绑定垫172，绑定垫172用于与发光器件绑定连接。
可选的，驱动基板100还包括第四绝缘层19和导电层20，第四绝缘层19覆盖第二金属层17和第三绝缘层18，导电层20设置在第四绝缘层19上，导电层20包括走线，走线电连接于输出电极121和绑定垫172。
可选的，第三绝缘层18和第四绝缘层19可以由以交替的方式堆叠的多个无机层形成。例如，第一绝缘层13和第二绝缘层15可以形成为通过堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的双层，或者通过交替堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的多层。然而，本公开不限于此，第三绝缘层18和第四绝缘层19可以形成为包含上述绝缘材料的单层无机层。
此外，在一个或更多个实施例中，第三绝缘层18可以由诸如聚酰亚胺等的有机绝缘材料制成。
可选的，导电层20的材料可以包括金属氧化物，比如ITO和IZO等。
其中，本第一实施例的驱动基板100的制备过程是：
步骤B11，如图2所示，在基板11上依次形成图案化的第一金属层12、第一绝缘层13和第一导电层14f，第一导电层14f包括第一导电部142和第二导电部143。第一导电部142和第二导电部143的材料相同，二者采用同一掩模板制备形成。
在一些实施例中，第一导电部142和第二导电部143的材料也可以不同。
步骤B12，如图3所示，在基板11上依次形成半导体部141、第二绝缘层15和栅极16。半导体部141形成在第一导电部142和第二导电部143之间，半导体部141连接于第一导电部142和第二导电部143，以形成有源层14。
其中，可采用顶部栅极自对准工艺完成第二绝缘层15的图形化。
在一些实施例中，也可以采用顶部栅极16为掩模对第一导电部142和第二导电部143裸露的部分进行导体化处理。
步骤B13，如图4所示，在基板11上依次形成第三绝缘层18和第二金属层17。第三绝缘层18覆盖栅极16、有源层14和第一绝缘层13。第二金属层17包括输入电极171和绑定垫172。
另外，在本步骤中，以输入电极171为掩模对有源层14进行离子注入，使得第一导电部142的电阻值降低。
可选的，掺杂离子包含但不限于H、He、B、Al、N、F、P、Ar、S等。
需要说明的是，在未进行离子注入之前，第一导电部142和第二导电部143的表面电阻率为10～100Ω/sq，比如可以是10Ω/sq、20Ω/sq、30Ω/sq、40Ω/sq、50Ω/sq、60Ω/sq、70Ω/sq、80Ω/sq、90Ω/sq或100Ω/sq。
进行离子掺杂后，第一导电部142的掺杂部分的表面电阻率为1～10Ω/sq，比如可以是1Ω/sq、2Ω/sq、3Ω/sq、4Ω/sq、5Ω/sq、6Ω/sq、7Ω/sq、8Ω/sq、9Ω/sq或10Ω/sq。
步骤B14，如图5所示，在第二金属层17上依次形成第四绝缘层19和导电层20。第四绝缘层19覆盖第二金属层17和第三绝缘层18。
可选的，采用物理气相沉积的方式，形成导电材料层，并进行图案化形成导电层20。
这样便完成了本第一实施例的驱动基板100的制备过程。
请参照图6，本第二实施例的驱动基板100与上述实施例的不同之处在于：至少一栅极16包括第一栅极161和第二栅极162。第一栅极161设置在第二绝缘层15上。第二栅极162与输出电极121同层设置。第二栅极162设置在第一绝缘层13和基板11之间。
第一栅极161覆盖沟道14b。第二栅极162与沟道14b的部分重叠设置。沟道14b与第二栅极162重叠的部分连接于第一导电部142。沟道14b与第二栅极162非重叠的部分连接于第二导电部143。
也就是说，相较于第一实施例，本实施例的输出电极121位于有源层14之外。本第二实施例采用第一栅极161和第二栅极162同时控制有源层14靠近漏极侧的部分，以降低漏极侧区域的电压降，且提高了迁移率。
可选的，在第一导电部142向第二导电部143的方向上。沟道14b与第二栅极162重叠的部分的长度占沟道14b长度的1/4～1/2。这样的设置可更大程度的抑制热载流子的影响。
可选的，沟道14b与第二栅极162重叠的部分的长度占沟道14b长度的1/4、1/3或1/2。
请参照图7，本第三实施例的驱动基板100分别与第一实施例和第二实施例的不同之处在于：第一导电部142、半导体部141和第二导电部143同层设置且一体成型。
相较于上述两实施例，本实施例的制备有源层14的步骤更为简单。
本第三实施例的驱动基板100以第二实施例为基础，进行说明。本第三实施例的驱动基板100的制备过程是：
步骤B21，如图8所示，在基板11上依次形成图案化的第一金属层12、第一绝缘层13和有源层14。第一金属层12包括输出电极121和第二栅极162。
第一绝缘层13覆盖第一金属层12和基板11。
在步骤B21中，有源层14的材料为金属氧化物。比如可以包括铟镓锌氧化物、铟锌氧化物、锌锡氧化物、铟镓氧化物、铟锡氧化物、铟锆氧化物、铟锆锌氧化物、铟锆锡氧化物、铟锆镓氧化物、铟铝氧化物、铟锌铝氧化物、铟锡铝氧化物、铟铝镓氧化物、铟钽氧化物、铟钽锌氧化物、铟钽锡氧化物、铟钽镓氧化物、铟锗氧化物、铟锗锌氧化物、铟锗锡氧化物、铟锗镓氧化物、钛铟锌氧化物和铪铟锌氧化物中的至少一者。
步骤B22，如图9所示，在有源层14上依次形成第二绝缘层15和第一栅极161。且以第一栅极161自对准工艺完成第二绝缘层15的图形化，以及第一栅极161为掩模对有源层14非沟道部分进行导体化处理，形成第一导电部142、半导体部(沟道)141和第二导电部143。
步骤B23，如图10所示，在基板11上依次形成第三绝缘层18和第二金属层17。第三绝缘层18覆盖栅极16、有源层14和第一绝缘层13。第二金属层17包括输入电极171和绑定垫172。
另外，在本步骤中，以输入电极171为掩模对有源层14的第一导电部142进行离子注入，使得第一导电部142的电阻值降低。
可选的，掺杂离子包含但不限于H、He、B、Al、N、F、P、Ar、S等。
步骤B24，如图11所示，在第二金属层17上依次形成第四绝缘层19和导电层20。第四绝缘层19覆盖第二金属层17和第三绝缘层18。
可选的，采用物理气相沉积的方式，形成导电材料层，并进行图案化形成导电层20。
这样便完成了本第三实施例的驱动基板100的制备过程。
请参照图12，相应的，本申请实施例还提供一种显示面板1000，其包括发光器件200和如上述任意实施例所述的驱动基板100。发光器件200设置在驱动基板100上，输出电极121电连接发光器件200。
可选的，发光器件200为次毫米级发光二极管(Mini-LED)、微型发光二极管(Micro-LED)或有机发光二极管(OLED)。
其中，本实施例的显示面板1000的驱动基板100的结构与上述实施例的驱动基板100的结构相似或相同，故此处不再对驱动基板100进行阐述。
本实施例的显示面板1000的驱动基板100，其包括基板11、第一金属层12、第一绝缘层13、有源层14、第二绝缘层15、至少一栅极16和第二金属层17。
第一金属层12包括输出电极121，输出电极121用于电连接发光器件。第一绝缘层13设置在第一金属层12上，且覆盖基板11。有源层14设置在第一绝缘层13上。
有源层14包括半导体部141、第一导电部142和第二导电部143，第一导电部142连接于半导体部141靠近输出电极121的一侧，第二导电部143连接于半导体部141远离输出电极121的一侧，第一导电部142连接于输出电极121。第一导电部142的表面电阻率小于第二导电部143的表面电阻率。
第二绝缘层15设置在半导体部141上。一栅极16设置在第二绝缘层15上，且与半导体部141重叠设置。第二金属层17包括输入电极171，输入电极171连接于第二导电部143。输入电极171、输出电极121、有源层14和栅极16用于形成薄膜晶体管。
本申请实施例由于第一导电部142的表面电阻率小于第二导电部143的表面电阻率，使得有源层14靠近输出电极121的部分的电阻小于有源层14靠近输入电极171的部分的电阻，减低了有源层14靠近输出电极121的部分的电压降，进而降低热载流子对阈值电压的影响。
以上对本申请实施例所提供的一种驱动基板及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种驱动基板，其特征在于，包括：
基板；
第一金属层，所述第一金属层包括输出电极，所述输出电极用于电连接发光器件；
第一绝缘层，所述第一绝缘层设置在所述第一金属层上，且覆盖所述基板；
有源层，所述有源层设置在所述第一绝缘层上，所述有源层包括半导体部、第一导电部和第二导电部，所述第一导电部连接于所述半导体部靠近所述输出电极的一侧，所述第二导电部连接于所述半导体部远离所述输出电极的一侧，所述第一导电部连接于所述输出电极，所述第一导电部的表面电阻率小于所述第二导电部的表面电阻率；
第二绝缘层，所述第二绝缘层设置在所述半导体部上；
至少一栅极，一所述栅极设置在所述第二绝缘层上，且与所述半导体部重叠设置；以及
第二金属层，所述第二金属层包括输入电极，所述输入电极连接于所述第二导电部，所述输入电极、所述输出电极、所述有源层和所述栅极用于形成薄膜晶体管。
2.根据权利要求1所述的驱动基板，其特征在于，所述第一导电部的掺杂离子的浓度大于所述第二导电部的掺杂离子的浓度。
3.根据权利要求2所述的驱动基板，其特征在于，所述第一导电部的材料包括金属氧化物和所述掺杂离子，所述掺杂离子掺杂在所述金属氧化物中，所述第二导电部的材料至少包括所述金属氧化物。
4.根据权利要求3所述的驱动基板，其特征在于，所述第二导电部的材料还包括所述掺杂离子。
5.根据权利要求1所述的驱动基板，其特征在于，至少一所述栅极包括第一栅极和第二栅极，所述第一栅极设置在第二绝缘层上，所述第二栅极与所述输出电极同层设置，所述第二栅极设置在所述第一绝缘层和所述基板之间；
所述半导体部包括沟道，所述第一栅极覆盖所述沟道，所述第二栅极与所述沟道的部分重叠设置，所述沟道与所述第二栅极重叠的部分连接于所述第一导电部，所述沟道与所述第二栅极非重叠的部分连接于所述第二导电部。
6.根据权利要求5所述的驱动基板，其特征在于，在所述第一导电部向所述第二导电部的方向上，所述沟道与所述第二栅极重叠的部分的长度占所述沟道长度的1/4～1/2。
7.根据权利要求5所述的驱动基板，其特征在于，所述第一导电部、所述半导体部和所述第二导电部同层设置且一体成型。
8.根据权利要求5所述的驱动基板，其特征在于，所述第一导电部和所述第二导电部同层且间隔设置，所述半导体部还包括第一搭接部分和第二搭接部分，所述第一搭接部分连接在所述第一导电部远离所述基板的一侧，所述第二搭接部分连接在所述第二导电部远离所述基板的一侧，所述沟道的一端连接于所述第一搭接部分和所述第一导电部，所述沟道的另一端连接于所述第二搭接部分和所述第二导电部。
9.根据权利要求1所述的驱动基板，其特征在于，所述输出电极与所述有源层重叠设置。
10.根据权利要求8或9所述的驱动基板，其特征在于，所述第一导电部与所述第一搭接部重叠的部分具有第一电阻值，所述第一导电部与所述第一搭接部非重叠的部分具有第二电阻值，所述第一电阻值大于所述第二电阻值。
11.根据权利要求1所述的驱动基板，其特征在于，所述驱动基板还包括第三绝缘层，所述第三绝缘层设置所述至少一栅极上且覆盖所述有源层和所述第一绝缘层，所述第二金属层设置在所述第三绝缘层上；
所述输入电极遮挡所述半导体部和所述第二导电部，在所述驱动基板的正投影图案中，所述第一导电部的至少部分位于所述输入电极的外侧。
12.一种显示面板，其特征在于，包括发光器件和如权利要求1-11任意一项所述的驱动基板，所述发光器件设置在所述驱动基板上，所述输出电极电连接所述发光器件。
CN202310647523.4A 2023-05-31 2023-05-31 驱动基板及显示面板 Pending CN117476696A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310647523.4A CN117476696A (zh) 2023-05-31 2023-05-31 驱动基板及显示面板
PCT/CN2023/100377 WO2024244062A1 (zh) 2023-05-31 2023-06-15 驱动基板及显示面板
US18/279,619 US20250359331A1 (en) 2023-05-31 2023-06-15 Driving substrates and display panels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310647523.4A CN117476696A (zh) 2023-05-31 2023-05-31 驱动基板及显示面板

Publications (1)

Publication Number Publication Date
CN117476696A true CN117476696A (zh) 2024-01-30

Family

ID=89628118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310647523.4A Pending CN117476696A (zh) 2023-05-31 2023-05-31 驱动基板及显示面板

Country Status (3)

Country Link
US (1) US20250359331A1 (zh)
CN (1) CN117476696A (zh)
WO (1) WO2024244062A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101924A (zh) * 2006-07-05 2008-01-09 大同股份有限公司 一种具低热载子效应的半导体结构
CN102768991B (zh) * 2012-07-31 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示装置、阵列基板及其制作方法
TWI567871B (zh) * 2015-10-16 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
CN105789325B (zh) * 2016-04-18 2019-05-03 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
JP7201556B2 (ja) * 2019-08-30 2023-01-10 株式会社ジャパンディスプレイ 半導体装置
CN110797380A (zh) * 2019-11-06 2020-02-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111710728A (zh) * 2020-06-30 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN112838100B (zh) * 2021-01-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 发光面板及其制作方法
CN115346876B (zh) * 2022-08-19 2024-08-09 上海天马微电子有限公司 一种薄膜晶体管及制备方法、传感器装置及显示面板

Also Published As

Publication number Publication date
US20250359331A1 (en) 2025-11-20
WO2024244062A1 (zh) 2024-12-05

Similar Documents

Publication Publication Date Title
US11289518B2 (en) Array substrate and method for making same
US9935163B2 (en) Display device and method for manufacturing the same
CN102820317B (zh) 有机电致发光显示器及其制造方法
KR100787464B1 (ko) 박막 트랜지스터, 및 그 제조방법
TWI822129B (zh) 半導體裝置及其製造方法
CN110391271A (zh) 触摸面板显示器
CN113629072A (zh) 阵列基板及其制备方法、显示面板
US20230157089A1 (en) Display Apparatus
KR102320187B1 (ko) 유기발광표시장치 및 그 제조방법
JP2001109404A (ja) Ｅｌ表示装置
EP2500946A2 (en) Organic light-emitting display and method of manufacturing the same
KR101619158B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
CN103594476B (zh) 薄膜晶体管基板及其制造方法以及使用其的有机发光显示装置
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20160197130A1 (en) Display device
US12414425B2 (en) Display apparatus having a substrate hole
CN113851486A (zh) 薄膜晶体管基板及配备该薄膜晶体管基板的显示装置
US9570624B2 (en) Thin film transistor and method for fabricating the same
JP2005107492A (ja) エレクトロルミネセンスディスプレイ装置
CN101834200B (zh) 有机el显示器及其制作方法
CN115777125A (zh) 显示装置
US20240063230A1 (en) Display panel and electronic terminal
CN117476696A (zh) 驱动基板及显示面板
CN114519978A (zh) 显示装置
WO2020208704A1 (ja) 表示装置および製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination