CN117438303A - 半导体结构及其制备方法 - Google Patents

Abstract

本申请提供一种半导体结构及其制备方法。该制备方法包括：提供形成有阴极的外延结构；在外延结构和所述阴极上形成介质层；去除部分介质层和与该部分介质层对应的预定厚度的外延结构，以形成中断所述外延结构中的二维电子气的阳极凹槽；在阳极凹槽的表面和与阳极凹槽的表面连接的介质层的表面形成阳极；至少去除介质层顶面的阳极。上述半导体结构的制备方法，可有效减少或消除阳极与二维电子气的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能。

Description

半导体结构及其制备方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

氮化镓(GaN)作为一种宽禁带半导体材料具有极大的电学性能优势，氮化镓铝/氮化镓(AlGaN/GaN)异质结结构因为其强大的自发极化和压电极化效应，会在靠近界面处的GaN一侧感生出高浓度的二维电子气，由于电子被限制在势阱中，且该区域杂质掺杂极少，因此电离杂质散射和合金无序散射较小，二维电子气具有极高的迁移率和电子饱和速率。除此之外，由于GaN材料固有的宽禁带属性，其临界击穿场强极大，适合制作大功率微波二极管，而减小氮化镓微波二极管电容是提升器件工作频率与效率的主要途径。

当前的横向氮化镓微波二极管在阳极的下方引入刻蚀凹槽，使得异质结结构被破坏，刻蚀凹槽区域电容被消除，器件电容得到很大程度的减小，如图1所示。但该方式仍旧会引入部分寄生电容，影响器件性能。

发明内容

基于此，有必要针对横向氮化镓微波二极管的寄生电容的问题，提供一种改进的半导体结构及其制备方法。

第一方面，本申请提供一种半导体结构的制备方法，所述方法包括：

提供形成有阴极的外延结构；

在所述外延结构和所述阴极上形成介质层；

去除部分介质层和与该部分介质层对应的预定厚度的外延结构，以形成中断所述外延结构中的二维电子气的阳极凹槽；

在所述阳极凹槽的表面和与所述阳极凹槽的表面连接的介质层的表面形成阳极；

至少去除所述介质层顶面的阳极。

上述半导体结构的制备方法，通过去除介质层顶面的阳极，可有效减少或消除阳极与二维电子气的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能。

在其中一个实施例中，所述在所述外延结构和所述阴极上形成介质层，包括：通过沉积工艺在所述外延结构和所述阴极上形成所述介质层；其中，所述介质层的沉积厚度大于所述阴极的厚度。

在其中一个实施例中，所述介质层的沉积厚度h满足300nm<h≤1000nm；或，满足300nm<h≤600nm。

在其中一个实施例中，所述至少去除所述介质层顶面的阳极，包括：通过研磨或抛光工艺去除高于所述介质层顶面的阳极。

在其中一个实施例中，所述至少去除所述介质层顶面的阳极，包括：通过研磨或抛光工艺由上至下去除部分介质层和部分阳极，以使所述阳极于所述二维电子气所在平面的正投影与所述二维电子气无重合部分。

在其中一个实施例中，所述在所述阳极凹槽的表面和与所述阳极凹槽的表面连接的介质层的表面形成阳极，包括：在所述介质层和所述外延结构上形成图案化的光阻层；通过沉积工艺在所述介质层、所述外延结构和所述图案化的光阻层上形成阳极金属层；通过剥离工艺去除所述图案化的光阻层和所述图案化的光阻层上的阳极金属层，保留所述介质层和所述外延结构上的阳极金属层形成所述阳极。

在其中一个实施例中，在至少去除所述介质层顶面的阳极之后，还包括：对所述阴极上的介质层进行刻蚀，以使所述阴极的至少部分顶面暴露于空气。

第二方面，本申请还提供一种半导体结构，所述半导体结构包括：外延结构以及设于所述外延结构上的阴极和阳极；

其中，所述外延结构开设有凹槽，至少部分所述阳极设于所述凹槽中，并且，所述凹槽中断所述外延结构中的二维电子气；

其中，所述阳极于所述二维电子气所在平面的正投影与所述二维电子气无重合部分。

上述半导体结构，由于阳极于二维电子气所在平面的正投影与二维电子气无重合部分，因此可有效减少或消除阳极与二维电子气的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能。

在其中一个实施例中，所述阳极与所述阴极之间设置有介质层。

在其中一个实施例中，所述阳极包括沿所述外延结构的厚度方向层叠设置的第一金属层和第二金属层，所述第一金属层位于所述外延结构和所述第二金属层之间，其中，所述第一金属层的材质为低功函数金属，所述第一金属层的厚度的取值范围为30nm～400nm，所述第二金属层的厚度小于或等于400nm。

附图说明

为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有的氮化镓微波二极管的结构示意图；

图2为本申请一实施例的制备方法的步骤流程图；

图3示出了本申请一实施例的制备方法中的外延结构的示意图；

图4示出了本申请一实施例的制备方法中形成阴极的结构示意图；

图5示出了本申请一实施例的制备方法中形成器件隔离的结构示意图；

图6示出了本申请一实施例的制备方法中形成介质层的结构示意图；

图7示出了本申请一实施例的制备方法中形成阳极凹槽的结构示意图；

图8示出了本申请一实施例的制备方法中形成阳极的结构示意图；

图9示出了本申请一实施例的制备方法中去除阳极的结构示意图；

图10示出了本申请另一实施例的制备方法中去除阳极的结构示意图；

图11示出了本申请又一实施例的制备方法中去除阳极的结构示意图；

图12示出了本申请一实施例的制备方法中对阴极上的介质刻蚀后的结构示意图。

元件标号说明：

100’、传统的氮化镓微波二极管，10’、外延结构，20’、阴极，30’、阳极；

100、半导体结构，10、外延结构，11、衬底，12、缓冲层，13、沟道层，14、势垒层，20、阴极，30、台面隔离结构，40、介质层，50、阳极凹槽，60、阳极。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的优选实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本发明的公开内容理解得更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本申请提供了一种改进的半导体结构，通过减少或消除阳极与二维电子气的交叠来减少或消除由二者交叠产生的寄生电容，提升器件性能(如器件的频率特性)。

在一实施例中，如图12所示，本申请的半导体结构100包括外延结构10以及设于外延结构10上的阴极20和阳极60。其中，外延结构10包括衬底11以及沿衬底11的厚度方向依次设置的缓冲层12、沟道层13、势垒层14，并且，在沟道层13与势垒层14的界面附近靠近沟道层13的一侧感生出高浓度的二维电子气2DEG。示例性的，阳极60俯视下可以是指形或圆形，阴极20位于阳极60的附近，可选的，阴极20与阳极60之间的间距小于或等于20μm。

进一步的，外延结构10开设有凹槽，至少部分阳极60位于外延结构10的凹槽中，且凹槽中断外延结构10中的二维电子气2DEG，从而消除凹槽区域的电容。

进一步的，阳极60于二维电子气2DEG所在平面的正投影与二维电子气2DEG无重合部分。示例性的，“阳极60于二维电子气2DEG所在平面的正投影与二维电子气2DEG无重合部分”可表示阳极60与二维电子气2DEG未形成交叠的位置关系，也可表示阳极60与二维电子气2DEG的相对面积为0。如此，有利于减少半导体结构100的寄生电容，提升器件的性能。

上述半导体结构，由于阳极60于二维电子气2DEG所在平面的正投影与二维电子气2DEG无重合部分，因此可有效减少或消除阳极60与二维电子气2DEG的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能。

在另一些实施例中，继续参考图12，阳极60与阴极20之间还设置有介质层40。介质层40作为钝化层，可有效抑制器件电流崩塌，避免器件的工作性能退化。示例性的，介质层40可以是氮化硅(SiN)或二氧化硅(SiO₂)等绝缘介质。

在另一些实施例中，继续参考图12，外延结构的凹槽的底面位于沟道层13与势垒层14的界面以下5nm～25nm的位置处。如此，有利于保证凹槽能够中断二维电子气2DEG。若凹槽的底面位于沟道层13与势垒层14的界面下方5nm以内，则仍旧容易产生较大的寄生电容，另外，考虑实际工艺实现，需过刻10nm～20nm；若继续深刻，虽然对器件性能影响不大，但会增加制备时间和成本。综上，将凹槽的刻蚀至沟道层13与势垒层14的界面以下5nm～25nm的位置处既能减少寄生电容，也不会增加较多的制备时间和成本。

在另一些实施例中，阳极60包括沿外延结构10的厚度方向层叠设置的第一金属层和第二金属层，第一金属层位于外延结构10和第二金属层之间，其中，第一金属层的材质为低功函数金属，第一金属层的厚度的取值范围为30nm～400nm，第二金属层的厚度小于或等于400nm。可选的，第一金属层的材质包括钼(Mo)、钨(W)、镍(Ni)中的至少一种，第二金属层的材质包括金(Au)。通过使各金属层的厚度满足上述范围，一方面可避免因金属过薄导致金属层在制备时不能较好地覆盖凹槽(例如在凹槽底部边缘角的地方发生金属与外延结构10接触不紧密、连续性差)的问题，另一方面也可避免因金属过薄导致的金属层本身不连续的问题。

在另一些实施例中，衬底10采用厚度为100μm～600μm的碳化硅(SiC)衬底或厚度为100μm～600μm蓝宝石衬底或厚度为100μm～1000μm的硅(Si)衬底或100μm～600μm的氮化镓(GaN)衬底。

在另一些实施例中，缓冲层12采用厚度为1μm～6μm的氮化镓(GaN)缓冲层或厚度为1μm～6μm的氮化镓铝(AlGaN)渐变缓冲层。

在另一些实施例中，沟道层13采用厚度为100nm～400nm的非故意掺杂氮化镓(GaN)沟道层。

本申请还提供了一种如前文所述的半导体结构的制备方法。该制备方法通过至少去除介质层顶面的阳极来减少或消除阳极与二维电子气的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能(如器件的频率特性)。

在一实施例中，如图2所示，该制备方法包括以下步骤：

S100、提供形成有阴极的外延结构。

示例性的，如图4所示，外延结构10上设置有阴极20。其中，外延结构10可包括衬底11以及沿衬底11的厚度方向依次设置的缓冲层12、沟道层13、势垒层14，并且，在沟道层13与势垒层14的界面附近靠近沟道层13的一侧感生出高浓度的二维电子气2DEG。

S200、在外延结构和阴极上形成介质层。

示例性的，如图6所示，可通过等离子体增强化学气相沉积工艺在外延结构10和阴极20上沉积介质层40。示例性的，介质层40包括氮化硅(SiN)或二氧化硅(SiO₂)等绝缘介质。

S300、去除部分介质层和与该部分介质层对应的预定厚度的外延结构，以形成中断外延结构中的二维电子气的阳极凹槽。

示例性的，可在介质层40上依次进行匀胶、烘胶、曝光、显影，形成图案化的光阻层，再通过刻蚀技术刻蚀介质层40至势垒层14的表面，再通过刻蚀技术进一步刻蚀与去除的介质层40对应的势垒层14及沟道层13(也就是预定厚度的外延结构)，直至势垒层14与沟道层13的界面以下5nm～25nm，也就是说，预定厚度的取值范围可以是势垒层14的厚度再加上5nm～25nm；再将当前结构依次放入丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，最后用氮气吹干，完成如图7所示的阳极凹槽50的制作。可以看到，阳极凹槽50中断了外延结构10中的二维电子气2DEG，减少了寄生电容，同时也没有过度深刻，节约了制备时间和成本。可选的，阴极20与阳极凹槽50之间的间距小于或等于20μm。

S400、在阳极凹槽的表面和与阳极凹槽的表面连接的介质层的表面形成阳极。

由于光刻工艺存在误差，光阻无法正好涂覆至阳极凹槽50的边缘，因此为保障阳极完整覆盖阳极凹槽50，需在光刻时保留一部分延展至阳极凹槽50之外(如与阳极凹槽50连接的介质层40的表面)的阳极，从而形成如图8所示的与二维电子气2DEG交叠的阳极部分(虚线圆圈示出)。另一方面，通过使各金属层的沉积厚度满足上述范围，一方面可避免因金属过薄导致金属层在制备时不能较好地覆盖阳极凹槽50(例如在阳极凹槽50底部边缘角的地方发生金属与外延结构10接触不紧密、连续性差)的问题，另一方面也可避免因金属过薄导致的金属层本身不连续的问题。

示例性的，步骤S400可包括以下步骤：S410、在介质层40和外延结构10上形成图案化的光阻层；S420、通过沉积工艺在介质层40、外延结构10和图案化的光阻层上形成阳极金属层；S430、通过剥离工艺去除图案化的光阻层和图案化的光阻层上的阳极金属层，保留介质层和外延结构上的阳极金属层形成阳极60。

示例性的，在一具体实施方式中，可在刻蚀完阳极凹槽50的结构上依次进行匀胶、烘胶、曝光、显影，并使用磁控溅射设备或电子束蒸发设备在阳极凹槽50的表面先沉积厚度为30nm～400nm低功函数金属钼(Mo)或钨(W)或镍(Ni)，再沉积0～400nm的金属金Au，再用丙酮溶液浸泡，使得光阻区域的金属被剥离，再将该外延片依次放入洁净丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，最后用氮气吹干，完成如图8所示的阳极60的制作。可选的，阳极可采用肖特基金属，也可采用其他适于制备阳极的金属。

S500、至少去除所述介质层顶面的阳极。

示例性的，如图10所示，可通过刻蚀工艺去除介质层40顶面的阳极来减小器件的寄生电容。示例性的，如图11所示，还可通过研磨或抛光工艺去除高于介质层40顶面的阳极来减小器件的寄生电容，如此有利于简化阳极的去除工艺。示例性的，如图9所示，还可通过研磨或抛光工艺由上至下去除部分介质层和部分阳极，以使阳极60于二维电子气2DEG所在平面的正投影与二维电子气2DEG无重合部分来减小器件的寄生电容，如此既有利于对结构进一步减薄，也不会增加工艺的复杂性。示例性的，可将结构的背面键合在研磨盘上再对结构的正面进行研磨，实现如图9或图11所示的研磨效果，再将结构解键合，并依次放入洁净丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，最后用氮气吹干，完成如图9或图11所示的部分阳极去除。通过采用研磨或抛光的工艺去除与二维电子气交叠的阳极，简单有效，可行性强，器件的成品率也较高。

上述半导体结构的制备方法，通过去除介质层40顶面的阳极，可有效减少或消除阳极60与二维电子气2DEG的交叠，进而减少或消除由二者交叠产生的寄生电容，提升器件性能。

在另一些实施例中，在步骤S100之前，还包括步骤：

S100”、清洗外延结构。

示例性的，将外延结构先放入氢氟酸(HF)溶液或氯化氢(HCl)溶液中浸泡预定时间，再依次放入丙酮溶液、无水乙醇溶液和去离子水中超声清洗预定时间，最后用氮气吹干，完成如图3所示的洁净的外延结构10的制作。

在另一些实施例中，在步骤S100之前，还包括步骤：

S100’、制作器件阴极。

示例性的，可在洁净的外延结构10上依次进行匀胶、烘胶、曝光、显影，并使用电子束蒸发设备在外延结构10上沉积钛(Ti)/铝(Al)/镍(Ni)/金(Au)金属叠层，再将结构浸泡在丙酮溶液中，使光阻区域的金属被剥离，再将结构依次放入丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，用氮气吹干后放入快速退火炉进行退火，形成如图4所示的器件阴极20。可选的，阴极20可采用欧姆接触金属，也可采用其他适于制备阴极的金属。

在另一些实施例中，在步骤S200之前，还包括步骤：

S200’、制作台面隔离结构。

示例性的，在制作完阴极的外延结构10上依次进行匀胶、烘胶、曝光、显影，再通过刻蚀工艺刻蚀外延结构10的两端区域(或者称台面外区域)，再将结构依次放入丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，用氮气吹干，完成如图5所示的台面隔离结构30的制作。

在另一些实施例中，步骤S200中，为保证后续工艺去除搭在台面上的阳极时不损坏器件结构(如阴极金属)，介质层40的沉积厚度需大于阴极20的厚度，如此可保证阴极20与阳极凹槽50之间的介质层的厚度大于阴极20的厚度，避免在后续去除阳极的工艺过程中损坏器件结构。示例性的，介质层40的沉积厚度h满足300nm<h≤1000nm；或，满足300nm<h≤600nm。通过控制沉积厚度大于300nm，可保证介质层40的厚度大于阴极20的厚度，从而避免在后续去除阳极的工艺过程中损坏阴极20，同时介质层40的沉积厚度小于或等于1000nm，可避免介质层40过厚而影响成膜质量；另外，通过控制介质层40的沉积厚度小于或等于600nm，既可减少材料浪费，也可节约后续的工艺时间。

在另一些实施例中，该制备方法在步骤S500之后还包括以下步骤：

S600、对阴极上的介质层进行刻蚀，以使阴极的至少部分顶面暴露于空气。

示例性的，将制作完阳极的结构依次进行匀胶、烘胶、曝光、显影，并通过刻蚀工艺刻蚀通孔区域至阴极的金属表面，再将结构依次放入丙酮、无水乙醇、去离子水溶液中超声清洗预定时间，最后用氮气吹干，完成如图12所示的半导体结构100的制备。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：

提供形成有阴极的外延结构；

在所述外延结构和所述阴极上形成介质层；

去除部分介质层和与该部分介质层对应的预定厚度的外延结构，以形成中断所述外延结构中的二维电子气的阳极凹槽；

在所述阳极凹槽的表面和与所述阳极凹槽的表面连接的介质层的表面形成阳极；

至少去除所述介质层顶面的阳极。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述外延结构和所述阴极上形成介质层，包括：

通过沉积工艺在所述外延结构和所述阴极上形成所述介质层；其中，所述介质层的沉积厚度大于所述阴极的厚度。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述介质层的沉积厚度h满足300nm<h≤1000nm；或，满足300nm<h≤600nm。

4.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述至少去除所述介质层顶面的阳极，包括：

通过研磨或抛光工艺去除高于所述介质层顶面的阳极。

5.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述至少去除所述介质层顶面的阳极，包括：

通过研磨或抛光工艺由上至下去除部分介质层和部分阳极，以使所述阳极于所述二维电子气所在平面的正投影与所述二维电子气无重合部分。

6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述在所述阳极凹槽的表面和与所述阳极凹槽的表面连接的介质层的表面形成阳极，包括：

在所述介质层和所述外延结构上形成图案化的光阻层；

通过沉积工艺在所述介质层、所述外延结构和所述图案化的光阻层上形成阳极金属层；

通过剥离工艺去除所述图案化的光阻层和所述图案化的光阻层上的阳极金属层，保留所述介质层和所述外延结构上的阳极金属层形成所述阳极。

7.根据权利要求1所述的半导体结构的制备方法，其特征在于，在至少去除所述介质层顶面的阳极之后，还包括：

对所述阴极上的介质层进行刻蚀，以使所述阴极的至少部分顶面暴露于空气。

8.一种半导体结构，其特征在于，包括：外延结构以及设于所述外延结构上的阴极和阳极；

其中，

所述外延结构开设有凹槽，至少部分所述阳极位于所述凹槽中，并且，所述凹槽中断所述外延结构中的二维电子气；

其中，

所述阳极于所述二维电子气所在平面的正投影与所述二维电子气无重合部分。

9.根据权利要求8所述的半导体结构，其特征在于，所述阳极与所述阴极之间设置有介质层。

10.根据权利要求8所述的半导体结构，其特征在于，所述阳极包括沿所述外延结构的厚度方向层叠设置的第一金属层和第二金属层，所述第一金属层位于所述外延结构和所述第二金属层之间，其中，所述第一金属层的材质为低功函数金属，所述第一金属层的厚度的取值范围为30nm～400nm，所述第二金属层的厚度小于或等于400nm。