CN117420900B - 电路装置及电子设备 - Google Patents

Abstract

本申请提供一种电路装置，该电路装置包括：第一开关、第二开关、第三开关和第四开关；第一电阻、第一PD电路和第二PD电路；比较电路。该电路装置被配置为：Type C接口作为UFP接电气设备，当VBus电压大于20V，比较电路输出的比较结果信号为第四电压信号高于第三电压信号，第三开关导通，同时，使得第一开关和第二开关断开；VBus电压经第一电阻和第一PD电路后，输入第四开关，且经第二PD电路钳位后维持在第六电压信号；以及VBUS转换电压的电压值下降到使第四开关的栅源电压大于阈值电压后，第四开关导通，VBUS转换电压值大于第四开关的栅极电压减去阈值电压的值，使得电流通过VBUS转换电压给PD供电。本申请还提供一种电子设备。

Description

电路装置及电子设备

技术领域

本申请涉及电路设计、测试以及生产领域，特别涉及一种电路装置。

背景技术

目前笔记本PD芯片支持最高输入电压为20V，而PD3.1规范(USB Power DeliverySpecification Revision3.1，Version 1.0)加入了EPR（Extend Power Range）功能，扩展PD3.0 SPR(Stand Power Range)供电最大100W(20V@5A)的限制，使得Type C PD电源输出功率将增加到140W，180W，最高240W（28V@5A，36@5A，48V，5A）。

为解决20V以上至48V的高电压输入，通常使用高压LDO，高压LDO输入支持5~48V输入，并输出3.3V，可以给PD供电。为解决5Vsource输出并与输入时的高压共存，需要用到高压power switch，反向提供5V/3A给外接设备。高压LDO和source Power switch成本高。

发明内容

本申请实施例的目的在于提供一种电路装置，可用于对宽电压和输出的电路装置。本申请还提供一种电子设备。

根据本申请第一方面提供的电路装置，所述电路装置包括：

第一开关、第二开关、第三开关和第四开关；

第一电阻、第一PD电路和第二PD电路；以及

比较电路；

其中，Type C接口作为UFP接电气设备，当VBus电压大于20V，所述比较电路输出的比较结果信号为第四电压信号高于第三电压信号，所述第三开关导通，同时，使得所述第一开关和所述第二开关断开；

所述VBus电压经所述第一电阻和所述第一PD电路后，输入所述第四开关，且经所述第二PD电路钳位后维持在第六电压信号；以及

VBUS转换电压的电压值下降到使所述第四开关的栅源电压大于阈值电压后，所述第四开关导通，VBUS转换电压的电压值大于所述第四开关的栅极电压减去阈值电压的值，使得电流通过VBUS转换电压给PD供电。

根据本申请的一个实施例，所述电路装置还包括：

第一分压电路，所述第一分压电路接收所述VBus电压，分压后得到第一电压信号；以及

第二分压电路，所述第二分压电路接收所述VBus电压，分压后得到第二电压信号；

其中，所述第一开关接收所述第一电压信号，并通过所述第一电压信号控制所述第一开关的通断，所述第二开关接收所述第二电压信号，并通过所述第二电压信号控制所述第二开关的通断。

根据本申请的一个实施例，所述电路装置还包括：

第三分压电路，所述第三分压电路接收PD快充模块的输出电压，分压后得到第三电压信号；以及

第四分压电路，所述第四分压电路接收VBUS转换电压的电信号，分压后得到第四电压信号；

其中，所述比较电路接收所述第三电压信号和所述第四电压信号，基于所述第三电压信号和所述第四电压信号输出比较结果信号，所述第三开关接收所述比较结果信号，基于所述比较结果信号控制所述第三开关的通断。

根据本申请的一个实施例，所述第一开关和第二开关进一步被配置为：

所述VBus小于等于20V时，所述第一开关和第二开关均导通，所述VBus通过VBUS转换电压为PD快充模块供电。

根据本申请的一个实施例，所述第三开关和第一开关进一步被配置为：

当所述比较电路的比较结果信号为第四电压信号低于所述第三电压信号，所述第三开关断开，同时，使得所述第一开关导通。

根据本申请的一个实施例，所述电路装置被进一步配置为：

所述VBus电压经所述第一电阻和第一PD电路后，得到第五电压信号；以及

所述第四开关接收所述第五电压信号，并基于所述第五电压信号控制第四开关的通断。

根据本申请的一个实施例，当所述第四开关的栅源电压小于等于0，所述第四开关断开，同时使得所述第一开关导通。

根据本申请的一个实施例，所述电路装置还包括：

第二电阻；

其中，Type C接口作为DFP接电气设备时，VBUS转换电压经所述第二开关和所述第四开关输出至VBUS，VBUS电压经所述第一分压电路分压后的第一电压信号使得所述第一开关导通，进而使得所述第二开关导通；以及

Vsys电压经所述第二电阻、第一PD电路和第二PD电路后，使得所述第四开关的栅源电压大于阈值电压，所述第四开关导通，VBUS转换电压的电信号经所述第四开关流到VBUS给电气设备供电。

根据本申请的一个实施例，所述第二开关为欧姆级PMOS，所述第四开关为毫欧姆级NMOS。

根据本申请第二方面提供的电路装置，所述电路装置包括：

第一开关、第二开关、第三开关和第四开关；

第一电阻、第一PD电路和第二PD电路；以及

GPIO模块；

其中，Type C接口作为UFP接电气设备时，当VBus电压大于20V，所述GPIO模块输出为高电压，所述第三开关导通，同时，使得所述第一开关和所述第二开关断开；

所述VBus电压经所述第一电阻和所述第一PD电路后，输入所述第四开关，且经所述第二PD电路钳位后维持在第六电压信号；以及

VBUS转换电压的电压值下降到使所述第四开关的栅源电压大于阈值电压后，所述第四开关导通，VBUS转换电压的电压值大于所述第四开关的栅极电压减去阈值电压的值，使得电流通过VBUS转换电压给PD供电。

根据本申请的一个实施例，所述电路装置还包括：

第一分压电路，所述第一分压电路接收所述VBus电压，分压后得到第一电压信号；以及

第二分压电路，所述第二分压电路接收所述VBus电压，分压后得到第二电压信号；

其中，所述第一开关接收所述第一电压信号，并通过所述第一电压信号控制所述第一开关的通断，所述第二开关接收所述第二电压信号，并通过所述第二电压信号控制所述第二开关的通断。

根据本申请的一个实施例，所述所述第一开关和第二开关进一步被配置为：

所述VBus小于等于20V时，所述第一开关和第二开关均导通，所述VBus通过VBUS转换电压为PD快充模块供电。

根据本申请的一个实施例，所述第三开关进一步被配置为：

当所述GPIO模块输出为低电压，所述第三开关断开，同时，使得所述第一开关导通。

根据本申请的一个实施例，所述第四开关被进一步配置为：

所述VBus电压经所述第一电阻和第一PD电路后，得到第五电压信号；以及

所述第四开关接收所述第五电压信号，并基于所述第五电压信号控制第四开关的通断。

根据本申请的一个实施例，当所述第四开关的栅源电压小于等于0，所述第四开关断开，同时使得所述第一开关导通。

根据本申请的一个实施例，所述电路装置还包括：

第二电阻；

其中，Type C接口作为DFP接电气设备时，VBUS转换电压经所述第二开关和所述第四开关输出至VBUS，VBUS电压经所述第一分压电路分压后的第一电压信号使得所述第一开关导通，进而使得所述第二开关导通；以及

Vsys电压经所述第二电阻、第一PD电路和第二PD电路后，使得所述第四开关的栅源电压大于阈值电压，所述第四开关导通，VBUS转换电压的电信号经所述第四开关流到VBUS给电气设备供电。

根据本申请的一个实施例，所述第二开关为欧姆级PMOS，所述第四开关为毫欧姆级NMOS。

根据本申请的第三方面提供的电子设备，所述电子设备包括上述任一电路装置。

一方面，本申请提供的电路装置，通过在电路装置中设置的多个电路组件共同控制输入的高电压信号，使得该电路装置可以接收20V以上至48V的高电压输入，并输出3.3V，可以给PD供电。本申请的电路装置通过上述组件替代了现有技术中在接收高压输入电信号时必须使用的高压LDO，使得该电路装置可支持PD3.1规范中扩展后的供电功能，同时，该电路装置可避免使用高压LDO，使得电路装置的生产成本大幅降低。另一方面，本申请提供的电路装置，利用NMOS隔离5V source power switch与VBUS，只需要普通的电源开关或利用PD内建的电源开关，就可以提供5V/3A的电信号外接设备，避免了高压电源开关的使用，使得电路装置的生产成本大幅降低。

附图说明

图1为本申请实施方式的电路装置结构示意图；

图2为本申请又一实施方式的电路装置结构示意图；

图3为本申请实施方式的电路装置连接PD及Type C接口的结构示意图。

具体实施方式

此处参考附图描述本申请的各种方案以及特征。

应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。

包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。

通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。

还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式。

根据本申请一个实施方式电路装置，该电路装置包括：第一开关、第二开关、第三开关和第四开关；第一电阻、第一PD电路和第二PD电路；以及比较电路。该电路装置被配置为：Type C接口作为UFP接电气设备，当VBus电压大于20V，比较电路输出的比较结果信号为第四电压信号高于第三电压信号，第三开关导通，同时，使得第一开关和第二开关断开；VBus电压经第一电阻和第一PD电路后，输入第四开关，且经第二PD电路钳位后维持在第六电压信号；VBUS转换电压（VBUS转换电压可记作VBUS_IC，其他处均具有相同含义）电压下降到使第四开关的栅源电压（Vgs）大于阈值电压（Vth）后，第四开关导通，VBUS转换电压（VBUS_IC）电压值大于第四开关的栅极电压（Vgate）减去阈值电压（Vth）的值，使得电流通过VBUS转换电压（VBUS_IC）给PD供电。

本申请提供的电路装置，通过在电路装置中设置多个电路组件，包括第一开关、第二开关、第三开关、第四开关、第一电阻、第一PD电路和第二PD电路，以及比较电路，通过上述多个组件共同控制输入的高电压信号，使得该电路装置可以接收20V以上至48V的高电压输入，并输出3.3V，可以给PD供电。本申请的电路装置通过上述组件替代了现有技术中在接收高压输入电信号时必须使用的高压LDO，使得该电路装置可支持PD3.1规范中扩展后的供电功能，同时，该电路装置可避免使用高压LDO，使得电路装置的生产成本大幅降低。

在本申请的一个实施例中，电路装置还包括：第一分压电路和第二分压电路，第一分压电路接收VBus电压，分压后得到第一电压信号，第二分压电路接收VBus电压，分压后得到第二电压信号。其中，第一开关接收第一电压信号，并通过第一电压信号控制第一开关的通断，第二开关接收第二电压信号，并通过第二电压信号控制第二开关的通断。

在本申请的一个实施例中，电路装置还包括：第三分压电路和第四分压电路，第三分压电路接收PD快充模块的输出电压，分压后得到第三电压信号，第四分压电路接收VBUS转换电压（VBUS_IC）的电信号，分压后得到第四电压信号。其中，比较电路接收第三电压信号和第四电压信号，基于第三电压信号和第四电压信号输出比较结果信号，第三开关接收比较结果信号，基于比较结果信号控制第三开关的通断。

在本申请的一个实施例中，电路装置进一步被配置为：VBus小于等于20V时，第一开关和第二开关均导通，VBus通过VBUS转换电压（VBUS_IC）为PD快充模块供电。

在本申请的一个实施例中，电路装置进一步被配置为：当比较电路的比较结果信号为第四电压信号低于第三电压信号，第三开关断开，同时，使得第一开关导通。

在本申请的一个实施例中，电路装置被进一步配置为：VBus电压经第一电阻和第一PD电路后，得到第五电压信号；第四开关接收第五电压信号，并基于第五电压信号控制第四开关的通断。

在本申请的一个实施例中，当第四开关的栅源电压（Vgs）小于等于0，第四开关断开，同时使得第一开关导通。

在本申请的一个实施例中，电路装置还包括：第二电阻。电路装置进一步被配置为：Type C接口作为DFP接电气设备，VBUS转换电压（VBUS_IC）电压经第二开关和第四开关输出至VBUS，VBUS电压经第一分压电路分压后的第一电压信号使得第一开关导通，进而使得第二开关导通；Vsys电压经第二电阻、第一PD电路和第二PD电路后，使得第四开关的栅源电压（Vgs）大于阈值电压（Vth），第四开关导通，VBUS转换电压（VBUS_IC）的电信号经第四开关流到VBUS给电气设备供电。

在本申请的一个实施例中，第二开关为欧姆级PMOS，第四开关为毫欧姆级NMOS。

图1是本申请提供的一个实施方式的电路装置结构示意图，结合图1对电路装置的工作原理说明如下。

当Type C ADP刚接入Type C口时，VBUS只有5V，VBUS经电阻PR9和电阻PR12组成的第一分压电路，分压后得到第一电压信号VCC_ON_R为1.67V（可以按需求调整），第一开关PQ6导通，VBUS经电阻PR1和电阻PR6组成的第二分压电路分压后，得到第二电压信号使第二开关PQ1 栅源电压（Vgs）可例如为4V，第二开关PQ1导通，VBUS经第二开关PQ1到VBUS转换电压（VBUS_IC）给PD供电，PD起动，输出VCC3_LDO_PD 3.3V。VCC3_LDO_PD经电阻PR10和电阻PR14组成的第三分压电路，设分压后的第三电压信号为ref，如图所示ref可例如为2.1V（可以按需求调整），VBUS转换电压（VBUS_IC）经电阻PR11和电阻PR13组成的第四分压电路，按照1/10的比例分压后得到第四电压信号VCC_SEN可例如为0.5V。因VCC_SEN低于ref，比较器PU1输出低电压信号，第三开关PQ7断开，第一开关PQ6维持导通，第二开关PQ1维持导通；同时VBUS经电阻第一电阻PR2和第一PD电路PD1得到第五电压信号，第五电压信号到第四开关PQ2 gate，第四开关PQ2 栅源电压（Vgs）=0，第四开关PQ2断开。第四开关PQ2上没有电流；第二开关PQ1维持导通，给PD供电，如图1中的VCC1路径。

当Type C ADP通过CC与PD沟通后，如果ADP为SPR（Standard Power Range），调整VBUS输出为20V，此时VCC_SEN可例如为2V，ref为可例如2.1V，VCC_SEN低于ref，比较器PU1输出低电压信号，第三开关PQ7维持关，第一开关PQ6维持导通，第二开关PQ1维持导通，同时第四开关PQ2 Source为20V，第四开关PQ2栅源电压（Vgs）为负，第四开关PQ2断开，第二开关PQ1维持导通，给PD供电，如图1中的VCC1路径。

当Type C ADP通过CC与PD沟通后，如果ADP为EPR（Extend Power Range），调整VBUS输出超过20V，此时，当VCC_SEN超2.1V，ref为2.1V，VCC_SEN高于ref，比较器PU1输出高电压信号，第三开关PQ7导通，第一开关PQ6 断开，第二开关PQ1 断开，同时VBUS经第一电阻PR2和第一PD电路PD1到第四开关PQ2 gate，经第二PD电路PD2钳位后维持第六电压信号可例如为18V，第二开关PQ1已断开，VBUS转换电压（VBUS_IC）电压会下降，此下降到使第四开关PQ2 栅源电压（Vgs）大于阈值电压（Vth），第四开关PQ2导通，VBUS转换电压（VBUS_IC）电压维持在第四开关PQ2 gate电压减去第四开关PQ2的阈值电压（Vth）值得到的电压值以上，第四开关PQ2上有电流流向VBUS转换电压（VBUS_IC），经第四开关PQ2给PD供电，如图1中的VCC2路径。

综上，当Type C口为UFP接ADP当sink用时，VBUS从5~48V，VBUS转换电压（VBUS_IC）都能维持在PD正常工作需要的电压范围，可例如为5V~17V。

当Type C当DFP接device时，VBUS转换电压（VBUS_IC）为5V，经第二开关PQ1和第四开关PQ2内置diode到VBUS大约4.3V，经电阻PR9和电阻PR12组成的第一分压电路分压后，得到第一电压信号VCC_ON_R可例如为1.3V，第一开关PQ6 导通，第二开关PQ1导通；同时Vsys为12~20V，经第二电阻PR3、第一PD电路PD1和第二PD电路PD2后，第四开关PQ2 gate为12~18V，第四开关PQ2 栅源电压（Vgs）大于阈值电压（Vth），第四开关PQ2导通，考虑到高压PMOS和NMOS的价格差，此处第二开关PQ1为欧姆级PMOS，第四开关PQ2为毫欧姆级NMOS，第二开关PQ1上基本上没有电流，VBUS转换电压（VBUS_IC）经第四开关PQ2流到VBUS，给外部电气设备供电，如图1中的SOURCE路径。

需要说明的是，本申请的各个分压电路得到的电压信号值为示例性数值，组成各个分压电路的电阻大小可以根据实际情况进行调整。

本申请提供的电路装置，通过该电路装置的组成组件，包括多个开关、分压电路、PD电路以及比较器，共同控制输出通过电路装置输出的电信号，使得该电路装置可以满足5V输出并与输入时的高压共存的需求，本申请提供的电路装置不需要使用高压电源开关，因此，本申请的电路装置的生产成本低。

本申请提供的电路装置，利用NMOS隔离5V source power switch与VBUS，只需要普通的电源开关或利用PD内建的电源开关，就可以提供5V/3A的电信号外接设备，避免了高压电源开关的使用，使得电路装置的生产成本大幅降低。

根据本申请第二方面提供的电路装置，电路装置包括：第一开关、第二开关、第三开关和第四开关；第一电阻、第一PD电路和第二PD电路；GPIO模块。电路装置被配置为：TypeC接口作为UFP接电气设备，当VBus电压大于20V，GPIO模块输出为高电压，第三开关导通，同时，使得第一开关和第二开关断开；VBus电压经第一电阻和第一PD电路后，输入第四开关，且经第二PD电路钳位后维持在第六电压信号；VBUS转换电压（VBUS_IC）电压下降到使第四开关的栅源电压（Vgs）大于阈值电压（Vth）后，第四开关导通，VBUS转换电压（VBUS_IC）电压值大于第四开关的栅极电压（Vgate）减去阈值电压（Vth）的值，使得电流通过VBUS转换电压（VBUS_IC）给PD供电。

本申请提供的电路装置，通过在电路装置中设置多个电路组件，包括第一开关、第二开关、第三开关、第四开关、第一电阻、第一PD电路和第二PD电路，以及GPIO模块，通过上述多个组件共同控制输入的高电压信号，使得该电路装置可以接收20V以上至48V的高电压输入，并输出3.3V，可以给PD供电。本申请的电路装置通过上述组件替代了现有技术中在接收高压输入电信号时必须使用的高压LDO，使得该电路装置可支持PD3.1规范中扩展后的供电功能，同时，该电路装置可避免使用高压LDO，使得电路装置的生产成本大幅降低。

在本申请的一个实施例中，电路装置还包括：第一分压电路，第一分压电路接收VBus电压，分压后得到第一电压信号；以及第二分压电路，第二分压电路接收VBus电压，分压后得到第二电压信号。其中，第一开关接收第一电压信号，并通过第一电压信号控制第一开关的通断，第二开关接收第二电压信号，并通过第二电压信号控制第二开关的通断。

在本申请的一个实施例中，电路装置进一步被配置为：VBus小于等于20V时，第一开关和第二开关均导通，VBus通过VBUS转换电压（VBUS_IC）为PD快充模块供电。

在本申请的一个实施例中，电路装置进一步被配置为：当GPIO模块输出为低电压，第三开关断开，同时，使得第一开关导通。

在本申请的一个实施例中，电路装置被进一步配置为：VBus电压经第一电阻和第一PD电路后，得到第五电压信号；第四开关接收第五电压信号，并基于第五电压信号控制第四开关的通断。

在本申请的一个实施例中，当第四开关的栅源电压（Vgs）小于等于0，第四开关断开，同时使得第一开关导通。

在本申请的一个实施例中，电路装置还包括：第二电阻。电路装置进一步被配置为：Type C接口作为DFP接电气设备，VBUS转换电压（VBUS_IC）电压经第二开关和第四开关输出至VBUS，VBUS电压经第一分压电路分压后的第一电压信号使得第一开关导通，进而使得第二开关导通；Vsys电压经第二电阻、第一PD电路和第二PD电路后，使得第四开关的栅源电压（Vgs）大于阈值电压（Vth），第四开关导通，VBUS转换电压（VBUS_IC）的电信号经第四开关流到VBUS给电气设备供电。

在本申请的一个实施例中，第二开关为欧姆级PMOS，第四开关为毫欧姆级NMOS。

本申请提供的电路装置，通过该电路装置的组成组件，包括多个开关、分压电路、PD电路以及GPIO模块，共同控制输出通过电路装置输出的电信号，使得该电路装置可以满足5V输出并与输入时的高压共存的需求，本申请提供的电路装置不需要使用高压电源开关，因此，本申请的极大降低了电路装置的生产成本。

图2是本申请提供的又一实施方式的电路装置结构示意图，结合图2对该电路装置的工作原理说明如下。

当Type C ADP刚接入Type C口时，VBUS只有5V，VBUS经电阻PR9和电阻PR12组成的第一分压电路分压后，得到第一电压信号VCC_ON_R可例如为1.67V（可以按需求调整），第一开关PQ6导通，VBUS经电阻PR1和电阻PR6组成的第二分压电路分压后，得到第二电压信号，使第二开关PQ1 栅源电压（Vgs）可例如为4V，第二开关PQ1 导通，VBUS经第二开关PQ1到VBUS转换电压（VBUS_IC）给PD供电，PD起动，PD GPIO VCC_ON维持L（低电压信号），第一开关PQ6维持导通，第二开关PQ1维持导通；同时VBUS经第一电阻PR2和第一PD电路PD1得到第五电压信号，第五电压信号到第四开关PQ2 gate，第四开关PQ2 栅源电压（Vgs）=0，第四开关PQ2断开。第四开关PQ2上没有电流，第二开关PQ1维持导，通给PD供电，如图2中的VCC1路径。

当Type C ADP通过CC与PD沟通后，如果ADP为SPR（Standard Power Range），调整VBUS输出为20V，PD GPIO VCC_ON维持L（低电压信号），第一开关PQ6维持导通，第二开关PQ1维持导通，同时第四开关PQ2 Source为20V，第四开关PQ2 栅源电压（Vgs）为负，第四开关PQ2断开，第二开关PQ1维持导通，给PD供电，如图2中的VCC1路径。

当Type C ADP通过CC与PD沟通后，如果ADP为EPR（Extend Power Range），调整VBUS输出超过21V，PD GPIO VCC_ON L（低电压信号）到H（高电压信号），第三开关PQ7导通，第一开关PQ6 断开，第二开关PQ1 断开；同时VBUS经第一电阻PR2和第一PD电路PD1到第四开关PQ2 gate，经第二PD电路PD2钳位后维持第六电压信号可例如为18V，第二开关PQ1已断开，VBUS转换电压（VBUS_IC）电压会下降，此下降到使第四开关PQ2 栅源电压（Vgs）大于阈值电压（Vth），第四开关PQ2导通，VBUS转换电压（VBUS_IC）电压维持在第四开关PQ2 gate电压减去第四开关PQ2 阈值电压（Vth）值后得到的电压值以上，第四开关PQ2上有电流流向VBUS转换电压（VBUS_IC），第四开关PQ2给PD供电，如图2中的VCC2路径。

综上，当Type C口为UFP接ADP当sink用时，VBUS从5~48V，VBUS转换电压（VBUS_IC）都能维持在PD正常工作需要的电压范围，可例如为5V~17V。

当Type C当DFP接device时，PD GPIO VCC_ON维持L(低电压信号)即可；VBUS转换电压（VBUS_IC）为5V，经第二开关PQ1和第四开关PQ2内置diode到VBUS大约4.3V，经电阻PR9和电阻PR12组成的第一分压电路分压后，得到第一电压信号VCC_ON_R可例如为1.3V，第一开关PQ6导通，第二开关PQ1导通；同时Vsys为12~20V，经第二电阻PR3、第一PD电路PD1和第二PD电路PD2后，第四开关PQ2 gate为12~20V，第四开关PQ2 栅源电压（Vgs）大于阈值电压（Vth），第四开关PQ2导通，考虑到高压PMOS和NMOS的价格差，此处第二开关PQ1为欧姆级PMOS，第四开关PQ2为毫欧姆级NMOS，第二开关PQ1上基本上没有电流，VBUS转换电压（VBUS_IC）经第四开关PQ2流到VBUS，给外接电气设备供电，如图2中的SOURCE路径。

需要说明的是，本申请的各个分压电路得到的电压信号值为示例性数值，组成各个分压电路的电阻大小可以根据实际情况进行调整。

本申请提供的电路装置，利用NMOS隔离5V source power switch与VBUS，只需要普通的电源开关或利用PD内建的电源开关，就可以提供5V/3A 的电信号给外接设备。本申请提供的电路装置，无需使用的高压电源开关，极大降低了电路装置的生产成本。

图3为本申请实施方式的电路装置连接PD及Type C接口的结构示意图。如图3所示，电路装置分别连接VBUS和VBUS转换电压（VBUS_IC），VBUS提供的5V~48V电压经该电路装置控制转换和传输后，通过VBUS转换电压（VBUS_IC）给PD模块供电。同时，该电路装置可提供5V的电信号给外部电气设备。作为示例，可将该电路装置用于笔记本的充放电，一方面，可通过该电路装置接收5V~48V的电压信号给笔记本充电，另一方面，该电路装置可接收笔记本5V的电信号，然后将5V的电信号给外接电气设备如手机充电。

根据本申请的一个实施方式的电子设备，该电子设备包括上述任一电路装置。作为示例，电子设备可以为笔记本。

还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。

应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

在实现过程中，上述处理过程的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述处理过程的步骤。为避免重复，这里不再详细描述。

在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路保护装置及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种电路装置，其特征在于，包括：

第一开关、第二开关、第三开关和第四开关；

第一电阻、第二电阻、第一PD电路和第二PD电路；以及

比较电路；

其中，Type C接口作为UFP接电气设备时，当VBus电压大于20V，所述比较电路输出的比较结果信号为第四电压信号高于第三电压信号，所述第三开关导通，同时，使得所述第一开关和所述第二开关断开；

所述VBus电压经所述第一电阻和所述第一PD电路后，输入所述第四开关，且经所述第二PD电路钳位后维持在第六电压信号；以及

VBUS转换电压的电压值下降到使所述第四开关的栅源电压大于阈值电压后，所述第四开关导通，VBUS转换电压的电压值大于所述第四开关的栅极电压减去阈值电压的值，使得电流通过VBUS转换电压给PD供电；

第一分压电路，所述第一分压电路接收所述VBus电压，分压后得到第一电压信号；以及

第二分压电路，所述第二分压电路接收所述VBus电压，分压后得到第二电压信号；

第三分压电路，所述第三分压电路接收PD快充模块的输出电压，分压后得到第三电压信号；以及

第四分压电路，所述第四分压电路接收VBUS转换电压的电信号，分压后得到第四电压信号；

其中，所述第一开关接收所述第一电压信号，并通过所述第一电压信号控制所述第一开关的通断，所述第二开关接收所述第二电压信号，并通过所述第二电压信号控制所述第二开关的通断，所述比较电路接收所述第三电压信号和所述第四电压信号，基于所述第三电压信号和所述第四电压信号输出比较结果信号，所述第三开关接收所述比较结果信号，基于所述比较结果信号控制所述第三开关的通断；Type C接口作为DFP接电气设备时，VBUS转换电压经所述第二开关和所述第四开关输出至VBUS，VBUS电压经所述第一分压电路分压后的第一电压信号使得所述第一开关导通，进而使得所述第二开关导通；以及Vsys电压经所述第二电阻、第一PD电路和第二PD电路后，使得所述第四开关的栅源电压大于阈值电压，所述第四开关导通，VBUS转换电压的电信号经所述第四开关流到VBUS给电气设备供电。

2.根据权利要求1所述的电路装置，其特征在于，所述第一开关和第二开关进一步配置为：

当VBus小于等于20V时，所述第一开关和第二开关均导通，所述VBus通过VBUS转换电压为PD快充模块供电。

3.根据权利要求1所述的电路装置，其特征在于，所述第三开关和第一开关进一步配置为：

当所述比较电路的比较结果信号为第四电压信号低于所述第三电压信号，所述第三开关断开，同时，使得所述第一开关导通。

4.根据权利要求1所述的电路装置，其特征在于，所述第四开关进一步配置为：

所述VBus电压经所述第一电阻和第一PD电路后，得到第五电压信号；以及

所述第四开关接收所述第五电压信号，并基于所述第五电压信号控制第四开关的通断。

5.根据权利要求1所述的电路装置，其特征在于，当所述第四开关的栅源电压小于等于0，所述第四开关断开，同时使得所述第一开关导通。

6.根据权利要求1所述的电路装置，其特征在于，所述第二开关为欧姆级PMOS，所述第四开关为毫欧姆级NMOS。

7.一种电路装置，其特征在于，包括：

第一开关、第二开关、第三开关和第四开关；

第一电阻、第二电阻、第一PD电路和第二PD电路；以及

GPIO模块；

其中，Type C接口作为UFP接电气设备时，当VBus电压大于20V，所述GPIO模块输出为高电压信号，所述第三开关导通，同时，使得所述第一开关和所述第二开关断开；

所述VBus电压经所述第一电阻和所述第一PD电路后，输入所述第四开关，且经所述第二PD电路钳位后维持在第六电压信号；以及

VBUS转换电压电压下降到使所述第四开关的栅源电压大于阈值电压后，所述第四开关导通，VBUS转换电压的电压值大于所述第四开关的栅极电压减去阈值电压的值，使得电流通过VBUS转换电压给PD供电；

第一分压电路，所述第一分压电路接收所述VBus电压，分压后得到第一电压信号；以及

第二分压电路，所述第二分压电路接收所述VBus电压，分压后得到第二电压信号；

其中，所述第一开关接收所述第一电压信号，并通过所述第一电压信号控制所述第一开关的通断，所述第二开关接收所述第二电压信号，并通过所述第二电压信号控制所述第二开关的通断；Type C接口作为DFP接电气设备时，VBUS转换电压经所述第二开关和所述第四开关输出至VBUS，VBUS电压经所述第一分压电路分压后的第一电压信号使得所述第一开关导通，进而使得所述第二开关导通；以及Vsys电压经所述第二电阻、第一PD电路和第二PD电路后，使得所述第四开关的栅源电压大于阈值电压，所述第四开关导通，VBUS转换电压的电信号经所述第四开关流到VBUS给电气设备供电。

8.根据权利要求7所述的电路装置，其特征在于，所述第一开关和第二开关进一步配置为：

当所述VBus小于等于20V时，所述第一开关和第二开关均导通，所述VBus通过VBUS转换电压为PD快充模块供电。

9.根据权利要求7所述的电路装置，其特征在于，所述第三开关和第一开关进一步配置为：

当所述GPIO模块输出为低电压信号，所述第三开关断开，同时，使得所述第一开关导通。

10.根据权利要求7所述的电路装置，其特征在于，所述第四开关进一步配置为：

所述VBus电压经所述第一电阻和第一PD电路后，得到第五电压信号；以及

所述第四开关接收所述第五电压信号，并基于所述第五电压信号控制第四开关的通断。

11.根据权利要求7所述的电路装置，其特征在于，当所述第四开关的栅源电压小于等于0，所述第四开关断开，同时使得所述第一开关导通。

12.根据权利要求7所述的电路装置，其特征在于，所述第二开关为欧姆级PMOS，所述第四开关为毫欧姆级NMOS。

13.一种电子设备，其特征在于，所述电子设备包括权利要求1-6或7-12任一所述电路装置。