CN117337029A - 一种半导体结构及其形成方法 - Google Patents

Abstract

本公开实施例公开了一种半导体结构及其形成方法，其中，所述半导体结构包括：衬底，以及位于所述衬底上的器件结构层；所述器件结构层包括：有源层、位线、字线、接触插塞和存储结构；所述位线位于所述衬底上方；所述有源层位于所述位线上方，且平行于所述衬底的表面；所述接触插塞连接所述位线与所述有源层的第一端；所述有源层的第二端连接所述存储结构；所述字线位于所述有源层沟道区域的上方。

Description

一种半导体结构及其形成方法

技术领域

本公开涉及集成电路制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

存储器装置是集成电路(IC)和现代电子装置的重要部分。存储器装置(例如动态随机存取存储器(DRAM)阵列)可以包括多个存储器单元，其中存储器单元可以包括选择器(例如晶体管)以控制对存储单元的存取。薄膜晶体管(TFT)是一种场效应晶体管，其包括在支撑但不导电的衬底上的沟道层、栅极电极、以及源极电极和漏极电极。TFT不同于常规晶体管，其中常规晶体管的沟道通常在衬底(诸如硅衬底)内。通过在后端中集成TFT，同时为高速晶体管留出硅衬底区域，TFT已成为推动摩尔定律的有吸引力的选项。TFT可以被用作存储器装置(例如，DRAM装置)中的存储器单元的选择器。

然而，存储器装置(例如，DRAM装置)的当前设计和实现仍然面临许多挑战。例如，目前的DRAM装置制程工艺要求高，存储密度的进一步提升难度较大。

发明内容

有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

根据本公开实施例的第一方面，提供了一种半导体结构，包括：

衬底，以及位于所述衬底上的器件结构层；

所述器件结构层包括：有源层、位线、字线、接触插塞和存储结构；

所述位线位于所述衬底上方；

所述有源层位于所述位线上方，且平行于所述衬底的表面；

所述接触插塞连接所述位线与所述有源层的第一端；

所述有源层的第二端连接所述存储结构；所述字线位于所述有源层沟道区域的上方。

在一些实施例中，所述有源层包括铟镓锌氧化物薄膜、铟掺杂氧化锌薄膜、锌锡氧化物薄膜和钇掺杂氧化锌薄膜中的一种或多种。

在一些实施例中，所述位线沿第一方向延伸，所述字线沿着第二方向延伸；所述第一方向和所述第二方向相互垂直，且都平行于所述衬底的表面；所述存储结构的延伸方向垂直于所述衬底的表面。

在一些实施例中，所述有源层的第二端连接所述存储结构的中间区域。

在一些实施例中，所述字线包括金属层和金属阻挡层，所述金属层位于所述金属阻挡层上方。

在一些实施例中，还包括：

第一绝缘层，位于所述衬底上；所述位线嵌入所述第一绝缘层的上表面；

第二绝缘层，位于所述第一绝缘层上；所述接触插塞贯穿所述第二绝缘层，并与所述位线接触；

第三绝缘层，位于所述第二绝缘层上；所述有源层贯穿所述第三绝缘层；

介质层，位于所述第三绝缘层和所述字线之间；

隔离层，位于所述介质层和所述字线上；

第四绝缘层，位于所述隔离层上。

在一些实施例中，所述存储结构贯穿所述第四绝缘层、所述隔离层、所述介质层、所述第三绝缘层，以及部分所述第二绝缘层。

在一些实施例中，所述存储结构包括电容器结构，所述电容器结构包括依次设置的第一金属层、电介质层和第二金属层。

在一些实施例中，所述衬底上包括多个依次层叠的器件结构层。

根据本公开实施例的第二方面，提供一种半导体结构的形成方法，包括：

提供衬底；

在所述衬底上形成位线；

在所述位线上形成接触插塞；

在所述接触插塞上形成有源层，所述有源层平行于所述衬底的表面；所述有源层的第一端通过所述接触插塞电连接所述位线；

在所述有源层上形成字线；

形成存储结构，所述存储结构与所述有源层的第二端连接。

在一些实施例中，所述有源层包括铟镓锌氧化物薄膜、铟掺杂氧化锌薄膜、锌锡氧化物薄膜和钇掺杂氧化锌薄膜中的一种或多种。

在一些实施例中，所述形成位线，包括：

在所述衬底上形成第一绝缘层；

刻蚀所述第一绝缘层，形成沿第一方向延伸的第一沟槽；

在所述第一沟槽内填充导电材料形成位线。

在一些实施例中，所述形成接触插塞，包括：

在所述第一绝缘层上形成第二绝缘层；

刻蚀所述第二绝缘层，形成贯穿所述第二绝缘层的第一通孔；

在所述第一通孔内填充导电材料形成接触插塞。

在一些实施例中，所述形成有源层，包括：

在所述第二绝缘层上形成第三绝缘层；

刻蚀所述第三绝缘层，形成贯穿所述第三绝缘层的第二沟槽；

在所述第二沟槽内填充半导体材料形成有源层。

在一些实施例中，所述形成字线，包括：

在所述第三绝缘层上形成介质层；

在所述介质层上形成字线，所述字线沿第二方向延伸；所述第一方向与所述第二方向相互垂直，且都平行于所述衬底的表面。

在一些实施例中，所述形成存储结构，包括：

在所述介质层和所述字线上形成隔离层；

在所述隔离层上形成第四绝缘层；

刻蚀所述第四绝缘层、所述隔离层、所述介质层、所述第三绝缘层和部分所述第二绝缘层，形成第二通孔；

在所述第二通孔内形成存储结构。

在一些实施例中，所述在所述第二通孔内形成存储结构，包括：

沿所述存储结构的径向向内的方向，在所述第二通孔内依次形成第一金属层、电介质层和第二金属层。

本公开实施例中，通过形成实质上平行于所述衬底的表面的有源层，使得单层的尺寸更大，提高了存储密度，并且能够实现半导体结构的多层堆叠，同时制作方案更加简单，减少了工艺难度；并且本公开实施例中的位线通过接触插塞与有源层的第一端连接，使得位线与字线的距离较远，可以减少寄生电容；同时有源层的第二端与存储结构连接，无需着陆焊盘，减少了接触不良的问题。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的半导体结构的结构示意图；

图2为本公开另一实施例提供的半导体结构的结构示意图；

图3为本公开实施例提供的半导体结构的形成方法的流程示意图；

图4a至图4q为本公开实施例提供的半导体结构在形成过程中的结构示意图；

图5a至图5d为器件结构层的部分实施例的俯视图。

附图标记说明：

10-衬底；

20-器件结构层；21-位线；22-接触插塞；23-有源层；24-字线；241-金属阻挡层；242-金属层；25-存储结构；251-第一金属层；252-电介质层；253-第二金属层；

31-第一绝缘层；32-第二绝缘层；33-第三绝缘层；34-介质层；35-隔离层；36-第四绝缘层；301-第一沟槽；302-第一通孔；303-第二沟槽；304-第二通孔。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

基于此，本公开实施例提供了一种半导体结构。图1为本公开实施例提供的半导体结构的结构示意图。

参见图1，所述半导体结构，包括：

衬底10，以及位于所述衬底10上的器件结构层20；

所述器件结构层20包括：有源层23、位线21、字线24、接触插塞22和存储结构25；

所述位线21位于所述衬底10上方；

所述有源层23位于所述位线21上方，且平行于所述衬底10的表面；

所述接触插塞22连接所述位线21与所述有源层23的第一端；

所述有源层23的第二端连接所述存储结构25；所述字线24位于所述有源层23沟道区域的上方。

本公开实施例中，通过形成实质上平行于所述衬底的表面的有源层，使得单层的尺寸更大，提高了存储密度，并且能够实现半导体结构的多层堆叠，同时制作方案更加简单，减少了工艺难度；并且本公开实施例中的位线通过接触插塞与有源层的第一端连接，使得位线与字线的距离较远，可以减少寄生电容；同时有源层的第二端与存储结构连接，无需着陆焊盘，减少了接触不良的问题。

在一实施例中，所述衬底10可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。

在一实施例中，所述接触插塞22的材料例如是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。

在一实施例中，所述有源层的材料可以为非晶材料，具体地，所述有源层23包括铟镓锌氧化物薄膜(IGZO)、铟掺杂氧化锌薄膜(IZO)、锌锡氧化物薄膜(ZTO)和钇掺杂氧化锌薄膜(YZO)中的一种或多种。

本公开实施例中采用非晶材料作为有源区的材料，相比于现有的半导体结构中采用弯曲的沟道结构，可以使得单层的尺寸更大，提高了存储密度，并且制作方案更加简单，减少了工艺难度。

在一实施例中，如图1所示，所述位线21沿第一方向延伸，所述字线24沿着第二方向延伸；所述第一方向和所述第二方向相互垂直，且都平行于所述衬底10的表面；所述存储结构25的延伸方向垂直于所述衬底10的表面。

所述位线21的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。

在一实施例中，所述有源层23的第二端连接所述存储结构25的中间区域。有源层的第二端与存储结构的中间区域连接，因此无需着陆焊盘，减少了接触不良的问题，并且使得部分存储结构能够向下深入到接触插塞所处的空间，减少了三维堆叠高度，可以实现半导体结构的多层堆叠，提高了半导体结构的存储密度。

在一实施例中，所述字线包括金属层242和金属阻挡层241，所述金属层242位于所述金属阻挡层241上方。

所述金属层242的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。所述金属阻挡层241的材料包括但不限于氧化物，例如氧化硅。

在一实施例中，所述有源层23的第一端和第二端分别形成为漏极和源极；所述漏极通过所述接触插塞22电耦合至所述位线21；所述源极电耦合至所述存储结构25。在另外一实施例中，所述有源层23的第一端和第二端分别形成为源极和漏极；所述源极通过所述接触插塞22电耦合至所述位线21；所述漏极电耦合至所述存储结构25。

源极或漏极通过接触插塞与位线电耦合，且接触插塞沿垂直于所述衬底的表面的方向延伸，如此，接触插塞使得位线与字线之间的距离较远，减少了寄生电容。

在一实施例中，所述半导体结构，还包括：

第一绝缘层31，位于所述衬底10上；所述位线21嵌入所述第一绝缘层31的上表面；

第二绝缘层32，位于所述第一绝缘层31上；所述接触插塞22贯穿所述第二绝缘层32，并与所述位线21接触；

第三绝缘层33，位于所述第二绝缘层32上；所述有源层23贯穿所述第三绝缘层33；

介质层34，位于所述第三绝缘层33和所述字线24之间；

隔离层35，位于所述介质层34和所述字线24上；

第四绝缘层36，位于所述隔离层35上。

所述第一绝缘层31、所述第二绝缘层32、所述第三绝缘层33、所述介质层34、所述隔离层35和所述第四绝缘层36的材料包括但不限于氧化物、氮化物、金属氧化物及氮氧化物等；可选的，可以包括高K介质材料。具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。

在一实施例中，所述存储结构25贯穿所述第四绝缘层36、所述隔离层35、所述介质层34、所述第三绝缘层33，以及部分所述第二绝缘层32。

所述存储结构深入到第二绝缘层内，即深入到接触插塞所处的空间，减少了三维堆叠高度，提高了半导体结构的存储密度。

在一实施例中，所述存储结构包括电容器结构，所述电容器结构包括依次设置的第一金属层251、电介质层252和第二金属层253。

所述第一金属层251和所述第二金属层252通过所述电介质层252进行绝缘隔离。

所述第一金属层251和所述第二金属层253的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如氮化钛(TiN)。

所述电介质层252的材料包括但不限于氧化物、氮化物、金属氧化物及氮氧化物等；可选的，所述电介质层252的材料可以包括高K介质材料。具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。

在一实施例中，如图2所示，所述衬底10上包括多个依次层叠的器件结构层20。

本公开实施例还提供了一种半导体结构的形成方法，具体请参见附图3，如图所示，所述方法包括以下步骤：

步骤301：提供衬底；

步骤302：在所述衬底上形成位线；

步骤303：在所述位线上形成接触插塞；

步骤304：在所述接触插塞上形成有源层，所述有源层平行于所述衬底的表面；所述有源层的第一端通过所述接触插塞电连接所述位线；

步骤305：在所述有源层上形成字线；

步骤306：形成存储结构，所述存储结构与所述有源层的第二端连接。

下面结合具体实施例对本公开实施例提供的半导体结构的形成方法再作进一步详细的说明。

图4a至图4q为本公开实施例提供的半导体结构在形成过程中的结构示意图。需要解释的是，图4a至图4q中的(1)图为半导体结构的剖面示意图，图4a至图4q中的(2)图和(3)图为半导体结构的俯视图。

首先，参见图4a，执行步骤301，提供衬底10。

在一实施例中，所述衬底10可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、SOI(绝缘体上硅，Silicon On Insulator)衬底或GOI(绝缘体上锗，Germanium On Insulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。

接着，参见图4a至图4c，执行步骤302，在所述衬底10上形成位线21。

在一实施例中，所述形成位线21，包括：

在所述衬底10上形成第一绝缘层31；刻蚀所述第一绝缘层31，形成沿第一方向延伸的第一沟槽301；在所述第一沟槽301内填充导电材料形成位线21。

具体地，先参见图4a，在所述衬底上形成第一绝缘层31。

在实际操作中，所述第一绝缘层31可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，参见图4b，刻蚀所述第一绝缘层31，形成沿第一方向延伸的第一沟槽301。

具体地，可以先在第一绝缘层31的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的第一沟槽图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的第一沟槽图形刻蚀出具有一定深度的第一沟槽301。

这里，例如可以采用湿法或干法刻蚀工艺形成第一沟槽301。

接着，参见图4c，在所述第一沟槽301内填充导电材料形成位线21。

所述位线21的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。

接着，参见4d至图4f，执行步骤303，在所述位线21上形成接触插塞22。

在一实施例中，所述形成接触插塞22，包括：

在所述第一绝缘层31上形成第二绝缘层32；刻蚀所述第二绝缘层32，形成贯穿所述第二绝缘层32的第一通孔302；在所述第一通孔302内填充导电材料形成接触插塞22。

具体地，先参见图4d，在所述第一绝缘层31上形成第二绝缘层32。

在实际操作中，所述第二绝缘层32可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，参见图4e，刻蚀所述第二绝缘层32，形成贯穿所述第二绝缘层32的第一通孔302。

具体地，可以先在第二绝缘层32的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的第一通孔图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的第一通孔图形刻蚀出贯穿所述第二绝缘层32的第一通孔302。

这里，例如可以采用湿法或干法刻蚀工艺形成第一通孔302。

接着，参见图4f，在所述第一通孔302内填充导电材料形成接触插塞22。

所述接触插塞22的材料例如是钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。

接着，参见图4g至图4i，执行步骤304，在所述接触插塞22上形成有源层23，所述有源层23平行于所述衬底10的表面；所述有源层23的第一端通过所述接触插塞22电连接所述位线21。

在一实施例中，所述形成有源层23，包括：

在所述第二绝缘层32上形成第三绝缘层33；刻蚀所述第三绝缘层33，形成贯穿所述第三绝缘层33的第二沟槽303；在所述第二沟槽303内填充半导体材料形成有源层23。

具体地，先参见图4g，在所述第二绝缘层32上形成第三绝缘层33。

在实际操作中，所述第三绝缘层33可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，参见图4h，刻蚀所述第三绝缘层33，形成贯穿所述第三绝缘层33的第二沟槽303。

具体地，可以先在第三绝缘层33的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的第二沟槽图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的第二沟槽图形刻蚀出贯穿所述第三绝缘层33的第二沟槽303。

这里，例如可以采用湿法或干法刻蚀工艺形成第二沟槽303。

在一些实施例中，如图4h中的(2)图所示，所述第二沟槽303沿第一方向和第二方向均对齐设置；在其他一些实施例中，如图4h中的(3)图所示，所述第二沟槽303呈交错排布。

需要解释的是，无论是图4h中的(2)图所示的实施例还是(3)图所示的实施例中，所述接触插塞22均位于所述第二沟槽303的一端。

接着，参见图4i，在所述第二沟槽303内填充半导体材料形成有源层23。

在一些实施例中，如图4i中的(2)图所示，因为第二沟槽沿第一方向和第二方向均对齐设置，因此，形成的有源层23也沿第一方向和第二方向均对齐设置。在其他一些实施例中，如图4i中的(3)图所示，因为所述第二沟槽呈交错排布，因此形成的有源层也呈交错排布。

所述有源层的材料可以为非晶材料，具体地，所述有源层23包括铟镓锌氧化物薄膜(IGZO)、铟掺杂氧化锌薄膜(IZO)、锌锡氧化物薄膜(ZTO)和钇掺杂氧化锌薄膜(YZO)中的一种或多种。

本公开实施例中采用非晶材料作为有源区的材料，相比于现有的半导体结构中采用弯曲的沟道结构，可以使得单层的尺寸更大，提高了存储密度，并且制作方案更加简单，减少了工艺难度。

接着，参见图4j至图4k，执行步骤305，在所述有源层23上形成字线24。

在一实施例中，所述形成字线24，包括：

在所述第三绝缘层33上形成介质层34；在所述介质层34上形成字线24，所述字线24沿第二方向延伸；所述第一方向与所述第二方向相互垂直，且都平行于所述衬底10的表面。

具体地，先参见图4j，在所述第三绝缘层33上形成介质层34。

在实际操作中，所述介质层34可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，参见图4k，在所述介质层34上形成字线24，所述字线24沿第二方向延伸；所述第一方向与所述第二方向相互垂直，且都平行于所述衬底10的表面。

具体地，所述在所述介质层34上形成字线24，包括：在所述介质层34上形成金属阻挡层241，在所述金属阻挡层241上形成金属层242。

所述金属层242的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金或其任何组合。所述金属阻挡层241的材料包括但不限于氧化物，例如氧化硅。

接着，参见图4l至图4q，执行步骤306，形成存储结构25，所述存储结构25与所述有源层23的第二端连接。

在一实施例中，所述有源层23的第二端连接所述存储结构25的中间区域。有源层的第二端与存储结构的中间区域连接，因此无需着陆焊盘，减少了接触不良的问题，并且使得部分存储结构能够向下深入到接触插塞所处的空间，减少了三维堆叠高度，可以实现半导体结构的多层堆叠，提高了半导体结构的存储密度。

在一实施例中，在所述有源层23的第一端和第二端分别形成为漏极和源极；所述漏极通过所述接触插塞22电耦合至所述位线21；所述源极电耦合至存储结构25。在另外一实施例中，所述有源层23的第一端和第二端分别形成为源极和漏极；所述源极通过所述接触插塞22电耦合至所述位线21；所述漏极电耦合至所述存储结构25。

源极或漏极通过接触插塞与位线电耦合，且接触插塞沿垂直于所述衬底的表面的方向延伸，如此，接触插塞使得位线与字线之间的距离较远，减少了寄生电容。

在一实施例中，所述形成存储结构25，包括：

在所述介质层34和所述字线24上形成隔离层35；在所述隔离层35上形成第四绝缘层36；刻蚀所述第四绝缘层36、所述隔离层35、所述介质层34、所述第三绝缘层33和部分所述第二绝缘层32，形成第二通孔304；在所述第二通孔内304形成存储结构25。

具体地，先参见图4l，在所述介质层34和所述字线24上形成隔离层35。

在实际操作中，所述隔离层35可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，参见图4m，在所述隔离层35上形成第四绝缘层36。

在实际操作中，所述第四绝缘层36可以使用一种或多种薄膜沉积工艺形成；具体地，所述沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

在一实施例中，所述第一绝缘层31、所述第二绝缘层32、所述第三绝缘层33、所述介质层34、所述隔离层35和所述第四绝缘层36的材料包括但不限于氧化物、氮化物、金属氧化物及氮氧化物等；可选的，可以包括高K介质材料。具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。

接着，参见图4n，刻蚀所述第四绝缘层36、所述隔离层35、所述介质层34、所述第三绝缘层33和部分所述第二绝缘层32，形成第二通孔304。

具体地，可以先在第四绝缘层36的上表面生长一层掩模层，接着对该掩模层进行图案化，以在掩模层上显示出要刻蚀的第二通孔图形，可以通过光刻工艺对该掩模层进行图案化。该掩模层可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当该掩模层是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对该掩模层进行图案化。接着按照要刻蚀的第二通孔图形刻蚀出具有一定深度的第二通孔304。

这里，例如可以采用湿法或干法刻蚀工艺形成第二通孔304。

在一实施例中，用于形成存储结构的第二通孔304与有源层23的位置关系存在两种情况。其中，在一些实施例中，如图4n中的(2)图所示，用于形成存储结构的第二通孔304在衬底平面上的正投影完全位于所述有源层23在衬底平面上的正投影内，则该种接触方式为全包围式接触；在其他一些实施例中，如图4n中的(3)图所示，用于形成存储结构的第二通孔304在衬底平面上的正投影部分位于所述有源层23在衬底平面上的正投影内，则该种接触方式为半包围式接触。

接着，参见图4o至图4q，在所述第二通孔内304形成存储结构25。

本公开实施例中，所述存储结构深入到第二绝缘层内，即深入到接触插塞所处的空间，减少了三维堆叠高度，提高了半导体结构的存储密度。

在一实施例中，所述在所述第二通孔304内形成存储结构25，包括：沿所述存储结构25的径向向内的方向，在所述第二通孔304内依次形成第一金属层251、电介质层252和第二金属层253。

具体地，先如图4o所示，在所述第二通孔304的侧壁和底部形成第一金属层251。

接着，如图4p所示，在所述第一金属层251的侧壁和底部形成电介质层252，并且，所述电介质层252还完全覆盖所述第四绝缘层36。

接着，如图4q所示，在所述电介质层252的表面形成第二金属层252，所述第二金属层全部填充所述第二通孔304，并且覆盖所述电介质层252位于所述第四绝缘层36上的部分。

所述第一金属层251和所述第二金属层252通过所述电介质层252进行绝缘隔离。

所述第一金属层251和所述第二金属层253的材料包括钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、金属硅化物、金属合金中的一种或多种，例如氮化钛(TiN)。

所述电介质层252的材料包括但不限于氧化物、氮化物、金属氧化物及氮氧化物等；可选的，所述电介质层252的材料可以包括高K介质材料。具体的，所述高K介质材料可以包括但不限于铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、铪硅氮氧化物(HfSiON)、铪锆酸盐(HfZrO4)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)等。

图5a至图5d为器件结构层的部分实施例的俯视图，需要解释的是，图5a至图5d中只显示出接触插塞、有源层、字线和存储结构在平行于衬底平面方向上的位置关系，对接触插塞、有源层、字线和存储结构在垂直于衬底方向上的位置关系不作要求。

在一些实施例中，如图5a所示，所述有源层23沿第一方向和第二方向均对齐设置，且有源层23的一端与所述接触插塞22连接，有源层23的另一端与所述存储结构25连接，所述字线24位于接触插塞22和存储结构25之间的有源层23的上方，即位于有源层23沟道区域的上方。在图5a所示的实施例中，一个有源层的上方形成有一条字线。

在另一些实施例中，如图5b所示，所述有源层23呈交错排布，且有源层23的一端与所述接触插塞22连接，有源层23的另一端与所述存储结构25连接，所述字线24位于接触插塞22和存储结构25之间的有源层23的上方，即位于有源层23沟道区域的上方。在图5b所示的实施例中，一个有源层的上方形成有一条字线。

在另一些实施例中，如图5c所示，所述有源层23沿第一方向和第二方向均对齐设置，且有源层23的两端均与存储结构25连接，有源层23的中间区域与所述接触插塞22连接，所述字线24位于接触插塞22和存储结构25之间的有源层23的上方，即位于有源层23沟道区域的上方。在图5c所示的实施例中，一个有源层的上方形成有两条字线。

在另一些实施例中，如图5d所示，所述有源层23呈交错排布，且有源层23的两端均与存储结构25连接，有源层23的中间区域与所述接触插塞22连接，所述字线24位于接触插塞22和存储结构25之间的有源层23的上方，即位于有源层23沟道区域的上方。在图5d所示的实施例中，一个有源层的上方形成有两条字线。

以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (17)

1.一种半导体结构，其特征在于，包括：

衬底，以及位于所述衬底上的器件结构层；

所述器件结构层包括：有源层、位线、字线、接触插塞和存储结构；

所述位线位于所述衬底上方；

所述有源层位于所述位线上方，且平行于所述衬底的表面；

所述接触插塞连接所述位线与所述有源层的第一端；

所述有源层的第二端连接所述存储结构；所述字线位于所述有源层沟道区域的上方。

2.根据权利要求1所述的半导体结构，其特征在于，

所述有源层包括铟镓锌氧化物薄膜、铟掺杂氧化锌薄膜、锌锡氧化物薄膜和钇掺杂氧化锌薄膜中的一种或多种。

3.根据权利要求1所述的半导体结构，其特征在于，

所述位线沿第一方向延伸，所述字线沿着第二方向延伸；所述第一方向和所述第二方向相互垂直，且都平行于所述衬底的表面；所述存储结构的延伸方向垂直于所述衬底的表面。

4.根据权利要求1所述的半导体结构，其特征在于，

所述有源层的第二端连接所述存储结构的中间区域。

5.根据权利要求1所述的半导体结构，其特征在于，

所述字线包括金属层和金属阻挡层，所述金属层位于所述金属阻挡层上方。

6.根据权利要求1所述的半导体结构，其特征在于，还包括：

第一绝缘层，位于所述衬底上；所述位线嵌入所述第一绝缘层的上表面；

第二绝缘层，位于所述第一绝缘层上；所述接触插塞贯穿所述第二绝缘层，并与所述位线接触；

第三绝缘层，位于所述第二绝缘层上；所述有源层贯穿所述第三绝缘层；

介质层，位于所述第三绝缘层和所述字线之间；

隔离层，位于所述介质层和所述字线上；

第四绝缘层，位于所述隔离层上。

7.根据权利要求6所述的半导体结构，其特征在于，

所述存储结构贯穿所述第四绝缘层、所述隔离层、所述介质层、所述第三绝缘层，以及部分所述第二绝缘层。

8.根据权利要求1所述的半导体结构，其特征在于，

所述存储结构包括电容器结构，所述电容器结构包括依次设置的第一金属层、电介质层和第二金属层。

9.根据权利要求1所述的半导体结构，其特征在于，

所述衬底上包括多个依次层叠的器件结构层。

10.一种半导体结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底上形成位线；

在所述位线上形成接触插塞；

在所述接触插塞上形成有源层，所述有源层平行于所述衬底的表面；所述有源层的第一端通过所述接触插塞电连接所述位线；

在所述有源层上形成字线；

形成存储结构，所述存储结构与所述有源层的第二端连接。

11.根据权利要求10所述的方法，其特征在于，

所述有源层包括铟镓锌氧化物薄膜、铟掺杂氧化锌薄膜、锌锡氧化物薄膜和钇掺杂氧化锌薄膜中的一种或多种。

12.根据权利要求10所述的方法，其特征在于，

所述形成位线，包括：

在所述衬底上形成第一绝缘层；

刻蚀所述第一绝缘层，形成沿第一方向延伸的第一沟槽；

在所述第一沟槽内填充导电材料形成位线。

13.根据权利要求12所述的方法，其特征在于，

所述形成接触插塞，包括：

在所述第一绝缘层上形成第二绝缘层；

刻蚀所述第二绝缘层，形成贯穿所述第二绝缘层的第一通孔；

在所述第一通孔内填充导电材料形成接触插塞。

14.根据权利要求13所述的方法，其特征在于，

所述形成有源层，包括：

在所述第二绝缘层上形成第三绝缘层；

刻蚀所述第三绝缘层，形成贯穿所述第三绝缘层的第二沟槽；

在所述第二沟槽内填充半导体材料形成有源层。

15.根据权利要求14所述的方法，其特征在于，

所述形成字线，包括：

在所述第三绝缘层上形成介质层；

在所述介质层上形成字线，所述字线沿第二方向延伸；所述第一方向与所述第二方向相互垂直，且都平行于所述衬底的表面。

16.根据权利要求15所述的方法，其特征在于，

所述形成存储结构，包括：

在所述介质层和所述字线上形成隔离层；

在所述隔离层上形成第四绝缘层；

刻蚀所述第四绝缘层、所述隔离层、所述介质层、所述第三绝缘层和部分所述第二绝缘层，形成第二通孔；

在所述第二通孔内形成存储结构。

17.根据权利要求16所述的方法，其特征在于，

所述在所述第二通孔内形成存储结构，包括：

沿所述存储结构的径向向内的方向，在所述第二通孔内依次形成第一金属层、电介质层和第二金属层。