CN117155394A - 一种级联脉冲密度调制器及调制方法 - Google Patents
一种级联脉冲密度调制器及调制方法 Download PDFInfo
- Publication number
- CN117155394A CN117155394A CN202311314430.6A CN202311314430A CN117155394A CN 117155394 A CN117155394 A CN 117155394A CN 202311314430 A CN202311314430 A CN 202311314430A CN 117155394 A CN117155394 A CN 117155394A
- Authority
- CN
- China
- Prior art keywords
- modulator
- quantizer
- stage
- pulse density
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000013139 quantization Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000009828 non-uniform distribution Methods 0.000 abstract 1
- 238000001228 spectrum Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种级联脉冲密度调制器及调制方法，包括第一级调制器和第二级调制器；第一级调制器和第二级调制器依次连接，且每级调制器均包括积分器、量化器和反馈回路，积分器输出端连接量化器输入端，量化器输出端通过反馈回路和输入信号比较作差，作为积分器的输入。本发明提出一种前级使用非均匀有理数量化器的级联脉冲密度调制器，前级调制器将输入信号量化为非均匀分布的有理数信号，后级调制器将其转换为脉冲。通过前级调制器中量化器的特殊设计，可消除特定的高频噪声，避免脉冲密度调制引起电力电子谐振变换器的振荡。
Description
技术领域
本发明属于脉冲密度调制器技术领域，特别涉及一种级联脉冲密度调制器及调制方法。
背景技术
脉冲密度调制是一种将模拟信号调制为二进制信号的调制方法。脉冲的相对密度对应模拟信号的幅度。脉冲密度调制的一种实现方式是ΔΣ调制。基本的一阶ΔΣ调制包含一个量化器，一个积分器，和一个反馈环路。量化器将积分值量化为一位二进制脉冲信号作为输出调制波，反馈回路比较输入信号与输出脉冲信号之差，作为积分器的输入。ΔΣ调制的输出脉冲的平均值正比于输入信号，且脉冲分布均匀，响应速度快，噪声的频率分布具有可塑性。
脉冲密度调制被广泛应用于模数转换、通信、和控制系统中。通常，脉冲密度调制波可作为数字信号被后级处理，或经过一个低通滤波器被恢复为原始信号。这些应用中，脉冲密度调制需要消除调制波中的低频噪声，所采用的方法包括高阶ΔΣ调制和多级噪声整形(MASH)等。
然而，在电力电子应用中，脉冲密度调制变换器的高频噪声可能引起谐振变换器的间谐波振荡。这里的高频噪声指频率接近但低于载波频率的量化噪声，例如从十分之一载波频率到二分之一载波频率。这部分高频噪声难以用传统办法消除。
发明内容
本发明的目的在于提供一种级联脉冲密度调制器及调制方法，以解决接近但低于载波频率的量化噪声的难以消除的问题。
为实现上述目的，本发明采用以下技术方案：
一种级联脉冲密度调制器，包括第一级调制器和第二级调制器；第一级调制器和第二级调制器依次连接，且每级调制器均包括积分器、量化器和反馈回路，积分器输出端连接量化器输入端，量化器输出端通过反馈回路和输入信号比较作差，作为积分器的输入。
进一步的，第一级调制器的量化器为非均匀有理数量化器，将前级积分值量化为给定集合中的有理数值。
进一步的，第二级调制器的量化器为一位二进制量化器，根据载波极性将第二级调制器的积分器的积分值量化为两个脉冲信号，其中第二个脉冲信号滞后第一个脉冲信号半个载波周期。
进一步的，积分器连接有载波，载波的上下沿触发积分器。
进一步的，第二级调制器的量化器根据载波的极性以第二级量化器输出端通过反馈回路和输入信号比较作差的结果，产生两个一位二进制数作为输出脉冲信号。
进一步的，第二级调制器的反馈回路比较第一级调制器的量化器输出的有理数与第二级调制器的量化器输出的两个脉冲信号的异或之差，作为后级积分器的输入。
进一步的，第一级调制器的量化器可输出的有理数集合根据所需消除的高频噪声而定。
进一步的，第一级调制器的输入信号是取值范围在0到1之间的任意实数。
进一步的，一种级联脉冲密度调制器的调制方法，包括以下步骤：
调整第一级调制器的量化器所使用的有理数集合，记集合中的元素为p/q，这里p和q为正整数且互质，则任意的n/q应不等于f/fc2，这里n是任意整数，f是所需消除的噪声频率，fc2是第二级载波频率；第一级载波c1的频率fc1选取为fc2频率的0.5/k倍，使得k为有理数集合中所有分母q的最小公倍数，且使得任意的n/q±0.5/k不等于f/fc2，避免因频率混叠产生频率为f的噪声。
与现有技术相比，本发明有以下技术效果：
本发明提出一种前级使用非均匀有理数量化器的级联脉冲密度调制器，前级调制器将输入信号量化为非均匀分布的有理数信号，后级调制器将其转换为脉冲。通过前级调制器中量化器的特殊设计，可消除特定的高频噪声，避免脉冲密度调制引起电力电子谐振变换器的振荡。
本发明可作为谐振功率变换器的调制器，使变换器工作在定频软开关状态，并提供功率或电压调制能力，同时避免脉冲密度调制引起的间谐波振荡。
与变频调制器或脉冲宽度调制器相比，本发明调制器输出调制波的频率和占空比均固定不变，可保证在各种工况下实现软开关，降低变换器的开关损耗，同时由于减小了功率环流，也降低了变换器各元器件的电阻性损耗。
与低频开关调制等非基于ΔΣ调制的脉冲密度调制器相比，本发明调制器输出的调制波的脉冲分布均匀，可降低变换器的功率波动和电压波动。
与传统的基于ΔΣ调制的脉冲密度调制器相比，本发明调制器可消除给定频率的高频噪声，避免引起谐振变换器的间谐波振荡，保证功率变换的稳定性。
附图说明
图1是本发明级联调制器的整体结构；
图2是本发明前级调制器的量化器Q1的逻辑说明；
图3是本发明后级调制器的量化器Q2的逻辑说明；
图4是当输入信号d＝0.8且量化器Q1被设定为消除0.8倍载波频率噪声时的调制波及其频谱；
图5是当输入信号d＝0.8且直接输入到后级调制器时的调制波及其频谱。
具体实施方式
请参阅图1至图5，一种前级使用非均匀有理数量化器的级联脉冲密度调制器，包括前后两级ΔΣ调制器，每级调制器均包含一个积分器，一个量化器，和一个反馈回路。前级量化器为非均匀有理数量化器，将前级积分值量化为给定集合中的有理数值，前级反馈回路比较输入信号与前级量化器输出的有理数之差，作为前级积分器的输入。后级量化器为一位二进制量化器，根据载波极性将后级积分值量化为两个脉冲信号，其中第二个脉冲信号滞后第一个脉冲信号半个载波周期，后级反馈回路比较前级量化器输出的有理数与后级量化器输出的两个脉冲信号的异或之差，作为后级积分器的输入。根据所需消除的高频噪声设定前级量化器可输出的有理数集合，以避免引起电力电子谐振变换器的间谐波振荡。
实施例：
请参阅图1所示，本发明前级使用非均匀有理数量化器的级联脉冲密度调制器，包括前后两级ΔΣ调制器。输入信号d是取值范围在0到1之间的任意实数。d与前级量化器Q1的输出y之差被前级累加得到x1，前级累加器由前级载波c1的上下沿触发，前级量化器Q1在给定的有理数集合r中选取最接近x1的有理数作为输出y，如图2所示。y与后级量化器Q2的输出a和b的异或之差被后级累加得到x2，后级累加器由载波c2的上下沿触发，后级量化器Q2根据后级载波c2的极性以及x2产生两个一位二进制数a和b作为输出脉冲信号，如图3所示。这里，a和b可分别用于产生全桥变换器前后两个桥臂的上下管的驱动信号。
当输入信号d＝0.8时，若设定Q1的有理数集合为{0,1,1/2,1/3,2/3,1/4,3/4,1/6,5/6},且c1的频率为c2的1/36，则得到双极性调制波a-b及其频谱如图4所示。若不采用本发明前级调制器，而将输入信号d＝0.8直接输入到后级调制器，则得到双极性调制波a-b及其频谱如图5所示。比较图4和图5可知，本发明调制器消除了0.8倍载波频率处的高频噪声。
若要消除其它频率处的高频噪声，只需调整Q1所使用的有理数集合。记集合中的元素为p/q，这里p和q为正整数且互质，则任意的n/q应不等于f/fc2，这里n是任意整数，f是所需消除的噪声频率，fc2是后级载波频率。前级载波c1的频率fc1应选取为fc2频率的0.5/k倍，使得k为有理数集合中所有分母q的最小公倍数，且使得任意的n/q±0.5/k不等于f/fc2，以避免因频率混叠产生频率为f的噪声。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (9)
1.一种级联脉冲密度调制器，其特征在于，包括第一级调制器和第二级调制器；第一级调制器和第二级调制器依次连接，且每级调制器均包括积分器、量化器和反馈回路，积分器输出端连接量化器输入端，量化器输出端通过反馈回路和输入信号比较作差，作为积分器的输入。
2.根据权利要求1所述的一种级联脉冲密度调制器，其特征在于，第一级调制器的量化器为非均匀有理数量化器，将前级积分值量化为给定集合中的有理数值。
3.根据权利要求1所述的一种级联脉冲密度调制器，其特征在于，第二级调制器的量化器为一位二进制量化器，根据载波极性将第二级调制器的积分器的积分值量化为两个脉冲信号，其中第二个脉冲信号滞后第一个脉冲信号半个载波周期。
4.根据权利要求3所述的一种级联脉冲密度调制器，其特征在于，积分器连接有载波，载波的上下沿触发积分器。
5.根据权利要求4所述的一种级联脉冲密度调制器，其特征在于，第二级调制器的量化器根据载波的极性以第二级量化器输出端通过反馈回路和输入信号比较作差的结果，产生两个一位二进制数作为输出脉冲信号。
6.根据权利要求1所述的一种级联脉冲密度调制器，其特征在于，第二级调制器的反馈回路比较第一级调制器的量化器输出的有理数与第二级调制器的量化器输出的两个脉冲信号的异或之差，作为后级积分器的输入。
7.根据权利要求1所述的一种级联脉冲密度调制器，其特征在于，第一级调制器的量化器可输出的有理数集合根据所需消除的高频噪声而定。
8.根据权利要求1所述的一种级联脉冲密度调制器，其特征在于，第一级调制器的输入信号是取值范围在0到1之间的任意实数。
9.一种级联脉冲密度调制器的调制方法，其特征在于，基于权利要求1至8任意一项所述的一种级联脉冲密度调制器，包括以下步骤：
调整第一级调制器的量化器所使用的有理数集合，记集合中的元素为p/q，这里p和q为正整数且互质，则任意的n/q应不等于f/fc2，这里n是任意整数，f是所需消除的噪声频率，fc2是第二级载波频率；第一级载波c1的频率fc1选取为fc2频率的0.5/k倍，使得k为有理数集合中所有分母q的最小公倍数，且使得任意的n/q±0.5/k不等于f/fc2，避免因频率混叠产生频率为f的噪声。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311314430.6A CN117155394A (zh) | 2023-10-10 | 2023-10-10 | 一种级联脉冲密度调制器及调制方法 |
| PCT/CN2023/133077 WO2025076923A1 (zh) | 2023-10-10 | 2023-11-21 | 一种级联脉冲密度调制器及调制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311314430.6A CN117155394A (zh) | 2023-10-10 | 2023-10-10 | 一种级联脉冲密度调制器及调制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117155394A true CN117155394A (zh) | 2023-12-01 |
Family
ID=88906242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311314430.6A Pending CN117155394A (zh) | 2023-10-10 | 2023-10-10 | 一种级联脉冲密度调制器及调制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117155394A (zh) |
| WO (1) | WO2025076923A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7626525B2 (en) * | 2007-05-03 | 2009-12-01 | Texas Instruments Incorporated | Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator |
| WO2013157127A1 (ja) * | 2012-04-19 | 2013-10-24 | トヨタ自動車株式会社 | Δς変調器及びδς型ａ／ｄ変換器 |
| CN103762990B (zh) * | 2014-01-13 | 2017-01-25 | 东南大学 | 一种噪声抑制能力增强的σδ调制器结构 |
| CN104883189B (zh) * | 2015-06-04 | 2018-05-25 | 福州大学 | 包含级间路径的级联结构Sigma-Delta调制器 |
| CN116318162A (zh) * | 2023-02-16 | 2023-06-23 | 电子科技大学 | 一种带斩波的双采样型Sigma-Delta调制器 |
-
2023
- 2023-10-10 CN CN202311314430.6A patent/CN117155394A/zh active Pending
- 2023-11-21 WO PCT/CN2023/133077 patent/WO2025076923A1/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2025076923A1 (zh) | 2025-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schreier | An empirical study of high-order single-bit delta-sigma modulators | |
| US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| US6727833B2 (en) | Adaptive ΣΔ modulation with one-bit quantization | |
| US7432841B1 (en) | Delta-sigma analog-to-digital converter with pipelined multi-bit quantization | |
| US11770126B2 (en) | Noise-shaping enhanced gated ring oscillator based analog-to-digital converters | |
| US6975257B2 (en) | Sigma-delta modulation | |
| US6992606B2 (en) | Method and circuit for multi-standard sigma-delta modulator | |
| CN113315522A (zh) | 一种24位低失真Sigma-Delta模数转换器 | |
| US6437719B1 (en) | Delta-sigma modulator for power amplification of audio signals | |
| CN1135706C (zh) | 级联西格马-德尔他调制器 | |
| Yoon et al. | A purely-VCO-based single-loop high-order continuous-time ΣΔ ADC | |
| JP3371681B2 (ja) | 信号処理装置 | |
| WO2018227456A1 (zh) | 噪声整形电路与三角积分数模转换器 | |
| US6232903B1 (en) | Sequencing scheme for reducing low frequency tone generation in an analogue output signal | |
| TWI636670B (zh) | Δ-σ調製器 | |
| CN104883189B (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
| CN101562454B (zh) | 动态元件匹配的数字/模拟转换系统及积分三角调制装置 | |
| Norris et al. | Quantization noise shaping in digital PWM converters | |
| CN117155394A (zh) | 一种级联脉冲密度调制器及调制方法 | |
| US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
| US9929738B2 (en) | Spectrally shaped random signal | |
| CN116054835B (zh) | 一种用于sigma-delta ADC的参考电压发生器的斩波时序控制方法及系统 | |
| CN101350622B (zh) | 一种dem算法的量化器电路及实现方法 | |
| CN106788443A (zh) | 一种改进型的MASH结构Sigma‑Delta调制器 | |
| Iwata et al. | An architecture of Delta-Sigma A-to-D converters using a voltage controlled oscillator as a multi-bit quantizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |