[go: up one dir, main page]

CN1171289C - 带有有利于表面状态钝化的层的器件结构 - Google Patents

带有有利于表面状态钝化的层的器件结构 Download PDF

Info

Publication number
CN1171289C
CN1171289C CNB991031210A CN99103121A CN1171289C CN 1171289 C CN1171289 C CN 1171289C CN B991031210 A CNB991031210 A CN B991031210A CN 99103121 A CN99103121 A CN 99103121A CN 1171289 C CN1171289 C CN 1171289C
Authority
CN
China
Prior art keywords
hydrogen
layer
rich
semiconductor device
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991031210A
Other languages
English (en)
Other versions
CN1242597A (zh
Inventor
Dr
D·R·科特
W·J·科特
S·V·恩古芸
ϣ
M·基尔希霍夫
ά
M·G·莱维
M·豪夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
International Business Machines Corp
Original Assignee
Siemens Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp, International Business Machines Corp filed Critical Siemens Corp
Publication of CN1242597A publication Critical patent/CN1242597A/zh
Application granted granted Critical
Publication of CN1171289C publication Critical patent/CN1171289C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10P14/6927—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10D64/01338—
    • H10P14/6336—
    • H10P14/6682—
    • H10P95/94—
    • H10P14/6506—
    • H10P14/69433—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制造器件的方法，它包括形成一种有利于表面状态的钝化的结构的步骤。这种结构包括作为该器件结构的一部分形成的一个氧氮化物层。当被加热时，该氧氮化物有利于表面状态的钝化。

Description

带有有利于表面状态钝化的层的器件结构
本发明总体上讲是涉及器件和器件的制造，更具体地讲是涉及具有一个有利于表面状态钝化的层的器件以及制造这种器件的方法。
在器件制造过程中，为了形成器件结构，诸如晶体管、电容器或电阻器，绝缘层、半导体层和导电层被制备并构图于一个衬底上。这些器件结构随后被互连，以实现所要求的电功能。各种器件层的制备和构图是采用常规的制造技术实现的，诸如氧化、注入、淀积、硅的外延生长、光刻和刻蚀技术。这些技术被描述于S.M.Sze编著的“超大规模集成电路(VLSI)技术”第二版(New York，McGraw-Hill，1988)，此书在此引作参考。
常规的制造技术导致器件内的各层产生多种形式的缺陷或损坏。例如，半导体界面上的化学键的损坏产生被称为表面或界面状态的悬挂键。表面状态促进了电子-空穴对的复合。复合是电子-空穴对消失或破坏的一种现象。尤其是，如果复合发生在重要的器件界面诸如隔离层周界和栅极氧化层上，这种复合会引起漏电流。漏电流会改变器件的栅极阈值电压、数据保持特性和闲置功率损耗。因此，界面状态的存在对器件功能产生不利的影响。
表面状态可以通过提供氢原子使悬挂键钝化来修复。通常，采用在含氢环境中进行较高温度的退火，典型温度约为400-600℃，以便提供氢使悬挂键钝化。钝化退火通常是在器件制造加工顺序的后期进行的，诸如在包括金属化或互连层在内的各种层形成之后。这减少了为修复在前面的制造工艺中产生的悬挂键所需的钝化退火的次数。钝化退火次数的减少降低了工艺成本。
然而，目前的互连电路和器件结构会抑制氢原子到达复合位置而钝化悬挂键的能力。由于这种原因，钝化退火的效率降低了。例如，通过低压化学汽相淀积(LPCVD)技术淀积的氮化硅被用作可动离子和过渡金属扩散阻挡层，它阻碍了氢的扩散。这层LPCVD氮化硅薄膜阻止了氢渗入到下面的各层去钝化那些层中存在的表面状态。在钨栓(stud)结构中，钨抑制氢，产生了与氮化硅层相似的作用。由于为了减少与氢的爆炸性质相关的固有危险，常常采用氮气冲淡氢(合成气体forming gas)，钝化退火的效率进一步降低。
从以上的讨论可以明显地看出，需要有效地钝化由器件制造技术产生的表面状态。
本发明总体上讲是涉及器件的制造。正如本领域所公知的，常规的器件制造技术损坏了化学键，在半导体界面上产生了表面状态。这些表面状态是通过在氢气氛退火过程中提供氢原子而被修复和钝化的。但是，目前的器件结构会阻碍氢到达和钝化表面状态。
为了克服目前器件结构存在的钝化问题，本发明公开了一种制造器件的方法。该方法包括制备一种有利于表面状态钝化的器件结构的步骤。该器件结构包括一个氧氮化物层。在一个实施例中，氧氮化物层是通过等离子体增强的化学汽相淀积(PECVD)技术形成的。
图1示出了带有隔离层的常规晶体管的简化器件结构；
图2示出了带有钝化层的晶体管的简化器件结构；
图3示出了带有钝化层的晶体管的简化器件结构，此钝化层作为复合栅极的组成部分；
图4示出了由AME和Novellus设备系统制备的氧氮化物薄膜的周界漏电流；
图5示出了折射率和氧氮化物的刻蚀选择性之间的关系；
图6是一个曲线图，用于比较具有常规的氮化物薄膜的器件和具有富氢的(H-R)氮化物薄膜的器件的漏电流；
图7是一个曲线图，用于比较常规的低压化学汽相淀积的氮化物薄膜和富氢的氮化物薄膜的特性；以及
图8示出了被约束于氢的硅的百分比与ND周界漏电流之间的关系。
本发明涉及在器件制造过程中产生的表面状态的钝化。为便于描绘，本发明将以动态随机存取存储器(DRAM)单元为例来描述。不过，本发明的范围是很宽的，并且可以延伸到一般器件的制造，这些器件诸如双极型器件、BiCMOS、薄膜晶体管、异质结器件以及类似器件。
在图1中示出了一个DRAM单元101，这个单元形成在一个衬底100上，衬底(例如)为一个半导体晶片。晶片(例如)包含由丘克拉斯基(Czochralski)技术形成的硅。晶片的主表面不是关键性的(critical)，任何合适的取向例如<100>、<110>或<111>均是可以采用的。典型情况下，晶片具有<100>取向，因为由于其低的表面状态和高的载流子迁移率，这种晶片是普遍适用的。其它半导体晶片，诸如锗、砷化镓和III-V族化合物也是可以采用的。另外，包含多层材料的晶片也是可以采用的。这些衬底(例如)包括在一种单晶材料上面形成的另一种单晶材料(例如蓝宝石上外延硅(SOS))，或者在一个非晶材料层上再结晶的非晶或多晶材料(例如绝缘体上外延硅(SOI))。为了达到所要求的电特性，可采用杂质原子例如硼(B)、磷(P)、砷(As)或锑(Sb)，对衬底进行重掺杂或轻掺杂。
如图所示，该DRAM单元包括一个电容器105，用于存储表示一数据位的电荷。在图示的实施例中，此电容器是在衬底中形成的一个沟槽(trench)电容器。其它类型的电容器，诸如叠层电容器，也可用于电荷的存储。将一个晶体管106电连接至此电容器，此晶体管包括栅极110、源极120和漏极130。一个浅沟槽隔离区140被设置用于隔离该DRAM单元和此阵列内的其它单元或器件。
若干存储单元布置在多个行和列中，形成一个DRAM阵列。这些行被称为字线，列被称为位线。通常，源极120连接至一个位线，而栅极110连接至或者表示一个DRAM阵列的字线。通过对位线和字线施加合适的电压，晶体管被导通而允许对电容器进行存取。
晶体管的栅极区通常包括一个多晶(poly)层112，此层形成在一个栅极氧化层111上。在某些应用中，一个硅化物层114被用于形成一个复合栅极叠层(stack)。为形成层114可采用多种硅化物，包括硅化钼(MoSix)、硅化钽(TaSix)、硅化钨(WSix)、硅化钛(TiSix)或者硅化钴(CoSix)。另外，还可单独或者与硅化物或多晶硅(poly)组合地使用铝或高熔点金属诸如钨和钼。复合栅极是所希望的，因为其使用降低了栅极区的薄层电阻，由此减小了经过栅极区的信号的R-C延迟。
通过低压化学汽相淀积(LPCVD)，一个氮化物覆盖层116被淀积在栅极上。此覆盖层在随后的工艺步骤中起到刻蚀阻止层的作用，随后的工艺步骤诸如形成与源极接触的无边界位线的步骤。一个隔离层160被淀积在栅极上，以限定源极和漏极区向栅极区的下叠盖(underlap)扩散，这能减小交叠电容。在隔离层形成之后，一个氮化物层170被淀积在栅极的侧面以及源极、漏极和STI区上，以提供一个移动离子阻挡层，并且还起到一个刻蚀阻止层的作用。一个介电层(未示出)形成在该器件结构上，以提供导电层(除了需要接触之处外)之间的绝缘，或者起到一个保护层的作用，以使该器件结构免受杂质、潮湿和擦刮的影响。此介电层(例如)包括掺磷的二氧化硅，诸如磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)。
当然，如图1所示，为便于说明，该器件结构已被简化。例如，在DRAM单元中采用的实际的器件结构包括其它区，诸如阱区、接触区和局部互连区。该器件结构的各种区的形成是公知的，并且(例如)描述于Kenney等人在VLSI技术文摘(1992)上发表的文章“用于64M DRAM的隐蔽板沟槽单元(buried plate trench cell)”中，此文章在此引作参考。
在该器件结构的各种层的制造过程中产生的表面状态用符号“-”表示。通常，如图所示，表面状态位于栅极氧化层和STI周界处。这些表面状态需要被钝化。通常，氢气氛退火被用于钝化这种表面状态。在退火过程中，来自于外界的氢原子通过栅极到达该结构的体内。然而，大多数目前的器件结构是由LPCVD(工艺形成的)氮化硅层覆盖的。如上所述，氮化物层阻止氢原子通过它来钝化表面状态。
为克服由于采用常规的LPCVD氮化物层而产生的这些问题，提出了一种钝化结构，以利于在制造过程中产生的表面状态的修复。这种钝化结构包括加入到该器件中的一个富氢的(H-R)氮化硅层。正如本领域中所公知的，常规的LPCVD氮化硅层包含约3-5％的氢原子(在本公开文本中所有组分百分比均由原子％表示)。参见Habraken等人在《材料科学和工程》第12卷第3期(1994年7月)上发表的文章“氮化硅和氧氮化物薄膜”以及Chow等人在《应用物理》杂志第53卷第8期(1982年8月)上发表的文章“多种等离子体淀积的氮化硅的氢含量”，这两篇文章均在此引作参考。这里使用的术语“富氢”是指氢的百分比大于常规的LPCVD氮化硅层中所用的氢的百分比。多个实施例已经表明，富氢的氮化硅层的使用减小了结漏电流，显示出良好的表面状态钝化。
富氢的氮化硅层为何有利于表面状态钝化的准确机理尚不清楚。但是，可以相信，富氢的氮化物层或者起到氢原子源的作用、或者起到一种允许氢通过的结构的作用、或者起到两者的组合作用。从逻辑上讲，氢百分比的增大使富氢氮化硅层中的氢原子量增加，由此形成了一个源，氢原子从这个源扩散，从而使表面状态钝化。另外，随着氢百分比增大，氮化物层的密度降低。密度的降低允许氢原子充分地穿过该氮化物层并进入表面状态钝化的该器件结构。
图2示出一种简化的器件结构200，这种器件结构应用于(例如)DRAM单元中，该单元具有一个富氢的硅层。如图所示，富氢的氮化硅层作为一个阻挡层或者衬垫层260，被引入到该器件结构中器件互连界面处。该器件结构200包括一个栅极210、一个漏极220、一个源极230和多个STI区240。栅极210包括一个多晶硅层(poly layer)212、一个诸如WSix之类的硅化物层214以及一个氮化硅覆盖层218。另外，该器件结构包括一个隔离层250。漏极、源极、栅极、STI区和隔离层均是采用常规技术形成的。
接下去，富氢层260形成于该器件结构上。富氢层的形成是采用常规的等离子体增强的化学汽相淀积(PECVD)技术实现的。这种PECVD技术被描述于Gupta等人在《固体薄膜》204(1991)上发表的文章“通过等离子体增强的化学汽相淀积技术淀积的氮化硅薄膜的制备、特性和应用”中，此文章在此引作参考。PECVD实施的温度通常在约300-500℃之间。电子回旋共振化学汽相淀积(ECRCVD)技术也可用于形成富氢层。ECRCVD技术被描述于Kotecki等人在《应用物理》杂志第77(3)期(1995年2月1日)上发表的文章“引入到通过遥控(remote)电子回旋共振化学汽相淀积技术淀积的氮化硅薄膜中的氢”中，这篇文章也在此引作参考。
富氢层包含的氢的百分比大于常规的LPCVD氮化硅中的氢的百分比。在一个实施例中，氢的百分比大于约5％并且小于或等于约39％。氢的百分比超过约39％通常会降低氮化硅薄膜的特性，诸如其作为阻挡层的性能。氢的百分比较为理想在约10-35％之间，更为理想在约10-25％之间，进一步理想的范围是约12-25％，最为理想的范围是15-20％。
正如前面所述的，富氢层的PECVD通常在约300-500℃之间的温度下实施。在这种相当低的温度下形成富氢层是有益的。例如，在后续的在高于PECVD温度的温度下实施的工艺中，氢原子从富氢层通过该器件结构扩散。在某些情况下，后续的高温工艺足以使表面状态钝化，而不需要钝化退火。钝化的表面状态用符号“+”表示。
为了钝化表面状态，可以采取钝化退火。通常，常规的钝化退火是在氢气或氢气/氮气(合成气体)环境中，在约400℃的温度下进行约30-60分钟。但是，富氢层的使用提供了内在氢源，由此降低了或者消除了对有效地钝化表面状态所需的含氢气氛退火的需要。
参照图3，一个富氢层315形成为栅极结构的一部分，用以钝化表面状态。如图所示，富氢层315形成在此复合栅极310的硅化物层314和氮化硅覆盖层318之间。富氢层315可以单独使用，也可以与如图2中所示的富氢层260结合使用。为了增强表面状态的钝化，可以在该器件内形成另外的一个或多个富氢层。
在富氢的氮化硅层被淀积在一个钨层上，诸如一个钨栓结构或一个硅化钨复合栅极上的应用中，可能需要一个助粘附层。这种助粘附层可能是必需的，因为氮化物一般不能良好地粘附到钨上。为了改善钨和氮化物之间的粘附，在淀积富氢层之前，在钨上形成一个薄的硅层。
在另一个实施例中，采用氧氮化物替代富氢的氮化硅，用作钝化结构，诸如阻挡层。氧氮化物是通过(例如)等离子体增强的化学汽相淀积(PECVD)技术淀积的。有关通过PECVD技术淀积氧氮化物的内容记载于例如Habraken和Kuiper在《材料科学和工程》第12卷第3期(1994年7月)第123-175页上发表的文章“氮化硅和氧氮化物薄膜”中，这篇文章在此引作参考。为形成氧氮化物层，诸如硅烷(SiH4)、氨(NH3)和/或氮气(N2)以及一氧化二氮(N2O)之类的原始材料被引入一个反应器中。氧氮化物是在下列条件下淀积的：例如，功率约为300-1000W，压强约为2-10乇，温度约为300-500℃。氧氮化物在反应器中淀积的优选条件是：功率约为300-800W，压强约为2-6乇，温度约为350-480℃。
在一个实施例中，PECVD是在诸如由应用材料公司制造的AME500之类的单工位晶片设备或者诸如由Novellus系统公司制造的NovellusConcept-1之类的多工位晶片设备中实施的。单工位和多工位晶片设备系统的典型工艺条件显示于表1中。当然，对于特定的设备或工艺，可以对这些参数做最佳选择。
                表1
              试验条件
单工位晶片设备工艺条件含2％硅烷的N2流速：3000sccmNH3流速：15sccmN2O流速：10-40sccm(此流速将改变氧含量)N2流速：1050-1020sccmN2+N2O总流速：保持在1060sccm功率：340W温度：480℃间隔：350-380密耳压强：5.75乇多工位设备工艺条件硅烷流速：0.15slmNH3流速：1.8slmN2O流速：0.2-2slm(此流速将改变氧含量)N2流速：11.8-10slmN2+N2O总流速：保持在12slm功率：0.7KW(HF)和0.10KW(LF)温度：400℃压强：2.25乇
氧氮化物也可以通过LPCVD技术淀积。LPCVD技术淀积氧氮化物的典型工艺条件显示于表2中。当然，对于特定的设备或工艺，可以对这些参数做最佳选择。
表2
典型工艺条件-LPCVD技术淀积氧氮化物二氯甲硅烷流速：135sccmNH3流速：90sccmN2流速：450sccm温度：770℃压强：250毫乇
在形成钝化层之后，该器件结构可以被退火处理，以钝化表面状态。退火(例如)是在含氢环境中实施的。或者，退火处理也可以被结合成为后续的制造工艺的一部分。
当被用作一个阻挡衬垫层时，对于N型和P型扩散，氧氮化物层均会引起很低的可重现的STI边界结(STI bounded junction)漏电流。参照图4a-b，其中画出了由单工位和多工位晶片设备制造的氧氮化物的STI边界结漏电流(被称为NL、ND和PD周界漏电流)与折射率之间的关系曲线。正如从图中可以看到的，漏电流非常低，对于在单工位设备中形成的氧氮化物低于1.4毫微安(namp)，对于在多工位设备中形成的氧氮化物低于0.9毫微安。另外，采用氧氮化物作为阻挡钝化层使得漏电流在同一批样品和不同批样品的晶片间更均匀地分布。
业已发现，如图8所示，在富氢的氮化物和氧氮化物薄膜中束缚于硅的氢(hydrogen bounded to silicon)(SiH或SiH/[SiH+NH])的百分比与结漏电流之间存在一个通用的关系。已经发现，较低的束缚于硅的氢百分比会导致较小的结漏电流，而较高的百分比会导致增大的结漏电流。束缚于硅的氢的百分比与结漏电流之间的这种关系表明：SiH或(SiH)/(SiH+NH)的较低百分比改善了钝化结构的钝化特性。较低的百分比被认为是：使得氢更容易穿过钝化结构，由此允许来自于外部的氢通过并钝化表面状态。此外，较低的SiH百分比被认为是：使薄膜具有低的电子俘获能力，由此改善了其漏电流特性。参见Smith在《真空科学和技术》杂志总(4)期(1993年7/8月)第1843页上发表的文章“采用硅烷淀积氮化硅和氧化硅工艺的等离子体化学特性控制”，此文章在此引作参考。结果，钝化结构使得存储器芯片具有更高的和更均匀的保持时间。在一个实施例中，SiH的百分比约为0-39％，优选值约为3-20％，更优选的值约为3-8％。
在某些应用中，阻挡层被用作一个刻蚀阻止层，例如为了形成一种无边界接触(borderless contact)。在这些应用中，对于氧氮化物起到刻蚀阻止层的作用而言，诸如硼磷硅酸盐玻璃(BPSG)或者其它类型的氧化物之类的层间的电介质相对于氧氮化物的选择性(selectivity)或刻蚀速率比应当足够高。图4画出了采用碳氟化合物化学方法获得的氧氮化物薄膜相对于氧化物的选择性。线41表示在一个多工位晶片设备中形成的氧氮化物，线42表示在一个单工位晶片设备中形成的氧氮化物。对于多工位晶片设备，氧氮化物选择性范围是从折射率约为1.66时的约13∶1至折射率约为1.9时的约24∶1。对于单工位晶片设备，氧氮化物选择性范围是从折射率约为1.71时的约13∶1至折射率约为1.98时的约29∶1。这种选择性足以使氧氮化物起到刻蚀阻止层的作用。对于特定的应用，所选取的实际的选择性取决于(例如)设计参数。
采用由带有STI梳状周界的扩散盘管构成的宏观结构(macros)，进行了测量ND、PD和NL器件中的STI边界结漏电流的试验。设定了0.2μm的扩散空间，并且STI由栅极导体覆盖。扩散线宽约为0.55μm，GC梳为2.5μm宽。盘管长度约为58400μm，形成了116800μm的周界长度和32120μm2的面积。图5a画出了对于在一个单工位晶片设备中形成的氧氮化物，NL、ND和PD漏电流与折射率之间的关系，图5b画出了对于在一个多工位晶片设备中形成的氧氮化物，NL、ND和PD漏电流与折射率之间的关系。如图所示，具有在单工位晶片设备中形成的折射率为1.7-1.9的氧氮化物的器件的漏电流小于1.5毫微安，而具有在多工位晶片设备中形成的折射率为1.66-1.9的氧氮化物的器件的漏电流小于1毫微安。
例1
为了比较引入富氢的氮化硅层的器件的漏电流与带有常规的氮化硅层的器件的漏电流，进行了一个试验。为此制备了八个样品组(lot)(样品A-H)，各样品带有在其上制造的器件。八个样品组被按两种方式处理。A-D样品组包括采用常规的LPCVD氮化硅层制造的器件结构，所述氮化硅层用作器件互连界面上的阻挡层或衬垫层。A-D样品组中的器件结构与图1中描绘的结构是相似的。常规的LPCVD氮化硅薄膜是通过在约720℃和200毫乇的反应炉中使氨(NH3)与二氯甲硅烷(SiCl2H2)进行反应而淀积形成的。NH3与SiCl2H2的比例约为10∶1。关于E-H组样品，LPCVD氮化物层被一个富氢的氮化硅层替代，诸如被图2中描绘的富氢氮化硅层替代。富氢层是在一个反应器中通过PECVD技术淀积的，反应炉的条件为：约480℃、5.75乇和340W。反应物的工艺参数为：含2％硅烷(SiH4)的N2流速约3000sccm，N2流速约1060sccm，NH3流速约15sccm。
采用一种标准的结漏电流测试方法对两种样品组的漏电流进行了测试，所述测试方法描述于Wiley出版的文章“半导体器件的物理性质”(SZE，1969年)中，此文章在此引作参考。参照图6，每个样品组的STI边界结漏电流测试结果是按任意标度示出的。A-D组表示带有LPCVD氮化物层的晶片，E-H组表示带有PECVD富氢氮化物层的晶片。很清楚，带有常规的LPCVD氮化物层的样品显示出了比带有PECVD富氢氮化硅层的样品明显大的漏电流。
例2
在图7中，将PECVD富氢氮化物薄膜(样品A-C)的特性与一种LPCVD氮化物薄膜作了比较。样品A是在Novellus Concept-1系统中通过PECVD技术淀积的标准氮化硅。样品B是在Novellus Concept-1系统中淀积的低SiH/UV PECVD氮化物薄膜。两个样品A和B是在Novellus推荐的相似条件下形成的，这些条件正如在“Concept-1-200mm电介质系统的200mm PECVD工艺用户指南”(Novellus系统公司(San jose，CA)1992年出版)中描述的，此出版物在此引作参考。样品C是一个富氢的氮化硅薄膜，它是在AME 5000系统中通过PECVD技术淀积的，AME 5000系统是从应用材料公司(Santa Clara，CA)得到的，淀积条件与例1的PECVD薄膜(组E-H)相似。样品D是一个LPCVD氮化物薄膜，它是通过LPCVD技术淀积的，淀积条件与例1的LPCVD薄膜(组A-D)相似。
在薄膜形成之后，样品被加热至720℃。参照图7，在样品被加热到720℃之后，对样品的氢含量进行了测量。从图7中可以看出，在被加热到720℃之后，PECVD富氢薄膜(样品A-C)的氢含量降低，而LPCVD氮化物薄膜(样品D)呈现很小的变化或者没有变化。这表明：富氢层能够有效地提供用于钝化表面状态的氢。
例3
为了分析SiH/(SiH+NH)和ND周界漏电流之间的关系，采用与图5A和B的试验中相似的宏观结构，作了一个试验。试验数据画在图8中。从图8中可以清楚地看出，氧氮化物薄膜中的SiH/(SiH+NH)的较低浓度导致较低的ND周界漏电流。相应于范围约为0-35％的SiH/(SiH+NH)浓度，ND漏电流从约0.63毫微安变化至约1.72毫微安。
尽管已经参照各种实施例对本发明进行了详细图示和描述，但本领域的普通技术人员将能理解，在不脱离本发明的精神和范围的情况下，可以对本发明作出多种修改和变更。仅仅举例而言，钝化层可被用作一个单独的栅极电介质覆盖层、复合栅极覆盖层(其中包括诸如LPCVD氮化物和/或各种氧化物薄膜之类的其它薄膜)、栅极导体隔离薄膜、单独或者与其它电介质材料结合起来使用的最终芯片钝化材料、用作移动离子和/或金属杂质阻挡层、或者用作触点刻蚀阻止层。因此，本发明的范围不应当以上面的描述来确定，而应当以所附权利要求及其等同物的全部范围来确定。

Claims (11)

1.一种具有栅极的半导体器件，所述半导体器件包括：
一硅衬底；
所述衬底上形成栅介质的一介电层；
所述介电层上的包含半导体材料层和硅化物层的一复合叠层栅极；
邻近所述叠层栅极的一侧壁隔离层；和
所述硅衬底和栅极上的一富氢层。
2.权利要求1所述的半导体器件，其特征在于，所述富氢层包括一富氢氮化硅层。
3.权利要求2所述的半导体器件，其特征在于，所述富氢氮化硅层具有5％至39％的氢含量。
4.权利要求1所述的半导体器件，其特征在于，富氢层包括一富氢硅氧氮化物层。
5.权利要求4所述的半导体器件，其特征在于，所述富氢硅氮氧化物层具有约5％至约39％的氢含量。
6.权利要求1所述的半导体器件，其特征在于还包括：
硅衬底的一浅沟槽隔离区。
7.权利要求1所述的半导体器件，其特征在于还包括：
所述栅极上的氮化硅覆盖层。
8.权利要求1所述的半导体器件，其特征在于，所述半导体材料包括多晶硅。
9.权利要求8所述的半导体器件，其特征在于，所述硅化物包括硅化钨，还包括：
硅化钨之上的一粘附层。
10.权利要求9所述的半导体器件，其特征在于，所述粘附层包括硅。
11.权利要求1所述的半导体器件，其特征在于，所述硅化物是一种从以下组别中选出的材料，该组别包括：硅化钨、硅化钼、硅化钽、硅化钛、硅化钴。
CNB991031210A 1998-03-09 1999-03-09 带有有利于表面状态钝化的层的器件结构 Expired - Fee Related CN1171289C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3729098A 1998-03-09 1998-03-09
US09/037290 1998-03-09
US09/037,290 1998-03-09

Publications (2)

Publication Number Publication Date
CN1242597A CN1242597A (zh) 2000-01-26
CN1171289C true CN1171289C (zh) 2004-10-13

Family

ID=21893537

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991031210A Expired - Fee Related CN1171289C (zh) 1998-03-09 1999-03-09 带有有利于表面状态钝化的层的器件结构

Country Status (6)

Country Link
US (1) US6483172B1 (zh)
EP (1) EP0942464A3 (zh)
JP (1) JPH11317404A (zh)
KR (1) KR100633191B1 (zh)
CN (1) CN1171289C (zh)
TW (1) TW457555B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) * 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP4849711B2 (ja) * 2000-10-31 2012-01-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4149644B2 (ja) 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6906305B2 (en) * 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
NL1020634C2 (nl) * 2002-05-21 2003-11-24 Otb Group Bv Werkwijze voor het passiveren van een halfgeleider substraat.
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
US6759297B1 (en) 2003-02-28 2004-07-06 Union Semiconductor Technology Corporatin Low temperature deposition of dielectric materials in magnetoresistive random access memory devices
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
AU2003213420A1 (en) 2003-03-17 2004-10-11 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
US7226834B2 (en) * 2004-04-19 2007-06-05 Texas Instruments Incorporated PMD liner nitride films and fabrication methods for improved NMOS performance
US7192894B2 (en) * 2004-04-28 2007-03-20 Texas Instruments Incorporated High performance CMOS transistors using PMD liner stress
US7407871B2 (en) * 2006-09-05 2008-08-05 Tech Semiconductor Singapore Pte Ltd Method for passivation of plasma etch defects in DRAM devices
US8202810B2 (en) * 2008-01-09 2012-06-19 Spansion Llc Low-H plasma treatment with N2 anneal for electronic memory devices
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8486723B1 (en) * 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US20120261767A1 (en) * 2011-04-14 2012-10-18 Intersil Americas Inc. Method and structure for reducing gate leakage current and positive bias temperature instability drift
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US11335799B2 (en) 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
TWI572034B (zh) * 2015-03-26 2017-02-21 江文章 III / nitride semiconductor device and method for producing the same
US10756084B2 (en) 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
CN107564800B (zh) * 2017-08-31 2020-02-18 长江存储科技有限责任公司 一种氮化硅层的制备方法
US11335817B2 (en) * 2019-08-15 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Composite etch stop layers for sensor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
CA1218470A (en) * 1983-12-24 1987-02-24 Hisayoshi Yamoto Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
EP0736905B1 (en) * 1993-08-05 2006-01-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor and manufacturing method thereof
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1070123A (ja) * 1996-06-17 1998-03-10 Siemens Ag 表面状態の不動態化を容易にする層を有する装置構造
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching

Also Published As

Publication number Publication date
KR19990077708A (ko) 1999-10-25
KR100633191B1 (ko) 2006-10-11
EP0942464A2 (en) 1999-09-15
EP0942464A3 (en) 2000-07-26
CN1242597A (zh) 2000-01-26
JPH11317404A (ja) 1999-11-16
TW457555B (en) 2001-10-01
US6483172B1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
CN1171289C (zh) 带有有利于表面状态钝化的层的器件结构
US6911707B2 (en) Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US9685536B2 (en) Vertical transistor having a vertical gate structure having a top or upper surface defining a facet formed between a vertical source and a vertical drain
US7042054B1 (en) SONOS structure including a deuterated oxide-silicon interface and method for making the same
CN1202563C (zh) 半导体器件中降低栅致漏极漏电流
JPH06310680A (ja) Ｄｒａｍ−ｍｏｓｆｅｔ集積回路及びその製造方法
US6436799B1 (en) Process for annealing semiconductors and/or integrated circuits
JP2757782B2 (ja) 半導体装置の製造方法
CN1127125C (zh) 能有效进行氢钝化的半导体器件的制造方法
US5373178A (en) MOSFET with sidewall spacer on gate section
CN1434494A (zh) 提高起始电压稳定性的金属氧化物半导体的制作方法
US20010010390A1 (en) Semiconductor device and method of manufacturing the same
KR20240147654A (ko) 다이오드 표면 손상 제어
CN1214542A (zh) 集成电路制造方法及结构
CN1801495A (zh) 半导体衬底、半导体装置和其制造方法
US6232208B1 (en) Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile
EP0814497A2 (en) Device structure with layer for facilitating passivation of surface states
US20240282838A1 (en) Device having hybrid nanosheet structure and method
CN1207759C (zh) 一种防止mos晶体管发生栅极贫化现象的方法
CN115312453B (zh) 一种存储器的制造方法
US20260006896A1 (en) Solid phase epitaxy of amorphous semiconductor over a crystalline substrate
HK1021253A (zh) 利用硅氮氧化合物钝化表面
CN118338664A (zh) 半导体器件栅极的制备方法及半导体器件栅极
JPH11176959A (ja) 半導体装置の製造方法
CN1378274A (zh) 嵌入式动态随机存储器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20170309