[go: up one dir, main page]

CN117080176A - 功率半导体模块装置及其制造方法 - Google Patents

功率半导体模块装置及其制造方法 Download PDF

Info

Publication number
CN117080176A
CN117080176A CN202310545436.8A CN202310545436A CN117080176A CN 117080176 A CN117080176 A CN 117080176A CN 202310545436 A CN202310545436 A CN 202310545436A CN 117080176 A CN117080176 A CN 117080176A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor module
conductive layer
thermally conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310545436.8A
Other languages
English (en)
Inventor
T·博嫩贝格尔
A·罗特
A·海因里希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN117080176A publication Critical patent/CN117080176A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W40/22
    • H10W40/037
    • H10W40/10
    • H10W40/255
    • H10W40/258
    • H10W40/735
    • H10W95/00
    • H10W90/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种功率半导体模块装置包括功率半导体模块(100),其中功率半导体模块(100)包括:衬底(10),用于承载至少一个半导体主体(20);以及导热层(40),布置在功率半导体模块(100)的下表面上,其中功率半导体模块(100)的下表面是被配置为安装到热沉(30)的表面,并且其中导热层(40)由金属的非共晶材料构成,所述金属的非共晶材料在低于第一阈值温度的温度下是固体,在高于第一阈值温度且低于第二阈值温度的温度下是粘性的,并且在高于第二阈值温度的温度下是流体。

Description

功率半导体模块装置及其制造方法
技术领域
本公开涉及一种功率半导体模块装置及其制造方法,尤其涉及一种包括热界面材料的功率半导体模块装置。
背景技术
功率半导体模块通常包括至少一个衬底。衬底可以布置在基板上。包括多个半导体部件(例如,并联、半桥或任何其他配置中的两个二极管、MOSFET、JFET、HEMT、IGBT或任何其他适当的可控半导体元件)的半导体装置通常布置在至少一个衬底中的至少一个上。每个衬底通常包括衬底层(例如,陶瓷层)、沉积在衬底层的第一侧上的第一金属化层和沉积在衬底层的第二侧上的第二金属化层。可控半导体部件例如安装在第一金属化层上。第一金属化层可以是结构化层,而第二金属化层通常是连续层。第二金属化层可以附接到基板。
由可控半导体部件产生的热量通过衬底并且进一步通过(可选的)基板消散到热沉。导热层通常布置在衬底和热沉之间(在无基板模块中)或布置在基板和热沉之间(在包括基板的模块中),以有效地传导热量离开衬底。需要导热层具有足够的导热特性(例如,高热导率)。同时,需要导热层将功率半导体模块永久地安装到热沉(例如,以在功率半导体模块与热沉之间形成牢固的物质-物质接合)。
需要一种改进的功率半导体模块,其提供功率半导体模块与热沉之间的改进的热导率,并且需要一种用于制造该功率半导体模块的方法。
发明内容
一种功率半导体模块装置包括功率半导体模块,其中,所述功率半导体模块包括用于承载至少一个半导体主体的衬底,以及布置在功率半导体模块的下表面上的导热层,其中,功率半导体模块的下表面是被配置为安装到热沉的表面,并且其中,所述导热层由金属的非共晶材料构成,所述金属的非共晶材料在低于第一阈值温度的温度下是固体,在高于第一阈值温度且低于第二阈值温度的温度下是粘性的,并且在高于第二阈值温度的温度下是流体。
一种用于生产功率半导体模块装置的方法包括在功率半导体模块的下表面上形成导热层,其中,所述功率半导体模块包括用于承载至少一个半导体主体的衬底,功率半导体模块的下表面是被配置为安装到热沉的表面,并且所述导热层由金属的非共晶材料构成,所述金属的非共晶材料在低于第一阈值温度的温度下是固体,在高于第一阈值温度且低于第二阈值温度的温度下是粘性的,并且在高于第二阈值温度的温度下是流体。
参考以下附图和描述可以更好地理解本发明。附图中的部件不一定按比例绘制,而是将重点放在说明本发明的原理上。此外,在附图中,相同的附图标记在全部不同视图中表示对应的部分。
附图说明
图1示意性地示出了根据一个示例的功率半导体模块的截面图。
图2示意性地示出了根据另一示例的功率半导体模块的截面图。
图3示意性地示出了在功率半导体模块上形成热界面层的方法步骤。
图4示意性地示出了具有热界面层和保护箔的示例性半导体模块。
图5示意性地示出了在热沉上布置其上形成有热界面层的功率半导体模块的方法步骤。
具体实施方式
在以下具体实施方式中,参考了附图。附图示出了可以实施本发明的具体示例。应当理解,除非另有明确说明,否则关于各种示例描述的特征和原理可以彼此组合。在说明书以及权利要求书中,将某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应被理解为列举性的。相反,这样的命名仅用于区分不同的“元件”。即,例如,“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文所述的半导体主体可以由(掺杂的)半导体材料制成,并且可以是半导体芯片或包括在半导体芯片中。半导体主体具有电连接焊盘,并且包括具有电极的至少一个半导体元件。
图1示例性地示出了包括衬底10的功率半导体模块100。衬底10包括电介质绝缘层110、附接到电介质绝缘层110的(结构化)第一金属化层111和附接到电介质绝缘层110的第二金属化层112。电介质绝缘层110设置在第一金属化层111和第二金属化层112之间。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种构成或包括以下材料中的一种:铜;铜合金;铝;铝合金;在功率半导体模块装置的工作期间保持固态的任何其他金属或合金。可选地,第一金属化层111和/或第二金属化层112可以例如由镍或银的薄层覆盖。例如,可以使用镀镍工艺或镀银工艺形成这样的层。衬底10可以是陶瓷衬底,即,其中电介质绝缘层110是陶瓷(例如,薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种构成或包括以下材料中的一种:氧化铝;氮化铝;氧化锆;氮化硅;氮化硼;或任何其他电介质陶瓷。例如,电介质绝缘层110可以由以下材料中的一种构成或包括以下材料中的一种:Al2O3、AlN或Si3N4。例如,衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底或活性金属钎焊(AMB)衬底。
通常,一个或多个半导体主体20布置在衬底10上。布置在衬底10上的每个半导体主体20可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或任何其他适当的可控半导体元件。一个或多个半导体主体20可以在衬底10上形成半导体装置。在图1中,示例性地示出了两个半导体主体20。然而,任何其他数量的半导体主体20也是可能的。
在图1所示的示例中,功率半导体模块100仅包括其上安装有半导体主体20的衬底10。通常,功率半导体模块100还包括附加部件,例如电连接和外壳或密封剂。然而,这些附加部件与本发明没有具体相关性,因此为了清楚起见,在图中省略了这些附加部件。功率半导体模块100(在图1的示例中,其上安装有半导体主体20的衬底10)附接到热沉30,其中衬底10的第二金属化层112布置在电介质绝缘层110与热沉30之间。导热层40(热界面材料TIM)布置在第二金属化层112与热沉30之间,并且被配置为在衬底10与热沉30之间形成牢固的物质-物质接合。由半导体主体20生成的热量可以通过衬底10和导热层40消散到热沉30。这由图1中的粗箭头示例性地示出。
图1中的半导体衬底10的第二金属化层112是连续层。第一金属化层111是图1所示的装置中的结构化层。在该上下文中,“结构化层”意指第一金属化层111不是连续层,而是包括在该层的不同区段之间的凹槽。这种凹槽在图1中示意性地示出。该装置中的第一金属化层111示例性地包括四个不同的区段。不同的半导体主体20可以安装到第一金属化层111的相同或不同的区段。第一金属化层111的不同区段可以不具有电连接,或者可以使用电连接(例如,接合线/带)电连接到一个或多个其他区段。例如,仅举几个示例,电连接还可以包括连接板或导体轨道。然而,作为结构化层的第一金属化层111仅是示例。第一金属化层111也可以是连续层。根据另一示例,衬底10可以仅包括电介质绝缘层110和第一金属化层111。可以省略第二金属化层112。在这种情况下,例如,导热层40可以布置在电介质绝缘层110和热沉30之间。
在图1所示的示例中,衬底10本身形成功率半导体模块100的底部。例如,衬底10可以布置在外壳中或者可以模制在壳体(图1中未具体示出)中,并且可以形成外壳或壳体的底部。即,功率半导体模块100的与导热层40直接接触的下表面可以由衬底10本身提供。
根据另一示例,衬底10布置在附加基板32上。这在图2中示意性地示出。在包括基板32的装置中,基板32可以形成外壳或壳体的底部。衬底10可以布置在例如由外壳形成的腔内,或者可以由壳体包围。在一些示例中,在基板32上仅布置一个衬底10。在其他示例中,可以在单个基板32上布置一个以上的衬底10。在包括基板32的装置中,功率半导体模块100的下表面可以由基板32提供,并且导热层40(热界面材料TIM)可以布置在基板32与热沉30之间,并且可以被配置为在基板32与热沉30之间形成牢固的物质-物质接合。由半导体主体20产生的热量可以通过衬底10、基板32和导热层40消散到热沉30。这由图2中的粗箭头示例性地示出。
根据未具体示出的又一示例,功率半导体模块100包括外壳,该外壳包括侧壁、盖和底板或接地板。一个或多个衬底10可以布置在外壳中(即,在接地板上)。可选地,一个或多个衬底10可以布置在基板32上,基板32也布置在外壳内(即,在外壳的接地板上)。在这种情况下,功率半导体模块100的下表面可以由外壳的接地板提供。然而,功率半导体模块100的下表面也可以由功率半导体模块100的任何其他部件提供。
例如,由与导热层40相同的材料构成的附加导热层42可以布置在衬底10和基板32之间。然而,该附加导热层42是可选的。衬底10可以通过任何其他适当种类的连接层(例如,通过常规的焊料或烧结层)安装到基板32。
例如,基板32可以包括金属。根据一个示例,基板32包括Al和Cu中的至少一种。根据另一示例,基板32可以是包括金属基质复合物(MMC)材料(例如,AlSiC)的MMC基板。任何其他适当的材料都是可能的。基板32可选地也可以由例如镍或银的薄层覆盖。例如,可以使用镀镍工艺或镀银工艺形成这样的层。
导热层40是金属层。即,包含在导热层40中的至少一种材料是金属。根据一个示例,导热层40还是非腐蚀性且无毒的层。导热层40是非共晶的。即,导热层40在低于第一阈值温度的温度下是固体。在高于第一阈值温度且低于高于第一阈值温度的第二阈值温度的温度范围内,导热层40是粘性的。即,在第一阈值温度和第二阈值温度之间的温度范围内,导热层40具有半液体或蜡状稠度。导热层40在高于第二阈值温度的温度下变成流体。例如,第一阈值温度可以在80℃和125℃之间,并且第二阈值温度可以在140℃和180℃之间。
由第一阈值温度和第二阈值温度限定的温度范围可以基本上对应于在功率半导体模块100的工作期间可能发生的温度范围。即,当使功率半导体模块100工作时,导热层40是粘性的。以这种方式,导热层40的材料可以可靠地填充直接邻接的表面的任何间隙或不均匀性。即,导热层40充当在功率半导体模块100的下表面与热沉30之间具有理想金属间声子耦合的间隙填充物。因此,如本文所述的导热层40减少或甚至解决了常规功率半导体模块100的任何热瓶颈。根据一个示例,导热层40在81℃(第一阈值温度)与160℃(第二阈值温度)之间的温度下具有粘性稠度。在许多情况下,该温度范围基本上对应于在功率半导体模块100的工作期间可能发生的温度范围。
由在低于第一阈值温度的温度下是固体、在高于第一阈值温度且低于第二阈值温度的温度下是粘性的且在高于第二阈值温度的温度下是流体的金属的非共晶材料构成的导热层40的一个示例是包括锡的导热层40。例如,导热层40可以包括50重量%与55重量%之间的锡。包括50重量%与55重量%之间的锡的层在低于81℃的温度下是固体,在81℃与160℃之间的温度下是粘性的,并且在高于160℃的温度下是流体。即,包括50重量%与55重量%之间的锡的导热层40在功率半导体模块100的整个工作范围内是粘性的。除了锡之外,导热层40还可以例如由铟和铋构成,其中导热层40中铟与铋之间的重量比可以为3:2。例如,当导热层包括50重量%的锡时,其还可以包括30重量%的铟和20重量%的铋。由上述量的三种材料构成的这种In-Bi-Sn层40满足根据本申请的导热层40的所有要求。然而,其他材料(金属合金)也是可能的,其也满足如本文所述的所有要求。其他可能的合金可以包括例如:
从上面给出的表中可以看出,导热层40可以由合金构成,该合金包括大于10重量%的锡和小于90重量%的选自由铟、铋、锑、银和铅组成的组的附加金属。根据一个示例,导热层40没有(不含)镓或任何有机成分。
在低于第一阈值温度的温度下(例如,在室温下)为固体的导热层40的材料允许例如在运输期间容易地处理其上附接有导热层40的功率半导体模块100。第一阈值温度和第二阈值温度通常由导热层40的特定组成限定。取决于导热层40中的材料和它们的具体量,不同的组成在不同的温度下可能变成粘性的(第一阈值温度)并且最终变成液体(第二阈值温度)。即,可以为在功率半导体模块100的工作期间具有特定温度范围的应用选择适当的组成,使得第一阈值温度和第二阈值温度基本上对应于在工作期间出现的温度范围的边界。当从室温加热到功率半导体模块100的工作温度时,最终的导热层40可以经历从固体到粘性或从固体到液体的至少一个相变。
导热层40可以借助于不同的替代工艺形成在功率半导体模块100的下表面上或附接到功率半导体模块100的下表面。图3非常一般地示出了在功率半导体模块100的下表面上形成导热层40或者将导热层40施加/附接到功率半导体模块100的下表面的方法步骤。例如,导热层40可以在垂直方向y上具有50μm至200μm或50μm至500μm的厚度,其中垂直方向y是垂直于功率半导体模块100的下表面的方向。
根据一个示例,功率半导体模块100可以在导热层40形成在其上/附接到其上之前被完全组装。即,在功率半导体模块100的组装期间执行的可能需要向功率半导体模块100施加热量的所有步骤可以在导热层40尚未形成在其上/附接到其上时执行。如上所述,功率半导体模块100可以是包括基板32的功率半导体模块,或者可以是无基板的功率半导体模块。
根据一个示例,导热层40可以单独作为箔或板制造。可以在低于第一阈值温度的温度下(例如,在室温下)容易地对这种箔或板进行处理。预制的箔或板可以施加到功率半导体模块100的下表面。例如,箔或板可以胶合、钉置、热轧或层压在功率半导体模块100的下表面上。根据一个示例,可以在将导热层40附接到功率半导体模块100的下表面的过程期间将温度施加到导热层40。例如,施加的温度可以刚好高到足以使导热层40变得略微粘稠。以这种方式,导热层40保持其期望的形状并且仍然可以容易地对其进行处理。此外,粘性的导热层40粘附到功率半导体模块100的下表面。当温度再次降低到低于第一阈值温度的温度时,导热层40再次变成固体并且永久地附接到功率半导体模块100的下表面。可选地,当将导热层40(即,预制的箔或板)附接到功率半导体模块100的下表面时,还可以施加一定量的压力。
根据另一示例,一种可能的替代是,例如通过借助于图案分配工艺或借助于模版印刷以其固溶体状态施加导热层40的材料,直接在功率半导体模块100的下表面上形成导热层40。也可以使用其他适当的工艺来形成导热层40。材料可以作为连续层或作为多个不同子部分的图案施加在功率半导体模块100的下表面上。根据一个示例,可以在功率半导体模块100的下表面上形成以期望图案布置的多个单独的部分。即,导热层40可以是连续层或结构化层。
附接过程可以在接近或高于第一阈值温度的升高的温度下进行,利用导热层40在这些温度下的增加的可加工性。或者,附接过程之后还可以进行用于接合的热处理。使用无氧或还原气氛来防止导热层的表面氧化可能是有利的。常用的条件是氮气、真空、合成气体(N2/H2)或甲酸。
根据一个示例,形成导热层40的步骤在等于第一阈值温度的导热层的同系温度的0.9倍以上的温度下进行。
可选地,在将导热层40施加到功率半导体模块100/在功率半导体模块100上形成导热层40之后,最终的导热层40可以由保护箔44保护。以这种方式,在功率半导体模块100的运输期间并且在将功率半导体模块100安装到热沉30之前,导热层40受到很好的保护。保护箔44可以保护导热层40免受任何种类的环境影响,例如灰尘、外来颗粒或氧气。在图4中示意性地示出了由保护箔44保护的附接到功率半导体模块100的导热层40。
如果将保护箔44施加到导热层40,则可以在将功率半导体模块100安装到热沉30之前再次移除该保护箔44。功率半导体模块100可以安装到热沉30,其中导热层40布置在功率半导体模块100与热沉30之间。功率半导体模块100可以被按压到热沉30上。根据一个示例,可以在将功率半导体模块100安装到热沉30的步骤期间施加热量。以这种方式,导热层40可以变得粘稠。当该装置随后再次冷却时,导热层40将功率半导体模块100附接到热沉30。在图5中示例性地示出了将功率半导体模块100安装到热沉30的步骤。
在功率半导体模块100的后续操作期间,可以(例如,由半导体主体20)生成热量,所述热量通过导热层40传导到热沉30。导热层40被加热到第一阈值温度和第二阈值温度(典型的工作温度)之间的温度。因此,导热层40在功率半导体模块100的工作期间变得粘稠。在其粘性状态下,导热层40仍然在功率半导体模块100与热沉30之间形成牢固的物质-物质接合。然而,导热层40的材料不会从功率半导体模块100下方泄漏并且基本上保持其期望的形状。
可以在施加导热层40之前制备功率半导体模块100的下表面。可以以类似的方式制备热沉30的安装功率半导体模块100的表面。特别地,可以相应地制备与导热层40直接接触的每个表面。表面制备的主要方面可以是确保相关表面的润湿性。当金属表面与氧接触时,可以在金属表面上形成薄氧化物层。为了使金属表面具有足够的润湿性,例如,可以在其上形成导热层40之前去除这种氧化物层。例如,可以通过等离子体还原工艺去除氧化物层。或者,也可以例如用一薄层贵金属镀覆相应的表面,或使用涂覆有助熔剂层的预制件(例如,预制的箔或板)。该助熔剂层可以包括还原剂或由还原剂构成,例如,当其与金属表面接触时活化相应的金属表面。本上下文中的“活化”意指在表面上形成的氧化物层被还原为纯金属。根据另一个示例,相应的表面可以镀有由Ni(镍)、Ni-Ti(镍-钛)或任何其他适当的金属构成的扩散层。

Claims (19)

1.一种功率半导体模块装置,包括功率半导体模块(100),其中,所述功率半导体模块(100)包括:
衬底(10),用于承载至少一个半导体主体(20);以及
导热层(40),布置在所述功率半导体模块(100)的下表面上,其中,所述功率半导体模块(100)的所述下表面是被配置为安装到热沉(30)的表面,其中
所述导热层(40)由金属的非共晶材料构成,所述金属的非共晶材料在低于第一阈值温度的温度下是固体,在高于所述第一阈值温度且低于第二阈值温度的温度下是粘性的,并且在高于所述第二阈值温度的温度下是流体。
2.根据权利要求1所述的功率半导体模块装置,其中,所述衬底(10)包括电介质绝缘层(110)和附接到所述电介质绝缘层(110)的第一金属化层(111),所述第一金属化层(111)被配置为承载所述至少一个半导体主体(20)。
3.根据权利要求1或2所述的功率半导体模块装置,其中,所述功率半导体模块(100)的所述下表面由所述衬底(10)的表面形成。
4.根据权利要求1或2所述的功率半导体模块装置,其中,所述功率半导体模块(100)还包括基板(32),其中,所述衬底(10)布置在所述基板(32)的第一表面上,并且由所述基板(32)的与所述第一表面相反的第二表面形成所述功率半导体模块(100)的所述下表面。
5.根据前述权利要求中任一项所述的功率半导体模块装置,还包括热沉(30),其中,所述导热层(40)布置在所述功率半导体模块(100)与所述热沉(30)之间,并且将所述热沉(30)永久地附接到所述功率半导体模块(100)。
6.根据前述权利要求中任一项所述的功率半导体模块装置,其中,所述第一阈值温度在80℃和125℃之间。
7.根据前述权利要求中任一项所述的功率半导体模块装置,其中,所述第二阈值温度在140℃和180℃之间。
8.根据前述权利要求中任一项所述的功率半导体模块装置,其中,所述导热层(40)由金属合金构成。
9.根据前述权利要求中任一项所述的功率半导体模块装置,其中,当从室温加热到所述功率半导体模块(100)的工作温度时,所述导热层(40)经历从固体到粘性的或从固体到液体的至少一个相变。
10.根据权利要求9所述的功率半导体模块装置,其中,所述导热层(40)包括锡。
11.根据权利要求10所述的功率半导体模块装置,其中,所述导热层(40)包括在50和55重量%之间的锡。
12.根据权利要求7所述的功率半导体模块装置,其中,所述导热层(40)由合金构成,所述合金包括大于10重量%的锡和小于90重量%的选自由铟、铋、锑、银和铅组成的组的附加金属。
13.一种用于制造功率半导体模块装置的方法,所述方法包括:
在功率半导体模块(100)的下表面上形成导热层,其中
所述功率半导体模块(100)包括用于承载至少一个半导体主体(20)的衬底(10);
所述功率半导体模块(100)的所述下表面是被配置为安装到热沉(30)的表面;并且
所述导热层(40)由金属的非共晶材料构成,所述金属的非共晶材料在低于第一阈值温度的温度下是固体,在高于所述第一阈值温度且低于第二阈值温度的温度下是粘性的,并且在高于所述第二阈值温度的温度下是流体。
14.根据权利要求13所述的方法,其中,在所述功率半导体模块(100)的下表面上形成导热层(40)的步骤包括:
将所述导热层(40)形成为箔或板,并且将所述箔或板附接到所述功率半导体模块(100)的所述下表面。
15.根据权利要求14所述的方法,其中,将所述箔或板附接到所述功率半导体模块(100)的所述下表面的步骤包括将所述箔或板胶合、钉置、热轧或层压在所述功率半导体模块(100)的所述下表面上。
16.根据权利要求13所述的方法,其中,在所述功率半导体模块(100)的下表面上形成导热层(40)的步骤包括:
将所述导热层(40)的处于其固溶体状态的材料直接施加到所述功率半导体模块(100)的所述下表面。
17.根据权利要求16所述的方法,其中,借助于图案分配工艺或借助于模版印刷将所述导热层(40)的材料施加到所述功率半导体模块(100)的所述下表面。
18.根据权利要求13-16中任一项所述的方法,其中,形成导热层(40)的步骤在等于所述第一阈值温度的同系温度的0.9倍以上的温度下进行。
19.根据权利要求13-16中任一项所述的方法,其中,形成导热层(40)的步骤在无氧或氧还原气氛下执行。
CN202310545436.8A 2022-05-16 2023-05-15 功率半导体模块装置及其制造方法 Pending CN117080176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22173452.8 2022-05-16
EP22173452.8A EP4280269A1 (en) 2022-05-16 2022-05-16 Power semiconductor module arrangement and method for producing the same

Publications (1)

Publication Number Publication Date
CN117080176A true CN117080176A (zh) 2023-11-17

Family

ID=81654989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310545436.8A Pending CN117080176A (zh) 2022-05-16 2023-05-15 功率半导体模块装置及其制造方法

Country Status (3)

Country Link
US (1) US20230369166A1 (zh)
EP (1) EP4280269A1 (zh)
CN (1) CN117080176A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5936407B2 (ja) * 2012-03-26 2016-06-22 株式会社日立製作所 パワーモジュール製造方法
US9005330B2 (en) * 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
JP6249829B2 (ja) * 2014-03-10 2017-12-20 三菱電機株式会社 半導体装置およびその製造方法
JP6320331B2 (ja) * 2015-03-16 2018-05-09 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
EP4280269A1 (en) 2023-11-22
US20230369166A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN101752326B (zh) 具有隔离的散热件的半导体芯片封装件及其制造方法
US8963321B2 (en) Semiconductor device including cladded base plate
US4556899A (en) Insulated type semiconductor devices
KR101204187B1 (ko) 소성 접합을 이용한 파워 모듈 및 그 제조 방법
US20080026508A1 (en) Integrated Circuit Device Incorporating Metallurgical Bond to Enhance Thermal Conduction to a Heat Sink
US7682875B2 (en) Method for fabricating a module including a sintered joint
EP3276657B1 (en) Cooler, power semiconductor module arrangement having a cooler, and method for producing the same
KR20200135378A (ko) 전자 부품 실장 모듈
KR102588854B1 (ko) 파워모듈 및 그 제조방법
CN114975341A (zh) 功率电子载体
CN117043931A (zh) 电源模块及其制造方法
CN117080176A (zh) 功率半导体模块装置及其制造方法
JP2003092383A (ja) パワー半導体装置およびそのヒートシンク
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
EP4300571A1 (en) Power semiconductor module arrangement and method for forming the same
US11887961B2 (en) Semiconductor device, semiconductor arrangement and method for producing the same
US20250259923A1 (en) Power semiconductor module arrangement and method for producing the same
JPH08222670A (ja) 半導体素子搭載用パッケージ
US20250372569A1 (en) Semiconductor apparatus, manufacturing methods, and electrical systems
EP3457434A1 (en) Semiconductor substrate for a power semiconductor module arrangement and method for producing the same
TWI745572B (zh) 電子零件安裝模組
JPS62781B2 (zh)
EP3624182B1 (en) Power semiconductor module arrangement, substrate arrangement, and method for producing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination