CN117055676A - 高阶补偿的带隙基准电压源 - Google Patents
高阶补偿的带隙基准电压源 Download PDFInfo
- Publication number
- CN117055676A CN117055676A CN202311221310.1A CN202311221310A CN117055676A CN 117055676 A CN117055676 A CN 117055676A CN 202311221310 A CN202311221310 A CN 202311221310A CN 117055676 A CN117055676 A CN 117055676A
- Authority
- CN
- China
- Prior art keywords
- resistor
- voltage
- tube
- source
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
高阶补偿的带隙基准电压源，涉及电子技术，本发明包括带隙基准源电路，带隙基准源电路包括压控电流源和运放电路，压控电流源通过环路电阻连接第二参考点B，第二参考点B连接运放电路的正性支路和负性支路，运放电路的正性支路具有正温度系数电压端(VCM)；其特征在于，还包括补偿电路，所述补偿电路的第一输出端接压控电流源的输出端，所述环路电阻包括串联的第一电阻(R1)和第二电阻(R2)，补偿电路的第二输出端接第一电阻(R1)和第二电阻(R2)的连接点。本发明直观性更好，更有利于工程校准，使得实际温漂特性与理论温调特性符合的更好，降低了对工艺的依赖性。
Description
技术领域
本发明涉及电子技术，特别涉及集成电路技术。
背景技术
带隙基准是模拟电路中非常重要的模块，为AD/DA芯片转换提供参考电压，带隙基准的温漂系数直接影响AD/DA转换精度。对于传统的带隙基准来说只有一阶补偿，如CN201310030518.5专利中所著带隙基准为一阶补偿的带隙基准，对于高精度应用不能够满足需求。
发明内容
本发明所要解决的技术问题是，提供一种结构简单、便于校准的高阶补偿带隙基准电压源，实现温漂系数的高阶校准。
本发明解决所述技术问题采用的技术方案是，高阶补偿的带隙基准电压源，包括带隙基准源电路，带隙基准源电路包括压控电流源和运算放大器电路，压控电流源通过环路电阻连接第二参考点B，第二参考点B连接运算放大器电路的正性支路和负性支路，运算放大器电路的正性支路具有正温度系数电压端(VCM)；
还包括补偿电路，所述补偿电路的第一输出端接压控电流源的输出端，所述环路电阻包括串联的第一电阻(R1)和第二电阻(R2)，补偿电路的第二输出端接第一电阻(R1)和第二电阻(R2)的连接点。
进一步的，所述补偿电路包括分压电阻串、第一电流比较器、第二电流比较器和电流镜，
第一电流比较器包括第三PNP管(Q3)和第四PNP管(Q4)，第三PNP管(Q3)和第四PNP管(Q4)的发射极连接第一电流源(I1)，第三PNP管(Q3)的基极接第一分压点(E)，集电极接第七参考点；第四PNP管(Q4)的基极接正温度系数电压端(VCM)，集电极接地；
第二电流比较器包括第五PNP管(Q5)和第六PNP管(Q6)，第五PNP管(Q5)和第六PNP管(Q6)的发射极连接第二电流源((I2))，第六PNP管(Q6)的基极接第二分压点(F)，集电极接地；第五PNP管(Q5)的基极接正温度系数电压端VCM，集电极接第七参考点(G)；
电流镜包括第一NMOS管(QN1)和第二NMOS管(QN2)，第二NMOS管(QN2)的栅极和漏极接第七参考点(G)，源极接地；第一NMOS管(QN1)的栅极接第七参考点，源极接地，漏极接第一电阻和第二电阻的连接点；
分压电阻串由串联的第六电阻((R6))、第七电阻(R7)和第八电阻(R8)组成，第六电阻((R6))设置于压控电流源的输出端和第一分压点(E)之间，第七电阻(R7)设置于第一分压点(E)和第二分压点(F)之间，第八电阻(R8)设置于第二分压点(F)和地之间。
所述运算放大器电路包括：
负性支路，由第三电阻(R3)和第一NPN管(Q1)组成，第一NPN管(Q1)的集电极和基极通过第三电阻(R3)接第二参考点(B)，发射极接地；
正性支路，由第四电阻(R4)和第二NPN管(Q2)组成，第二NPN管(Q2)的集电极通过第四电阻(R4)接第二参考点(B)，发射极接正温度系数电压端(VCM)，基极接第一NPN管(Q1)的基极，发射极还通过第五电阻(R5)接地；
运算放大器，其负性输入端接第一NPN管(Q1)的集电极，正性输入端接第二NPN管(Q2)的集电极，输出端接压控电流源的控制端。
所述压控电流源为PMOS管(QP1)。
本发明的有益效果是，通过产生一个开口向上的抛物线型温度曲线，与一阶补偿基准温漂曲线进行叠加，产生具有三个极点的W型最优化温漂曲线，达到温漂最小化效果。与现有的高阶补偿技术相比较，本发明直观性更好，更有利于工程校准，使得实际温漂特性与理论温调特性符合的更好，降低了对工艺的依赖性。
附图说明
图1是本发明的电路图。
图2是传统温漂曲线图。
图3是正温系数共模电压与零温系数基准电压比较图。
图4是全温区范围内补偿电流温漂图。
图5是补偿后基准输出温漂曲线图。
具体实施方式
参见图1，高阶补偿的带隙基准电压源，包括带隙基准源电路，带隙基准源电路包括压控电流源和运算放大器电路，压控电流源通过环路电阻连接第二参考点B，第二参考点B连接运算放大器电路的正性支路和负性支路，运算放大器电路的正性支路具有正温度系数电压端(VCM)；
还包括补偿电路，所述补偿电路的第一输出端接压控电流源的输出端，所述环路电阻包括串联的第一电阻(R1)和第二电阻(R2)，补偿电路的第二输出端接第一电阻(R1)和第二电阻(R2)的连接点。
所述补偿电路包括分压电阻串、第一电流比较器、第二电流比较器和电流镜，
第一电流比较器包括第三PNP管(Q3)和第四PNP管(Q4)，第三PNP管(Q3)和第四PNP管(Q4)的发射极连接第一电流源(I1)，第三PNP管(Q3)的基极接第一分压点(E)，集电极接第七参考点；第四PNP管(Q4)的基极接正温度系数电压端(VCM)，集电极接地；
第二电流比较器包括第五PNP管(Q5)和第六PNP管(Q6)，第五PNP管(Q5)和第六PNP管(Q6)的发射极连接第二电流源((I2))，第六PNP管(Q6)的基极接第二分压点(F)，集电极接地；第五PNP管(Q5)的基极接正温度系数电压端VCM，集电极接第七参考点(G)；
电流镜包括第一NMOS管(QN1)和第二NMOS管(QN2)，第二NMOS管(QN2)的栅极和漏极接第七参考点(G)，源极接地；第一NMOS管(QN1)的栅极接第七参考点，源极接地，漏极接第一电阻和第二电阻的连接点；
分压电阻串由串联的第六电阻((R6))、第七电阻(R7)和第八电阻(R8)组成，第六电阻((R6))设置于压控电流源的输出端和第一分压点(E)之间，第七电阻(R7)设置于第一分压点(E)和第二分压点(F)之间，第八电阻(R8)设置于第二分压点(F)和地之间。
所述运算放大器电路包括：
负性支路，由第三电阻(R3)和第一NPN管(Q1)组成，第一NPN管(Q1)的集电极和基极通过第三电阻(R3)接第二参考点(B)，发射极接地；
正性支路，由第四电阻(R4)和第二NPN管(Q2)组成，第二NPN管(Q2)的集电极通过第四电阻(R4)接第二参考点(B)，发射极接正温度系数电压端(VCM)，基极接第一NPN管(Q1)的基极，发射极还通过第五电阻(R5)接地；
运算放大器，其负性输入端接第一NPN管(Q1)的集电极，正性输入端接第二NPN管(Q2)的集电极，输出端接压控电流源的控制端。
所述压控电流源为PMOS管(QP1)。
为便于结合附图理解本发明，下文以附图标记代表对应器件，例如，以“Q1”代表“第一NPN管(Q1)”。
图1左侧的带隙基准源电路包括QP1、R1、R2、R3、R4、R5、Q1、Q2和运算放大器AMP1。运算放大器AMP1通过反馈将C点与D点嵌位相等，流过R3和R4的电流相同，由此可知：
其中q为电子电荷，k为玻尔兹曼常数、T为热力学温度。
VBE1-VBE2＝VT lnN，即三极管Q1和Q2基极-发射极电压压差，其中N为Q2和Q1发射极面积的比值。
电阻R3＝R4，不带温度高阶补偿的基准输出如下：
通过调整R1、R2、R4、R5和合适的比例N，可以得到图2的温度扫描曲线。
VREF输出随着温度变化而变化，呈现开口向下的抛物线曲线，全温区范围内只有一个极点，没有实现全温区范围内温漂最小化。在此曲线基础上增加一个开口向上的抛物线，做为VREF输出补偿量，可以实现全温区范围内W型曲线，并且具有三个极点，实现温漂最小化。
图1中右半部分为高阶温度补偿部分，通过分压电阻R6、R7、R8从VREF处得到两个零温度系数的电压VE、VF，分别输入到PNP型三极管Q3和Q6基极。从电阻R5处取正温度系数电压VCM，VCM做为公共端给PNP型三极管Q4和Q5基极输入。如图3所示。
电流源I1作为输入对Q3、Q4的偏置电流，电流源I2作为输入对Q5、Q6的偏置电流，流过Q3集电极
在低温区，Q3几乎没有电流流过，I1电流经过Q4几乎全部流入地，随着温度升高，通过Q3流入QN2的电流逐渐增加，通过Q4流入地的电流逐渐减小，最终I1电流几乎全部经过Q3流入QN2，如图4所示。
在低温区，Q6几乎没有电流流过，I2电流经过Q5几乎全部流入QN2，随着温度升高，通过Q6流入地的电流逐渐增加，通过Q5流入QN2的电流逐渐减小，最终I2电流几乎全部经过Q6流入地，如图4所示。
QN2的电流是IQ3和IQ5电流之和，合理设置R6、R7、R8、I1、I2的值(具体取值可通过计算仿真确定)，IQN2在低温区和高温区有较大电流，在中间温区电流很小。QN2中电流经过镜像管QN1加入到A节点，补偿电流IQN1流过电阻R1叠加到原有带隙基准输出，IQN1补偿电流在R1上产生的压降呈现开口向上的抛物线，能够抵消原带隙基准开口向上抛物线的高阶部分，从而实现温度补偿效果，如图5所示。
Claims (4)
1.高阶补偿的带隙基准电压源，包括带隙基准源电路，带隙基准源电路包括压控电流源和运放电路，压控电流源通过环路电阻连接第二参考点B，第二参考点B连接运放电路的正性支路和负性支路，运放电路的正性支路具有正温度系数电压端(VCM)；
其特征在于，
还包括补偿电路，所述补偿电路的第一输出端接压控电流源的输出端，所述环路电阻包括串联的第一电阻(R1)和第二电阻(R2)，补偿电路的第二输出端接第一电阻(R1)和第二电阻(R2)的连接点。
2.如权利要求1所述的高阶补偿的带隙基准电压源，其特征在于，所述补偿电路包括分压电阻串、第一电流比较器、第二电流比较器和电流镜，
第一电流比较器包括第三PNP管(Q3)和第四PNP管(Q4)，第三PNP管(Q3)和第四PNP管(Q4)的发射极连接第一电流源(I1)，第三PNP管(Q3)的基极接第一分压点(E)，集电极接第七参考点；第四PNP管(Q4)的基极接正温度系数电压端(VCM)，集电极接地；
第二电流比较器包括第五PNP管(Q5)和第六PNP管(Q6)，第五PNP管(Q5)和第六PNP管(Q6)的发射极连接第二电流源((I2))，第六PNP管(Q6)的基极接第二分压点(F)，集电极接地；第五PNP管(Q5)的基极接正温度系数电压端VCM，集电极接第七参考点(G)；
电流镜包括第一NMOS管(QN1)和第二NMOS管(QN2)，第二NMOS管(QN2)的栅极和漏极接第七参考点(G)，源极接地；第一NMOS管(QN1)的栅极接第七参考点，源极接地，漏极接第一电阻和第二电阻的连接点；
分压电阻串由串联的第六电阻((R6))、第七电阻(R7)和第八电阻(R8)组成，第六电阻((R6))设置于压控电流源的输出端和第一分压点(E)之间，第七电阻(R7)设置于第一分压点(E)和第二分压点(F)之间，第八电阻(R8)设置于第二分压点(F)和地之间。
3.如权利要求1所述的高阶补偿的带隙基准电压源，其特征在于，所述运放电路包括：
负性支路，由第三电阻(R3)和第一NPN管(Q1)组成，第一NPN管(Q1)的集电极和基极通过第三电阻(R3)接第二参考点(B)，发射极接地；
正性支路，由第四电阻(R4)和第二NPN管(Q2)组成，第二NPN管(Q2)的集电极通过第四电阻(R4)接第二参考点(B)，发射极接正温度系数电压端(VCM)，基极接第一NPN管(Q1)的基极，发射极还通过第五电阻(R5)接地；
运算放大器，其负性输入端接第一NPN管(Q1)的集电极，正性输入端接第二NPN管(Q2)的集电极，输出端接压控电流源的控制端。
4.如权利要求1所述的高阶补偿的带隙基准电压源，其特征在于，所述压控电流源为PMOS管(QP1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221310.1A CN117055676A (zh) | 2023-09-20 | 2023-09-20 | 高阶补偿的带隙基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221310.1A CN117055676A (zh) | 2023-09-20 | 2023-09-20 | 高阶补偿的带隙基准电压源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117055676A true CN117055676A (zh) | 2023-11-14 |
Family
ID=88657422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311221310.1A Pending CN117055676A (zh) | 2023-09-20 | 2023-09-20 | 高阶补偿的带隙基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117055676A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119717990A (zh) * | 2024-12-26 | 2025-03-28 | 西安电子科技大学 | 一种可修调的高阶补偿带隙基准电路 |
| CN120066187A (zh) * | 2025-02-20 | 2025-05-30 | 清华大学 | 带隙基准电压源电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130033305A1 (en) * | 2011-08-02 | 2013-02-07 | Renesas Electronics Corporation | Reference voltage generating circuit |
| US20130249527A1 (en) * | 2010-02-12 | 2013-09-26 | Texas Instruments Incorporated | Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage |
| CN104199509A (zh) * | 2014-09-17 | 2014-12-10 | 电子科技大学 | 一种用于带隙基准源的温度补偿电路 |
| CN105320199A (zh) * | 2014-07-10 | 2016-02-10 | 广州市力驰微电子科技有限公司 | 一种具有高阶补偿的基准电压源 |
| CN108052150A (zh) * | 2017-12-14 | 2018-05-18 | 上海艾为电子技术股份有限公司 | 一种带高阶曲率补偿的带隙基准电压源 |
-
2023
- 2023-09-20 CN CN202311221310.1A patent/CN117055676A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130249527A1 (en) * | 2010-02-12 | 2013-09-26 | Texas Instruments Incorporated | Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage |
| US20130033305A1 (en) * | 2011-08-02 | 2013-02-07 | Renesas Electronics Corporation | Reference voltage generating circuit |
| CN105320199A (zh) * | 2014-07-10 | 2016-02-10 | 广州市力驰微电子科技有限公司 | 一种具有高阶补偿的基准电压源 |
| CN104199509A (zh) * | 2014-09-17 | 2014-12-10 | 电子科技大学 | 一种用于带隙基准源的温度补偿电路 |
| CN108052150A (zh) * | 2017-12-14 | 2018-05-18 | 上海艾为电子技术股份有限公司 | 一种带高阶曲率补偿的带隙基准电压源 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119717990A (zh) * | 2024-12-26 | 2025-03-28 | 西安电子科技大学 | 一种可修调的高阶补偿带隙基准电路 |
| CN120066187A (zh) * | 2025-02-20 | 2025-05-30 | 清华大学 | 带隙基准电压源电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112987836B (zh) | 一种高性能的带隙基准电路 | |
| CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
| WO2023097857A1 (zh) | 带隙基准电压电路及带隙基准电压的补偿方法 | |
| CN110794913B (zh) | 一种采用负反馈箝位技术的带隙基准电路 | |
| CN101101492A (zh) | 一种分段线性补偿的cmos带隙基准电压源 | |
| CN105786077B (zh) | 一种无运放高阶温漂补偿的带隙基准电路 | |
| CN104965556B (zh) | 带隙基准电压电路 | |
| CN115877907B (zh) | 一种带隙基准源电路 | |
| CN114661087B (zh) | 一种带偏置电流匹配的基准电压源 | |
| CN107390771A (zh) | 同时产生多种温度特性参考电流的带隙基准参考源电路 | |
| CN101105699A (zh) | 输出电压可调节的带隙基准电压电路 | |
| CN117055676A (zh) | 高阶补偿的带隙基准电压源 | |
| CN112034923B (zh) | 一种二阶曲率温度补偿带隙基准电路 | |
| CN107992146A (zh) | 一种无运放带隙基准电路 | |
| CN108646845B (zh) | 基准电压电路 | |
| CN115562427A (zh) | 一种分段补偿低温度系数的带隙基准电路 | |
| WO2022087812A1 (zh) | 带隙基准电路以及集成电路 | |
| CN112230703A (zh) | 一种基于钳位技术的高精度带隙基准电流源 | |
| CN111061329A (zh) | 一种高环路增益双环负反馈的带隙基准电路 | |
| CN114489222A (zh) | 一种用于电源芯片的带隙基准电路 | |
| CN109343641A (zh) | 一种高精度的电流基准电路 | |
| CN110989758B (zh) | 一种带高阶补偿电路的基准源电路结构 | |
| CN115857610A (zh) | 一种宽范围带隙基准电压源 | |
| CN116755503B (zh) | 一种对工艺变化免疫的曲率补偿方法及电路 | |
| CN119126908A (zh) | 带隙基准电路、基准电压源和基准电压生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 610000, 2nd Floor, Block A, Building 7, No. 200 Tianfu Fifth Street, Chengdu High tech Zone, China (Sichuan) Pilot Free Trade Zone, Chengdu, Sichuan Province Applicant after: Chengdu Mingxin Semiconductor Technology Co.,Ltd. Address before: 9/F, Building A1, Jiulonghu International Enterprise Headquarters Park, No. 19 Suyuan Avenue, Jiangning District, Nanjing City, Jiangsu Province, 211122 Applicant before: Nanjing Mingxin Semiconductor Technology Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |