CN116996036A - 一种硅基mems射频滤波器及其制备方法 - Google Patents
一种硅基mems射频滤波器及其制备方法 Download PDFInfo
- Publication number
- CN116996036A CN116996036A CN202311026320.XA CN202311026320A CN116996036A CN 116996036 A CN116996036 A CN 116996036A CN 202311026320 A CN202311026320 A CN 202311026320A CN 116996036 A CN116996036 A CN 116996036A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- silicon
- wafer
- copper
- gold film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 240
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 239
- 239000010703 silicon Substances 0.000 title claims abstract description 239
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000010931 gold Substances 0.000 claims abstract description 90
- 229910052737 gold Inorganic materials 0.000 claims abstract description 90
- 229910052802 copper Inorganic materials 0.000 claims abstract description 87
- 239000010949 copper Substances 0.000 claims abstract description 87
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 86
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000009713 electroplating Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 230
- 239000007787 solid Substances 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 15
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000007731 hot pressing Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 28
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000005459 micromachining Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
- H03H3/0076—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks for obtaining desired frequency or temperature coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/46—Filters
- H03H9/462—Microelectro-mechanical filters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Micromachines (AREA)
Abstract
本发明公开了一种硅基MEMS射频滤波器及其制备方法，采用电镀沉积铜的方式对滤波器通孔侧壁进行表面金属化处理，改善了MEMS滤波器通孔侧壁沉积金膜的工序，避免了在通孔侧壁制备种子层使用昂贵的金靶材以及深孔电镀金等非常规工艺流程，采用成熟的、在工业界广泛使用的电镀铜工艺，降低了MEMS滤波器的工艺难度和生产成本，无需专有的工艺线，能在大多数常规的MEMS微纳加工平台生产硅基MEMS射频滤波器。
Description
技术领域
本发明涉及射频无源器件技术领域，尤其滤波器技术领域，具体涉及一种硅基MEMS射频滤波器及其制备方法。
背景技术
滤波器广泛应用于通讯、雷达等电子系统中。作为电子系统的关键元件，传统的金属腔体、陶瓷腔体滤波器无法满足系统对小型化的要求。基于LTCC和陶瓷基板的微带滤波器具有相对较小体积，但其加工一致性较差，无法满足滤波器在大规模应用场景的一致性要求。
近些年MEMS微加工技术逐步成熟。MEMS微机械加工技术继承了集成电路制造技术的优点，例如高精度、批量化、低成本等。MEMS微加工技术借助光刻、DRIE（深反应离子刻蚀）和晶圆键合工艺等，可在硅晶圆上制作精细的腔体以及通孔结构，其加工精度可达到微米量级。因此，基于MEMS工艺制备的硅基滤波器具有体积小、一致性高和免调试等诸多优点。
硅基MEMS滤波器的关键制备工艺包含通孔的制备和通孔的金属化等步骤，其中金属化通孔的作用是实现通孔所在硅片两面金属膜图案的电连接。目前，针对硅基MEMS射频滤波器，普遍通孔的金属化方法是在通孔侧壁覆盖金膜来实现。该方法需要采用磁控溅射的方式在通孔侧壁覆盖金种子层，溅射过程中金的浪费较大；然后采用电镀金的方法在通孔侧壁沉积金膜，这种深孔电镀金工艺尚不属于工业界的常规工艺制程。因此，目前通孔侧壁覆盖金膜的通孔金属化工艺方案增加了硅基MEMS滤波器的制备难度和生产成本。
发明内容
为解决现有硅基MEMS射频滤波器通孔金属化工艺方案面临的制备难度大和生产成本高的技术问题，本发明提出了一种硅基MEMS射频滤波器及其制备方法。
第一方面，一种硅基MEMS射频滤波器的制备方法，包括以下步骤：
S1：在第一硅片的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
S2：于所述第一硅片的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层；
S3：于所述第一硅片的正面通过电镀沉积铜并填充盲孔形成铜柱；
S4：于所述第一硅片的正面通过化学机械抛光完全去除表面的铜膜；
S5：于所述第一硅片的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
S6：于所述第一硅片的背面通过光刻和电镀工艺制备基于金膜的微带图案。
进一步，所述铜柱靠近所述第一硅片的正面的一段为空心结构，所述铜柱靠近所述第一硅片的背面的一段为实心结构。
进一步，所述第一硅片减薄后的厚度范围在300~500微米，所述铜柱的实心段高度小于等于200微米。
进一步，还包括步骤S7：于所述第一硅片的正面覆盖一层金膜，并根据需要在金膜上制备图案，所述硅片正面和背面金膜的厚度范围是2~10微米。
进一步，还包括以下步骤：
将所述步骤S1到S6同样施加于第二硅片，将所述第一硅片的背面与第二硅片的背面通过热压实现第一硅片和第二硅片的晶圆级键合；
将键合后的晶圆正反面分别覆盖金膜，并根据需要在金膜上制备图案。
进一步，还包括以下步骤：
将所述步骤S1到S6同样施加于第二硅片、…、第N硅片，N小于等于5且N为正整数，于第三硅片、…第N硅片的正面覆盖一层金膜，并根据需要在金膜上制备图案，将所述N个硅片堆叠并进行晶圆级键合，其中第一硅片和第二硅片位于堆叠晶圆的最底层和最顶层， 将键合后的晶圆正反面分别覆盖金膜，并根据需要在金膜上制备图案。
进一步，所述第三硅片至第N硅片中的全部或部分硅片的通孔被铜柱完全填充且硅片厚度小于等于200微米。
另一方面，一种硅基MEMS射频滤波器，包括第一硅片以及第一硅片上的通孔，通孔内设置铜柱；所述第一硅片上表面即晶圆减薄面，设置有第一金膜进行覆盖，第一硅片下表面设置第二金膜进行覆盖；靠近晶圆减薄面的通孔内铜柱设置为实心结构，另一端为空心结构；所述铜柱实心结构在晶圆减薄面露出的表面覆盖第一金膜，铜柱在第一硅片下表面露出的表面以及空心结构的内壁覆盖第二金膜。
进一步，所述第一硅片厚度为300~450微米，所述设置于通孔内的孔柱实心结构厚度小于等于200微米；所述第一金膜、第二金膜的金膜厚度为2~10微米。
进一步，还包括与第一硅片具有相同特征的第二硅片、…、第N硅片，N小于等于5且N为正整数，所述N个硅片通过晶圆键合堆叠在一起形成器件。
进一步，还包括与第一硅片具有相同特征的第二硅片，第三硅片至第N硅片中的全部或部分硅片的通孔被铜柱完全填充且硅片厚度小于等于200微米，N小于等于5且N为正整数，所述N个硅片堆叠并进行晶圆级键合，其中第一硅片和第二硅片位于堆叠晶圆的最底层和最顶层。
本发明的有益效果：本发明提出的一种硅基MEMS射频滤波器及其制备方法，改善了滤波器通孔侧壁沉积金材料的工序、磁控溅射方式金材料的浪费以及深孔电镀金非常规工艺流程的问题，避免了在通孔侧壁制备种子层使用昂贵的金靶材，采用成熟的、在工业界广泛使用的电镀铜工艺，显著降低了MEMS滤波器的工艺难度和生产成本，无需专有的工艺线，能在大多数常规的MEMS微纳加工平台生产硅基MEMS射频滤波器。
附图说明
图1是本发明中一种硅基MEMS射频滤波器的制备方法流程图；
图2是本发明实施例中双层硅片堆叠的硅基MEMS射频滤波器制备流程图；
图3是本发明实施例中单层硅基MEMS射频滤波器不同形状通孔剖面结构图；
图4是本发明实施例中单层硅基MEMS射频滤波器侧面结构示意图；
图5是本发明实施例中双层硅基MEMS射频滤波器侧面结构示意图；
图6是本发明实施例中一种三层硅基MEMS射频滤波器侧面结构示意图；
图7是本发明实施例中另一种三层硅基MEMS射频滤波器侧面结构示意图；
其中，1-第一硅片， 2-第一金膜，3-第二金膜，4-铜柱，5-第二硅片，6-第三硅片，7-中实心结构铜柱，8-铜种子层，9-第一金膜金微凸点，10-通孔为实心铜柱的中间层硅片。
实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
本发明提出了一种硅基MEMS射频滤波器及其制备方法，制备方法如图1所示，包括以下步骤：
步骤S1：在第一硅片的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
步骤S2：于所述第一硅片的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层；
步骤S3：于所述第一硅片的正面通过电镀沉积铜并填充盲孔形成铜柱；
步骤S4：于所述第一硅片的正面通过化学机械抛光完全去除表面的铜膜；
步骤S5：于所述第一硅片的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
步骤S6：于所述第一硅片的背面通过光刻和电镀工艺制备基于金膜的微带图案；
由于铜与硅之间存在较大的热膨胀系数差异，为增强MEMS滤波器在极端温度工作条件的适应性，避免通孔附近的硅片破裂，在上述S3步骤中，优选的通过控制电镀沉积铜的工艺，使盲孔的底部被铜实心填充，而在盲孔的开口端呈空心结构。该空心的深度取决于减薄后硅片的厚度，优选的当硅片减薄后的厚度大于等于300微米，则通孔底部被铜填实的高度不超过200微米。这种部分空心的填充结构使得通孔内的铜金属更易发生形变，从而减小高低温下因铜与硅的热膨胀不匹配导致的应力，提高了器件可靠性。此外，由于盲孔的底部被铜填充，使得硅片背面减薄后，背面通孔处保持平坦，从而为背面制备金微带图案以及后续工艺提供了便利。例如无需采用光刻胶喷涂装置，采用常规的光刻胶旋涂方法即可在晶圆背面表覆盖光刻胶；例如硅片背面减薄后由于不存在贯穿的通孔，晶圆可以直接使用负压固定，极大方便了光刻胶旋涂、曝光、显影、机械手拾取等多个工艺操作环节。
【实施例1】
一种单层硅片结构的硅基MEMS射频滤波器，其制备方法包括以下步骤：
（S1）在第一硅片的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
（S2）于第一硅片的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层；
（S3）于第一硅片的正面通过电镀沉积铜并填充盲孔形成铜柱；
（S4）于第一硅片的正面通过化学机械抛光完全去除表面的铜膜；
（S5）于第一硅片的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
（S6）于第一硅片的背面通过光刻和电镀工艺制备基于金膜的微带图案；
（S7）于第一硅片的正面覆盖一金膜，并根据需要在金膜上制备图案。
得到的单层硅基MEMS滤波器如图4所示，铜柱靠近所述第一硅片的正面的一段为空心结构，所述铜柱靠近所述第一硅片的背面的一段为实心结构，所述铜柱的实心段的高度小于等于200微米。金膜的厚度范围是2～10微米，所述第一硅片减薄后的厚度范围在300～500微米。单层硅基MEMS滤波器上下表面分别覆盖金膜，通孔具体结构如图3所示，其中A、B、C分别表示不同电镀工艺条件下铜的形貌。为提高器件在高低温工作条件下的可靠性，在通孔尺寸较大的情况下采用具有空心结构的铜柱4。如图3所示，第一硅片1的上表面，即在晶圆减薄面，覆盖图案化的第一金膜2；第一硅片1的下表面覆盖第二金膜3。 在靠近晶圆减薄面的通孔内的铜具有实心结构，铜柱4在减薄面露出的表面被第一金膜2覆盖；铜柱4在硅片下表面露出的表面以及空心结构的内壁被第二金膜3覆盖。因此通孔内的铜由于被金膜保护，因此避免了暴露于空气被氧化。优选的金膜2和3的厚度范围是2~10微米。为保证可靠性，优选的当硅片（减薄后）的厚度范围在300~500微米，则通孔内铜柱4的实心段的高度h小于等于200微米。
【实施例2】
一种双层硅片堆叠的MEMS硅基滤波器，其制备流程如图2所示，具体包括以下步骤：
（S1）在第一硅片1的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
（S2）于所述第一硅片1的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层8；
（S3）于所述第一硅片1的正面通过电镀沉积铜并填充盲孔；
（S4）于所述第一硅片1的正面通过化学机械抛光完全去除表面的铜膜；
（S5）于所述第一硅片1的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
（S6）于所述第一硅片1的背面通过光刻和电镀工艺制备含有微带图案的第一金膜2，根据需要可以在微带上制备金的微凸点，从而提高后续晶圆键合的强度；
（S7）将上述S1到S6步骤同样施加于第二硅片5，将上述第一硅片1的背面和第二硅片5的背面通过热压实现第一硅片1和第二硅片5的晶圆级键合；
（S8）将上述键合后的晶圆的正反面分别覆盖金膜，即第一硅片的第二金膜和第二硅片的第二金膜，并根据需要在金膜上制备图案。
根据上述步骤制备得到的双层硅基MEMS射频滤波器如图5所示，硅片1 和硅片5经过处理后，背面热压进行晶圆键合形成双层堆叠结构，优选的硅片1、5的厚度为300~450微米，其通孔内铜柱实心结构4填实的高度小于等于200微米。优选的上下面表面覆盖的金膜以及晶圆键合面的金膜的厚度范围均为2~10微米，金微带结构位于两硅片之间，通孔实心结构的一端朝向键合面。
【实施例3】
一种三层的硅基MEMS射频滤波器，其制备方法包括以下步骤：
（S1）在第一硅片1的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
（S2）于所述第一硅片1的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层8；
（S3）于所述第一硅片1的正面通过电镀沉积铜并填充盲孔；
（S4）于所述第一硅片1的正面通过化学机械抛光完全去除表面的铜膜；
（S5）于所述第一硅片1的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
（S6）于所述第一硅片1的背面通过光刻和电镀工艺制备含有微带图案的第一金膜2，根据需要可以在微带上制备金的微凸点，从而提高后续晶圆键合的强度；
（S7）将上述S1到S6步骤同样施加于第二硅片5和第三硅片6，然后在第三硅片的正面覆盖图案化的金膜，再依次将第一硅片1的背面与第三硅片6背面、第三硅片6的正面和第二硅片5的背面进行热压，实现第一硅片1、第二硅片5和第三硅片6的晶圆级键合；
（S8）最后，将上述键合后的晶圆的正面和背面分别覆盖金膜，并根据需要在金膜上制备图案。
在本实施例中，制备得到的三层硅基MEMS射频滤波器硅片结构如图6所示，针对三层硅片键合在一起的结构，三层硅片的厚度均大于等于300微米，所有硅片均采用制备方法填充通孔结构，最上层与最下层硅片所含通孔铜柱实心结构一端均朝里，即朝向各自所在硅片的键合面。如图6所示，硅片1、6、5依次键合形成三层堆叠结构的硅基MEMS滤波器，其中，优选的硅片1、5、6的厚度为300~450微米，其通孔内铜柱实心结构4填实的高度小于等于200微米。优选的上下面表面覆盖的金膜以及晶圆键合面的金膜的厚度范围均为2~10微米。
【实施例4】
另一种三层的硅基MEMS射频滤波器，其制备方法包括以下步骤：
（S1）在第一硅片1的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
（S2）于所述第一硅片1的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层8；
（S3）于所述第一硅片1的正面通过电镀沉积铜并填充盲孔；
（S4）于所述第一硅片1的正面通过化学机械抛光完全去除表面的铜膜；
（S5）于所述第一硅片1的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
（S6）于所述第一硅片1的背面通过光刻和电镀工艺制备含有微带图案的第一金膜2，根据需要可以在微带上制备金的微凸点，从而提高后续晶圆键合的强度；
（S7）将上述S1到S6步骤同样施加于第二硅片、第三硅片，在本实施例中，第三硅片选取通孔为实心铜柱的中间层硅片10，中间层硅片10通孔被铜柱完全填充，依次将所述第一硅片1的背面与中间层硅片10的背面、中间层硅片10与第二硅片5背面进行热压实现晶圆键合；
（S8）将上述键合后的晶圆的正面和背面分别覆盖金膜，并根据需要在金膜上制备图案。
在本实施例中，制备得到的三层硅基MEMS射频滤波器硅片结构如图7所示，三层硅片不同硅片键合后，通孔不一定需要对齐，当最上层与最下层硅片厚度均大于等于300微米，中间层硅片厚度小于200微米，最上层与最下层硅片采用上述制备方法填充通孔结构，通孔铜柱实心结构一端朝里，中间层硅片10则采用完全填实的铜通孔结构。如图7所示，硅片1、10、5依次键合形成三层堆叠结构的硅基MEMS滤波器，其中，通孔为实心铜柱的中间层硅片10结构与硅片1、5不同，优选的硅片1、5的厚度为300~450微米，其所含通孔内的铜柱实心结构4的填实高度小于等于200微米；通孔为实心铜柱的中间层硅片10的厚度为30~150微米，其所含通孔被实心结构铜柱7完全填充。优选的上下面表面覆盖的金膜以及晶圆键合面的金膜的厚度范围均为2~10微米。
本发明主要改善背景技术中通孔侧壁沉积金材料的工序，磁控溅射方式金材料的浪费以及深孔电镀金等非常规工艺流程的问题。这些方式都增加了硅基MEMS滤波器的制备难度和生产成本。
本发明提出的制备方法避免了在通孔侧壁制备种子层使用昂贵的金靶材，且采用成熟的、在工业界广泛使用的电镀铜工艺。因此，本发明提供的制备方法显著降低了MEMS滤波器的工艺难度和生产成本。基于该制备方法，无需专有的工艺线，能在大多数常规的MEMS微纳加工平台生产硅基MEMS射频滤波器。
本发明以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (11)
1.一种硅基MEMS射频滤波器的制备方法，其特征在于，包括以下步骤：
S1：在第一硅片的正面通过光刻制备通孔的掩模图案，并通过DRIE刻蚀出盲孔；
S2：于所述第一硅片的正面通过磁控溅射使得其表面以及盲孔内壁覆盖铜种子层；
S3：于所述第一硅片的正面通过电镀沉积铜并填充盲孔形成铜柱；
S4：于所述第一硅片的正面通过化学机械抛光完全去除表面的铜膜；
S5：于所述第一硅片的背面通过研磨减薄并使得上述盲孔内的金属铜露出；
S6：于所述第一硅片的背面通过光刻和电镀工艺制备基于金膜的微带图案。
2.根据权利要求1所述的硅基MEMS射频滤波器的制备方法，其特征在于，所述铜柱靠近所述第一硅片的正面的一段为空心结构，所述铜柱靠近所述第一硅片的背面的一段为实心结构。
3.根据权利要求2所述的硅基MEMS射频滤波器的制备方法，其特征在于，所述第一硅片减薄后的厚度范围在300~500微米，所述铜柱的实心段高度小于等于200微米。
4.根据权利要求3所述的硅基MEMS射频滤波器的制备方法，其特征在于，还包括步骤S7：于所述第一硅片的正面覆盖一层金膜，并根据需要在金膜上制备图案，所述硅片正面和背面金膜的厚度范围是2~10微米。
5.根据权利要求1~3任意一项所述的硅基MEMS射频滤波器的制备方法，其特征在于，还包括以下步骤：
将所述步骤S1到S6同样施加于第二硅片，将所述第一硅片的背面与第二硅片的背面通过热压实现第一硅片和第二硅片的晶圆级键合；
将键合后的晶圆正反面分别覆盖金膜，并根据需要在金膜上制备图案。
6.根据权利要求1~3任意一项所述的硅基MEMS射频滤波器的制备方法，其特征在于，还包括以下步骤：
将所述步骤S1到S6同样施加于第二硅片、…、第N硅片，N小于等于5且N为正整数，于第三硅片、…第N硅片的正面覆盖一层金膜，并根据需要在金膜上制备图案，将所述N个硅片堆叠并进行晶圆级键合，其中第一硅片和第二硅片位于堆叠晶圆的最底层和最顶层， 将键合后的晶圆正反面分别覆盖金膜，并根据需要在金膜上制备图案。
7.根据权利要求6所述的硅基MEMS射频滤波器的制备方法，其特征在于，所述第三硅片至第N硅片中的全部或部分硅片的通孔被铜柱完全填充且硅片厚度小于等于200微米。
8.一种硅基MEMS射频滤波器，其特征在于，包括第一硅片（1）以及第一硅片（1）上的通孔，通孔内设置铜柱；所述第一硅片（1）上表面即晶圆减薄面，设置有第一金膜（2）进行覆盖，第一硅片（1）下表面设置第二金膜（3）进行覆盖；靠近晶圆减薄面的通孔内铜柱设置为实心结构（4），另一端为空心结构；所述铜柱实心结构（4）在晶圆减薄面露出的表面覆盖第一金膜（2），铜柱在第一硅片（1）下表面露出的表面以及空心结构的内壁覆盖第二金膜（3）。
9.根据权利要求8所述的一种硅基MEMS射频滤波器，其特征在于，所述第一硅片（1）厚度为300~450微米，所述设置于通孔内的孔柱实心结构（4）厚度小于等于200微米；所述第一金膜（2）、第二金膜（3）的金膜厚度为2~10微米。
10.根据权利要求8或9任意一项所述的一种硅基MEMS射频滤波器，其特征在于，还包括与第一硅片具有相同特征的第二硅片、…、第N硅片，N小于等于5且N为正整数，所述N个硅片通过晶圆键合堆叠在一起形成器件。
11.根据权利要求8或9任意一项所述的一种硅基MEMS射频滤波器，其特征在于，还包括与第一硅片具有相同特征的第二硅片，第三硅片至第N硅片中的全部或部分硅片的通孔被铜柱完全填充且硅片厚度小于等于200微米，N小于等于5且N为正整数，所述N个硅片堆叠并进行晶圆级键合，其中第一硅片和第二硅片位于堆叠晶圆的最底层和最顶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026320.XA CN116996036A (zh) | 2023-08-15 | 2023-08-15 | 一种硅基mems射频滤波器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311026320.XA CN116996036A (zh) | 2023-08-15 | 2023-08-15 | 一种硅基mems射频滤波器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116996036A true CN116996036A (zh) | 2023-11-03 |
Family
ID=88530081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311026320.XA Pending CN116996036A (zh) | 2023-08-15 | 2023-08-15 | 一种硅基mems射频滤波器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116996036A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119232103A (zh) * | 2024-09-25 | 2024-12-31 | 深圳市比创达电子科技有限公司 | 一种高性能耦合滤波器及制备方法 |
-
2023
- 2023-08-15 CN CN202311026320.XA patent/CN116996036A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119232103A (zh) * | 2024-09-25 | 2024-12-31 | 深圳市比创达电子科技有限公司 | 一种高性能耦合滤波器及制备方法 |
| CN119232103B (zh) * | 2024-09-25 | 2025-09-12 | 深圳市比创达电子科技有限公司 | 一种高性能耦合滤波器及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11406025B2 (en) | Glass wiring board, method for manufacturing the same, and semiconductor device | |
| US7851971B2 (en) | Low frequency quartz based MEMS resonators and method of fabricating the same | |
| JP5021003B2 (ja) | 高信頼性多層回路基板およびその形成方法 | |
| JP4919984B2 (ja) | 電子デバイスパッケージとその形成方法 | |
| CN102723306B (zh) | 一种利用穿硅通孔的微波多芯片封装结构及其制作方法 | |
| EP3723120A1 (en) | Wiring board, semiconductor device, and wiring board production method | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| CN101834178B (zh) | 整合型无源元件及其制造方法 | |
| CN111883433B (zh) | 一种半导体晶片封装及其形成方法 | |
| CN116996036A (zh) | 一种硅基mems射频滤波器及其制备方法 | |
| US9576882B2 (en) | Through polymer via (TPV) and method to manufacture such a via | |
| CN113299561B (zh) | 一种腔底防溢胶结构的制备方法 | |
| CN112802821B (zh) | 一种双面多层布线的铝基转接板及其制备方法 | |
| CN107359156A (zh) | 异质集成的硅基射频微系统结构及其制作方法 | |
| CN109065498A (zh) | 一种三维系统封装集成应用的硅转接板制作方法 | |
| CN110010493B (zh) | 一种互联电感的制作方法 | |
| US11862584B2 (en) | High dielectric constant carrier based packaging with enhanced WG matching for 5G and 6G applications | |
| CN110010575A (zh) | 一种栓塞互联式的tsv结构及其制作方法 | |
| CN111200062B (zh) | 一种基于纳米颗粒填充工艺的微型化电感制作方法和电感 | |
| Chao et al. | An interconnecting technology for RF MEMS heterogeneous chip integration | |
| WO2019113932A1 (zh) | 电容器的制作方法及电容器 | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 | |
| CN111477552A (zh) | 一种cmos-mems双面集成芯片及其集成方法 | |
| US12176307B2 (en) | Waveguide launcher in package based on high dielectric constant carrier | |
| CN107324273A (zh) | 一种基于lcp多层堆叠技术的mems器件的封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |