CN116936492A - 芯片封装集成天线的结构及其制造方法 - Google Patents

Abstract

本揭示内容提供一种芯片封装集成天线的结构及其制造方法，且前述结构包含一基板、至少一芯片单元、至少二导电单元、一塑封体、至少二导电结构及一天线。芯片单元与二导电单元设置于基板。塑封体包覆芯片单元与二导电单元，并具有顶面与至少二通孔。二通孔分别形成于顶面与二导电单元之间。二导电结构分别设置于二导电单元且位于二通孔。天线设置于顶面且连接二导电结构，并依序经由二导电结构、二导电单元及基板电性连接至芯片单元。借此，能将天线与芯片单元集成在同一封装中。

Description

芯片封装集成天线的结构及其制造方法

技术领域

本揭示内容是关于一种集成电路封装技术领域，特别是关于一种芯片封装集成天线的结构及其制造方法。

背景技术

随着系统级封装(System in Package，SiP)技术的兴起，芯片的系统集成度越来越高。在现有的SiP模块中，虽然已集成了大部分的电路，但是天线往往还是要单独进行装配。为了天线的装配通常需要通过印刷电路板(Printed Circuit Board，PCB)、柔性电路板(Flexure Circuit Board，FPC)或者是金属弹片进行转接，同时还要进行天线的装配。

目前采用SiP技术的产品，在集成天线的方式中可分为二方案。方案一通过弹片结构与激光直接成型(Laser Direct Structuring，LDS)天线相互连接，但却存在以下问题：塑料材料需掺杂特殊添加剂；制造流程较为复杂，例如进行化学镀，导致有潜在的环境污染问题；弹片结构需要占用较大的空间，使得天线的形状与位置受到限制，不利于器件的微型化；及弹片的连接可靠性较低，弹片氧化后，弹片与金属天线之间的电阻增大，造成信号衰减。方案二在塑封体的表面直接开孔，并于开孔中填充导电浆，然后利用真空印刷或涂覆导电胶的方式在SiP表面覆盖天线，但仍存在以下问题：对封胶层的厚度有要求，但封胶层越厚，导致锥形孔的直径越大；开孔深度较深，在开孔过程中存在排屑困难的问题；通过激光长时间灼烧器件，导致SiP内部存在热聚集的问题；及导电浆填充过程中具有孔洞的问题。由此可知，目前市场上缺乏一种能解决上述问题的集成结构及其制造方法，故相关业者均在寻求其解决方式。

发明内容

因此，本揭示内容的目的在于提供一种芯片封装集成天线的结构及其制造方法，其不仅能有效解决上述问题，还能将天线集成至SiP表面，从而实现封装天线(Antenna inPackage，AiP)技术。

依据本揭示内容的一实施方式提供一种芯片封装集成天线的结构，其包含一基板、至少一芯片单元、至少二导电单元、一塑封体、至少二导电结构以及一天线。此至少一芯片单元设置于基板。此至少二导电单元设置于基板。塑封体设置于基板并包覆此至少一芯片单元与此至少二导电单元，其中塑封体具有一顶面与至少二通孔，此至少二通孔分别形成于顶面与此至少二导电单元之间。此至少二导电结构分别设置于此至少二导电单元且位于此至少二通孔。天线设置于顶面且连接此至少二导电结构，并依序经由此至少二导电结构、此至少二导电单元及基板电性连接至此至少一芯片单元。

依据本揭示内容的另一实施方式提供一种芯片封装集成天线的结构的制造方法，其包含以下步骤：一单元设置步骤、一塑封体形成步骤、一开孔形成步骤、一导电结构设置步骤以及一天线移印步骤。单元设置步骤包含设置至少一芯片单元与至少二导电单元于一基板。塑封体形成步骤包含于基板上形成一塑封体以包覆此至少一芯片单元与此至少二导电单元，其中塑封体具有一顶面，顶面包含对位于此至少二导电单元的至少二标记区域。开孔形成步骤包含对此至少二标记区域进行一开孔工艺，以于塑封体中分别形成至少二通孔并暴露出此至少二导电单元。导电结构设置步骤包含分别设置至少二导电结构于此至少二导电单元，其中此至少二导电结构分别位于此至少二通孔。天线移印步骤包含进行一移印工艺，以于顶面上形成一天线，并连接天线于此至少二导电结构，使得天线依序经由此至少二导电结构、此至少二导电单元及基板电性连接至此至少一芯片单元。

借此，本揭示内容的芯片封装集成天线的结构及其制造方法通过于基板上预置导电单元，再利用注塑工艺进行塑封并开孔对位于导电单元的标记区域，然后通过通孔设置导电结构于导电单元上，最后在顶面及导电结构上通过移印工艺印刷天线，进而可利用导电单元及导电结构的配置来缩短先前技术中天线与基板之间的导电浆的填充路径。此外，由于通孔的长度与宽度较小，因此能解决先前技术中长时间激光热聚集的问题。

附图说明

图1绘示依照本揭示内容第一实施方式的第一实施例中芯片封装集成天线的结构的剖面图；

图2绘示依照本揭示内容第一实施方式的第一实施例中芯片封装集成天线的结构的俯视图；

图3绘示依照本揭示内容第一实施方式的第二实施例中芯片封装集成天线的结构的剖面图；

图4绘示依照本揭示内容第二实施方式中芯片封装集成天线的结构的制造方法的流程示意图；

图5A绘示依照图4第二实施方式中制造方法的单元设置步骤与塑封体形成步骤的示意图；

图5B绘示依照图4第二实施方式中制造方法的开孔形成步骤的示意图；以及

图5C绘示依照图4第二实施方式中制造方法的导电结构设置步骤与天线移印步骤的示意图。

其中，附图标记说明如下：

100，100a：芯片封装集成天线的结构

200，200a：基板

210：线路结构

211：线路层

212：顶线路层

213：绝缘层

214：导通孔

300，300a：芯片单元

310：芯片

320：连接端子

400，400a：导电单元

401：第一接触端

402：第二接触端

500，500a：塑封体

501，501a：顶面

5011：标记区域

502，502a：通孔

600，600a：导电结构

601a：表面

700，700a：天线

D1：深度

D2：长度

S0：芯片封装集成天线的结构的制造方法

S01：单元设置步骤

S02：塑封体形成步骤

S03：开孔形成步骤

S04：导电结构设置步骤

S05：天线移印步骤

具体实施方式

请一并参照图1及图2，其中图1绘示依照本揭示内容第一实施方式的第一实施例中芯片封装集成天线的结构100的剖面图；以及图2绘示依照本揭示内容第一实施方式的第一实施例中芯片封装集成天线的结构100的俯视图。如图1与图2所示，芯片封装集成天线的结构100包含基板200、至少一芯片单元300、至少二导电单元400、塑封体500、至少二导电结构600以及天线700。

基板200可为一印刷电路板(Printed Circuit Board，PCB)，并包含一线路结构210。线路结构210包含多个线路层211、顶线路层212、多个绝缘层213及多个导通孔214。顶线路层212电性连接部分的线路层211。导通孔214贯穿绝缘层213，使得不同的线路层211彼此电性连接。线路结构210的线路布局方式可依据使用者的需求而加以配置，因此本揭示内容不以此为限。

芯片单元300设置于基板200，并可通过覆晶接合(Flip Chip)的方式与基板200互相接合。芯片单元300包含芯片310以及与芯片310电性连接的多个连接端子320。所述多个连接端子320嵌入线路结构210，并电性连接线路结构210的顶线路层212中的多个线路，使得芯片310可通过连接端子320电性连接线路结构210。

二导电单元400可为一针脚(PIN脚)或一金属柱，并设置于基板200。各导电单元400可包含第一接触端401与第二接触端402，第一接触端401电性连接线路结构210。此外，二导电单元400可彼此相邻设置于基板200，但本揭示内容不以芯片单元300及二导电单元400于基板200上的配置位置为限。

塑封体500设置于基板200并包覆芯片单元300与二导电单元400。具体而言，本揭示内容是利用注塑工艺对芯片单元300与二导电单元400进行塑封，以形成塑封体500于基板200上。塑封体500具有顶面501与至少二通孔502。二通孔502分别形成于顶面501与二导电单元400之间；换句话说，二通孔502分别衔接于塑封体500的顶面501与二导电单元400的二第二接触端402之间。须说明的是，通孔502的开孔方式是在顶面501上预先标记出可对位于导电单元400的一标记区域，然后对标记区域进行一开孔工艺，即可形成通孔502。

二导电结构600分别设置于二导电单元400且位于二通孔502，即二导电结构600分别电性连接二导电单元400的二第二接触端402。详细地说，二导电结构600是由导电材料所组成。于第一实施例中，组成二导电结构600的导电材料可为一锡膏(Solder paste)，且二导电结构600可通过分别于二通孔502中进行一点胶工艺而设置于二导电单元400。前述点胶工艺可利用一气压式点胶机将压缩后空气送入胶瓶(即注射器)，将导电材料压进与活塞室相连的输送管中。当活塞处于上冲程时，活塞室中填满了导电材料；当活塞向下推进滴胶针头时，导电材料从针嘴压出。在一实施例中，本揭示内容亦可使用一机械式点胶机，并通过容积计量和马达驱动挤出导电材料而于通孔502中形成导电结构600。二导电结构600的一侧分别连接二导电单元400的二第二接触端402，二导电结构600的二另一侧凸出于塑封体500的顶面501。在其他实施例中，组成二导电结构的导电材料亦可为一导电银胶(Silverpaste)，并通过于二通孔中进行前述点胶工艺而设置于二导电单元。导电材料为导电银胶的导电结构存在外溢现象，使得导电结构会溢出通孔且覆盖通孔的周边区域。

天线700设置于塑封体500的顶面501且连接二导电结构600，并依序经由二导电结构600、二导电单元400及基板200电性连接至芯片单元300。天线700是由导电材料所组成；优选地，组成天线700的导电材料可为导电银胶。在一实施例中，天线700是以一移印(Padprint)工艺形成于顶面501及二导电结构600上。值得一提的是，由于二导电结构600的至少一者凸出于顶面501，因此可增加导电结构600与天线700的接触面积，进而提高天线700与线路结构210之间的电性耦合(Electrical coupling)的可靠性。图2的天线700的形状端看使用者的频段配置需求可对应改变，故本揭示内容不以此为限。另外，导电单元400、通孔502及导电结构600的数量均一致，但本揭示内容不以芯片单元300、导电单元400、通孔502及导电结构600的数量为限。

借此，本揭示内容的芯片封装集成天线的结构100通过于基板200上预置导电单元400，再利用注塑工艺进行塑封，并开孔对位于导电单元400的标记区域，然后通过通孔502设置导电结构600于导电单元400上，最后在顶面501及导电结构600上通过移印工艺印刷天线700，进而可利用导电单元400及导电结构600的配置来缩短先前技术中天线与基板之间的导电浆的填充路径。此外，由于通孔502的尺寸远小于先前技术中天线与基板之间的通孔的尺寸，因此能解决先前技术中长时间激光热聚集的问题。

请参照图3，其绘示依照本揭示内容第一实施方式的第二实施例中芯片封装集成天线的结构100a的剖面图。如图3所示，芯片封装集成天线的结构100a包含基板200a、至少一芯片单元300a、至少二导电单元400a、塑封体500a、至少二导电结构600a以及天线700a。第二实施例的基板200a、芯片单元300a、二导电单元400a及塑封体500a均与第一实施例的芯片封装集成天线的结构100的对应元件相同，故不另赘述。

于第二实施例中，组成二导电结构600a的导电材料为导电银胶。各导电结构600a具有一表面601a，且二导电结构600a的二表面601a分别位于二通孔502a内。换句话说，导电结构600a的一侧连接导电单元400a，导电结构600a的另一侧(即表面601a)位于导电单元400a与顶面501a之间。由于天线700a是以移印工艺形成于顶面501a及二导电结构600a上，因此天线700a对应于导电结构600a的区域会呈现与表面601a相同的形状。

以下段落将配合后续的附图详细说明本揭示内容用以制造图1的芯片封装集成天线的结构100的方法。

请一并参照图1、图4、图5A、图5B及图5C，其中图4绘示依照本揭示内容第二实施方式中芯片封装集成天线的结构的制造方法S0(以下简称制造方法S0)的流程示意图；图5A绘示依照图4第二实施方式中制造方法S0的单元设置步骤S01与塑封体形成步骤S02的示意图；图5B绘示依照图4第二实施方式中制造方法S0的开孔形成步骤S03的示意图；及图5C绘示依照图4第二实施方式中制造方法S0的导电结构设置步骤S04与天线移印步骤S05的示意图。

如图4所示，制造方法S0可用以制造图1的芯片封装集成天线的结构100，并包含以下步骤：单元设置步骤S01、塑封体形成步骤S02、开孔形成步骤S03、导电结构设置步骤S04及天线移印步骤S05。

如图1、图4及图5A所示，单元设置步骤S01包含设置至少一芯片单元300与至少二导电单元400于基板200。各导电单元400的第一接触端401电性连接基板200。塑封体形成步骤S02包含利用注塑工艺对芯片单元300与二导电单元400进行塑封，以于基板200上形成塑封体500而包覆芯片单元300与二导电单元400。塑封体500具有顶面501，顶面501包含对位于二导电单元400的二标记区域5011。标记区域5011的数量会与导电单元400的数量一致，且是于塑封完毕后随即在顶面501上被标记出。

如图4、图5A及图5B所示，开孔形成步骤S03包含对二标记区域5011进行一开孔工艺，以于塑封体500中分别形成二通孔502并暴露出二导电单元400。详细地说，前述开孔工艺可为一激光开孔工艺，其是将激光经聚焦后作为一高强度热源，以对标记区域5011下方的塑封体500进行加热，使标记区域5011下方的塑封体500融化或气化继而形成通孔502。通孔502的深度D1远小于导电单元400的长度D2，深度D1与长度D2的一总和长度等于基板200与塑封体500的顶面501之间的距离。

如图4与图5C所示，导电结构设置步骤S04包含分别设置二导电结构600于二导电单元400，且二导电结构600分别位于二通孔502。详细地说，导电结构设置步骤S04可更包含进行点胶工艺，以分别于二通孔502中填入导电材料而形成二导电结构600，且二导电结构600的至少一者可凸出于塑封体500的顶面501。

天线移印步骤S05包含进行移印工艺，以于塑封体500的顶面501上形成天线700，并连接天线700于二导电结构600，使得天线700依序经由二导电结构600、二导电单元400及基板200电性连接至芯片单元300。借此，本揭示内容的制造方法S0通过上述各步骤可将天线700与芯片单元300集成在同一封装中，从而实现封装天线(Antenna in Package，AiP)技术。另外，本揭示内容的制造方法S0亦可用以制造出图3的芯片封装集成天线的结构100a。

由上述实施方式可知，本揭示内容具有下列优点：其一，解决先前技术中金属弹片的氧化问题，进而改善信号连接的稳定性。其二，利用导电单元及导电结构的配置来缩短先前技术中天线与基板之间的导电浆的填充路径。由于本揭示内容所需的填充路径(即通孔的深度)远小于先前技术的填充路径，因此能减少激光热聚集的问题。其三，本揭示内容的芯片封装集成天线的结构，其结构简单且便于制造，并同时具有高可靠性与低成本的效用。

虽然本揭示内容已以实施方式公开如上，然其并非用以限定本揭示内容，任何熟习此技艺者，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本揭示内容的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种芯片封装集成天线的结构，其特征在于，包含：

一基板；

至少一芯片单元，设置于该基板；

至少二导电单元，设置于该基板；

一塑封体，设置于该基板并包覆该至少一芯片单元与该至少二导电单元，其中该塑封体具有一顶面与至少二通孔，该至少二通孔分别形成于该顶面与该至少二导电单元之间；

至少二导电结构，分别设置于该至少二导电单元且位于该至少二通孔；以及

一天线，设置于该顶面且连接该至少二导电结构，并依序经由该至少二导电结构、该至少二导电单元及该基板电性连接至该至少一芯片单元。

2.如权利要求1所述的芯片封装集成天线的结构，其特征在于，该至少二导电结构的至少一者凸出于该塑封体的该顶面。

3.如权利要求1所述的芯片封装集成天线的结构，其特征在于，该至少二导电结构的至少一者的一表面位于该至少二通孔的至少一者内。

4.如权利要求1所述的芯片封装集成天线的结构，其特征在于，该天线是以一移印工艺形成于该顶面上。

5.如权利要求1所述的芯片封装集成天线的结构，其特征在于，该至少二导电结构的材料为一导电银胶或一锡膏。

6.如权利要求1所述的芯片封装集成天线的结构，其特征在于，该至少二导电单元为一针脚或一金属柱。

7.一种芯片封装集成天线的结构的制造方法，其特征在于，包含以下步骤：

一单元设置步骤，包含设置至少一芯片单元与至少二导电单元于一基板；

一塑封体形成步骤，包含于该基板上形成一塑封体以包覆该至少一芯片单元与该至少二导电单元，其中该塑封体具有一顶面，该顶面包含对位于该至少二导电单元的至少二标记区域；

一开孔形成步骤，包含对该至少二标记区域进行一开孔工艺，以于该塑封体中分别形成至少二通孔并暴露出该至少二导电单元；

一导电结构设置步骤，包含分别设置至少二导电结构于该至少二导电单元，其中该至少二导电结构分别位于该至少二通孔；以及

一天线移印步骤，包含进行一移印工艺，以于该顶面上形成一天线，并连接该天线于该至少二导电结构，使得该天线依序经由该至少二导电结构、该至少二导电单元及该基板电性连接至该至少一芯片单元。

8.如权利要求7所述的芯片封装集成天线的结构的制造方法，其特征在于，该导电结构设置步骤更包含：

进行一点胶工艺，以分别于该至少二通孔中填入一导电材料而形成该至少二导电结构。

9.如权利要求7所述的芯片封装集成天线的结构的制造方法，其特征在于，该至少二导电结构的至少一者凸出于该塑封体的该顶面。

10.如权利要求7所述的芯片封装集成天线的结构的制造方法，其特征在于，该至少二导电结构的至少一者的一表面位于该至少二通孔的至少一者内。