CN116888538A - 产品上的叠加目标 - Google Patents

Abstract

本发明涉及一种产品，其包含半导体衬底，具有至少第一及第二薄膜层，所述薄膜层安置于所述衬底上，且被图案化以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵。多个叠加目标形成于所述有源区域中的每一者内的所述第一及第二薄膜层中，每一叠加目标在平行于所述衬底的平面中具有不大于10μm×10μm的尺寸。所述多个叠加目标包含形成于所述第一薄膜层中且具有第一光栅向量的第一线性光栅，及形成于所述第二薄膜层中、靠近所述第一线性光栅且具有平行于所述第一光栅向量的第二光栅向量的第二线性光栅。

Description

产品上的叠加目标

相关申请案的交叉引用

本申请案主张2021年4月13日申请的63/174,045美国临时专利申请案，以及2021年7月29日申请的63/227,295美国临时专利申请案的权利，所述申请案的全文以引用的方式并入本文中。

技术领域

本发明大体上涉及半导体装置的制造，且特定来说，涉及用于半导体电路计量的方法及目标特性。

背景技术

半导体电路通常使用光刻方法制造。在光刻术中，光敏聚合物(光致抗蚀剂)的薄层沉积在半导体衬底上，且使用光学或其它辐射图案化，从而使衬底的部分由光致抗蚀剂覆盖。在图案化后，衬底通过例如蚀刻及离子轰击的方法修改，以改变衬底的材料性质或表面形貌，而由光致抗蚀剂覆盖的衬底部分不受影响。

半导体电路计量用于测量图案化光致抗蚀剂的性质，例如图案化光致抗蚀剂的表面形貌及位置。光致抗蚀剂的图案化特性相对于先前处理层的准确位置对于确保光刻工艺的高良率至关重要。图案化光致抗蚀剂相对于底层处理层的对位(错位)中的任何误差被称为“叠加误差”。例如，在最小线宽为10nm到14nm(所谓10nm设计规则)的典型半导体电路中，最大允许叠加误差为2nm到3nm。在前沿半导体电路中，线宽缩小到5nm，同时最大允许叠加误差也随之降低。

叠加误差通常使用光学叠加计量工具进行测量，因为可见光及近红外波长的光学辐射能够穿透光致抗蚀剂层及光致抗蚀剂下的介电层。光学叠加计量工具(例如出自科磊(KLA)公司(美国加利福尼亚州苗必达市(Milpitas,CA,USA))的Archer^TM系列工具)对位于半导体衬底的切割道(分隔相邻裸片的线)中的叠加目标(例如出自科磊的AIM^TM叠加目标)成像。将图像分析算法应用于获取的图像，以定位处理层中目标特性的对称中心(CoS)及图案化光致抗蚀剂层中的目标特性的CoS。叠加误差计算为两层的目标特性的对称中心之间的距离。

美国专利7,440,105(所述专利的公开内容以引用方式并入本文中)描述用于确定叠加误差的叠加标记及方法。此专利的一个方面涉及连续变动偏移标记。连续变动偏移标记是单个标记，所述标记包含叠加周期性结构，所述叠加周期性结构具有依据位置变动的偏移。例如，周期性结构可对应于具有不同光栅特性值(例如节距)的光栅。所述专利的另一方面涉及用于从连续变动偏移标记确定叠加误差的方法。

如本描述及权利要求书中所使用的术语“光学射线”、“光学辐射”、“光”及“辐射的射束”通常指任何及所有可见光、红外及紫外辐射。

发明内容

下文描述的本发明的实施例提供用于半导体电路计量的改进目标特性及方法。

因此，根据本发明的实施例，提供一种产品，其包含半导体衬底及至少第一及第二薄膜层，所述薄膜层安置于所述衬底上，且被图案化以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵。多个叠加目标形成于所述有源区域中的每一者内的所述第一及第二薄膜层中，每一叠加目标在平行于所述衬底的平面中具有不大于10μm×10μm的尺寸。所述叠加目标包含形成于所述第一薄膜层中且具有第一光栅向量的第一线性光栅，及形成于所述第二薄膜层中、靠近所述第一线性光栅且具有平行于所述第一光栅向量的第二光栅向量的第二线性光栅。

在一些实施例中，所述叠加目标具有不大于5μm×5μm的尺寸。

在额外实施例中，所述多个叠加目标包括：第一组叠加目标，其特征为所述第一及第二线性光栅的第一角度安置；及第二组叠加目标，其特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转180°。

额外地或替代地，所述多个叠加目标包括：第一组叠加目标，其特征为所述第一及第二线性光栅的第一角度安置；及第二组叠加目标，其特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转90°。

在公开实施例中，所述叠加目标中的每一者恰好包含一个第一线性光栅及一个第二线性光栅。

额外地或替代地，所述第二线性光栅在平行于所述半导体衬底的所述平面中与所述第一线性光栅相邻但不叠加。

在一个实施例中，所述第一线性光栅包含：第一子光栅，其具有第一节距；及第二子光栅，其与所述第一子光栅相邻但不叠加，具有不等于所述第一节距的第二节距，且所述第二线性光栅包含：第三子光栅，其具有等于所述第二节距的第三节距，且叠加在所述第一子光栅上；及第四子光栅，其与所述第三子光栅相邻但不叠加，且具有等于所述第一节距的第四节距，且叠加在所述第二子光栅上。

在一些实施例中，所述产品包含形成于所述切割道内且在平行于所述衬底的所述平面中具有大于5μm×5μm的尺寸的进一步叠加目标。

根据本发明的实施例，还提供一种用于测量叠加误差的方法。所述方法包含在半导体衬底上沉积及图案化至少第一及第二薄膜层，以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵。在所述有源区域中的每一者内的所述第一及第二薄膜层中形成多个叠加目标，每一叠加目标在平行于所述衬底的平面中具有不大于10μm×10μm的尺寸，且包含在所述第一薄膜层中形成且具有第一光栅向量的第一线性光栅，及在所述第二薄膜层中形成、靠近所述第一线性光栅且具有平行于所述第一光栅向量的第二光栅向量的第二线性光栅。所述方法进一步包含捕获所述多个叠加目标的图像，处理所述图像，以找到所述第一线性光栅与第二线性光栅之间的位移，及响应于所述位移测量所述第一薄膜层与第二薄膜层之间的叠加误差。

根据本发明的另一实施例，额外地提供一种用于测量叠加误差的方法。所述方法包含在半导体衬底上沉积及图案化至少第一及第二薄膜层，以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵。在所述第一及第二薄膜层中形成多个叠加目标，每一叠加目标包含所述第一薄膜层中的相应第一目标特性及所述第二薄膜层中的相应第二目标特性。在所述半导体衬底相对于所述半导体衬底的法线的第一角度定向上捕获所述多个叠加目标的第一图像，且处理所述第一图像以找到所述第一目标特性与第二目标特性之间的相应第一位移。在所述半导体衬底的第二角度定向上捕获所述多个叠加目标的第二图像，所述第二角度定向相对于所述第一角度定向相对于所述半导体衬底的所述法线旋转，且处理所述第二图像以找到所述第一目标特性与第二目标特性之间的相应第二位移。基于所述第一及第二位移计算所述第一薄膜层与第二薄膜层之间的叠加误差的模型，及使用所述模型计算所述半导体衬底上的给定位置处的所述叠加误差。

在一些实施例中，计算所述模型包含应用扫描仪模型，所述扫描仪模型考虑到在光刻图案化所述第一及第二薄膜层中的后续图案化阶段之间的所述半导体衬底的错置及所述光刻图案化中的光学畸变两者。

在公开实施例中，所述第二角度定向相对于所述第一角度定向相对于所述法线旋转180°。额外地或替代地，计算所述模型包含分别基于所述第一及第二位移创建第一及第二叠加模型，且计算所述叠加误差包含计算分别由所述第一及第二叠加模型在所述半导体衬底上的所述给定位置处提供的第一叠加误差与第二叠加误差之间的差。此外，额外地或替代地，计算所述叠加误差包含通过计算所述给定位置处的所述第一及第二叠加误差的相应值的平均值来计算所述半导体衬底上的所述给定位置处的工具诱导移位。

在一些实施例中，形成所述多个叠加目标包含在所述裸片的所述有源区域内形成所述叠加目标中的至少一些。额外地或替代地，所述有源区域内的所述叠加目标中的每一者具有不大于10μm×10μm的尺寸。

在进一步实施例中，形成所述多个叠加目标包含在所述叠加目标中的每一者中形成所述第一薄膜层中的第一线性光栅及所述第二薄膜层中靠近所述第一线性光栅的第二线性光栅，使得第一组叠加目标的特征为所述第一及第二线性光栅的第一角度安置，且第二组叠加目标的特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕所述半导体衬底的所述法线旋转180°。

在额外实施例中，形成所述多个叠加目标包含在所述叠加目标中的每一者中形成所述第一薄膜层中的第一线性光栅及所述第二薄膜层中靠近所述第一线性光栅的第二线性光栅，使得第一组叠加目标的特征为所述第一及第二线性光栅的第一角度安置，且第二组叠加目标的特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕所述半导体衬底的所述法线旋转90°。

在替代实施例中，计算所述模型包含基于所述第一位移创建叠加模型，且计算所述叠加误差包含计算由所述叠加模型提供的第一叠加误差与基于所述半导体衬底上的所述给定位置处的所述第二位移测量的第二叠加误差之间的差。

从以下对本发明的实施例的详细描述，结合图式，将更全面地理解本发明，其中：

附图说明

图1是根据本发明的实施例的用于测量半导体衬底上的叠加误差的光学检验设备的示意侧视图；

图2是根据本发明的实施例的半导体衬底的示意俯视图；

图3是根据本发明的实施例的叠加目标的示意正面图；

图4是根据本发明的实施例的一对叠加目标的示意正面图；

图5是根据本发明的实施例的两对叠加目标的示意正面图；

图6是根据本发明的实施例的一对叠加校准目标的示意正面图；

图7a是根据本发明的替代实施例的叠加目标的示意正面图；及

图7b是根据本发明的实施例的用于图7a的叠加目标的构造中的光栅的示意正面图。

具体实施方式

概述

用于叠加计量的叠加目标通常用于精确且准确测量半导体衬底上的连续图案化层之间的叠加误差。例如，这些层可包括处理层及抗蚀剂层(光致抗蚀剂)，或在后蚀刻应用中的两个处理层。因此，尽管以下参考处理层及抗蚀剂层描述一些实例实施例，但这些实施例的原理可在经过必要修改后应用于第一处理层及第二处理层。

一些叠加目标(例如AIM^TM目标)包括定向于两个正交方向(x及y方向)中的光栅，其设计来满足以下要求：

·180°旋转对称，用于实现工具诱导移位(TIS)的测量，要求在x方向上的两个象限及在y方向上的两个象限的光栅；

·超过1600nm的节距，用于实现光栅的足够对比度；

·每个光栅至少三条线，用于实现光栅的空间相位的确定；及

·每个象限两个光栅(一个光栅用于处理层且一个光栅用于抗蚀剂层，或一个光栅用于两个连续处理层中的每一者)。

对于每一层，对于所述层的AIM^TM目标的对称中心通过x方向上的两个光栅(用于x叠加误差)与y方向上的两个光栅(用于y叠加误差)之间的相关性来确定。接着，可基于x及y方向上相应两个对称中心之间的距离，准确估计两层之间的叠加误差。然而，为了满足以上列举的要求，叠加目标的大小通常至少为20μm×20μm。此大小的叠加目标可适配于半导体衬底的切割道中，但不能适配于切割道之间的裸片的有源区域(也称为装置区域)。期望将叠加目标的尺寸减小到实际上可适配于有源区域内的大小，以能够准确测量有源区域内的叠加误差。

本文描述的本发明的实施例通过提供减小大小的目标来解决在有源区域内适配叠加目标的问题。每一叠加目标包括一对具有平行光栅向量的相邻线性光栅，其中一个光栅形成于处理层中，且一个形成于抗蚀剂层中。(术语“光栅向量”是指光栅平面内的向量，其具有垂直于光栅线的方向。)对于1600nm的光栅节距，此叠加目标的总大小可为5μm×5μm或甚至更小，因此能够在有源区域内适配此类叠加目标。

两层之间的叠加误差是基于叠加目标的两个光栅之间在光栅向量方向上的移位来测量。为了在两个正交方向(例如x及y方向)上测量叠加误差，分别在x及y方向为单独x及y叠加目标提供其光栅向量。

为了满足用于TIS测量的180°对称性的要求，第一组x叠加目标可相对于第二组旋转180°印刷。类似地，两组y叠加目标可相对于彼此旋转180°印刷。通过测量半导体衬底被定向于0°及180°的叠加目标组，且比较测量结果，可计算用于测量叠加误差的TIS校正。TIS计算中的差异可通过将相反旋转的目标对印刷在一起(在装置结构允许的范围内)及/或通过使用从较大叠加目标(例如在切割道中)或分别(如下文将详述)从两组x及y叠加目标中的每一者中计算的叠加误差模型来缓解。

在所公开的实施例中，至少第一及第二薄膜层安置于半导体衬底上，且被图案化以界定由切割道分隔且含有由切割道外切的有源区域的裸片的矩阵。多个叠加目标形成于有源区域中的每一者内的第一及第二薄膜层中。每一叠加目标在平行于衬底的平面中具有不大于10μm×10μm的尺寸，且包含形成于第一薄膜层中的第一线性光栅及形成于第二薄膜层中的第二线性光栅，其彼此靠近且具有平行光栅向量。在额外实施例中，叠加目标可具有不大于5μm×5μm的尺寸。

系统描述

图1是根据本发明的实施例的用于测量半导体衬底12上的叠加误差的光学检验设备10的示意侧视图。

光学检验设备10包括成像组合件14、照明组合件16、控制器18及其上安装衬底12的台20。成像组合件14包括物镜22、立方体分束器24及成像透镜26。成像组合件14进一步包括传感器28，包括例如具有二维像素阵列30的互补金属氧化物半导体(CMOS)检测器。

照明组合件16包括发射光学辐射的光源32及透镜34。台20位于靠近物镜22，且包括由控制器18控制的致动器，其可在x、y及z方向(参考笛卡尔(Cartesian)坐标36)线性移动所述台，以及绕z轴旋转所述台。笛卡尔坐标36展示在此图式及后续图式中，以使这些图式相对于设备10的定向更清晰。

在所图示实施例中，第一薄膜层38及第二薄膜层40已沉积在半导体衬底12上，且在光刻处理中图案化，如下图所展示。在本实例中，第一层38是处理层，且第二层40是沉积在处理层上的抗蚀剂层。替代地，层38及40两者可为处理层。

为了测量层40中的图案与衬底12上的底层38中的图案之间的叠加误差，如下图所展示，已通过光刻术的处理在层38及层40中形成目标特性。衬底12定位于台20上，使得透镜22及透镜26的组合光学器件将衬底成像到传感器28上，即衬底及传感器位于光学共轭平面处。

控制器18经耦合以接收来自传感器28的图像，且调整台20的位置及定向。控制器18通常包括可编程处理器，其以软件及/或固件编程以执行本文描述的功能，及用于连接到设备10的其它组件的适合数字及/或模拟接口。替代地或额外地，控制器18包括硬接线及/或可编程硬体逻辑电路，其执行控制器的功能中的至少一些。尽管为了简单起见，控制器18在图1中展示为单个单片功能块，但在实践中，控制器可包括多个互连控制单元，具有用于接收及输出图中所说明及文本中所描述的信号的适合接口。实施例如本文描述的所述方法的程序指令可通过载体媒体传输或存储在载体媒体上。载体媒体可包含存储媒体，例如只读存储器、随机存取存储器、磁盘或光盘、非易失性存储器、固态存储器、磁带，及其类似者。

为了捕获在半导体衬底12上的叠加目标的图像，光源32将一束光学辐射投射到透镜34，透镜34进一步将光束投射到立方体分束器24。分束器24将光束反射到物镜22中，物镜22将光束投射到衬底12上。撞击在衬底12上的辐射被散射回物镜22，且传递到分束器24，传输到透镜26，且聚焦到传感器28上。控制器18读出由传感器28捕获的图像，且处理图像，以便识别衬底12上的层40及底层38中的叠加目标的特性的相应位置。控制器18基于目标特性的相应位置之间的位移来测量这两个图案化层之间的叠加误差。

图2是根据本发明的实施例的半导体衬底12的示意俯视图(从z方向)。在光刻处理中，在衬底12上形成裸片102的矩阵100。裸片102由切割道104隔开且含有由切割道外切的有源区域106。半导体衬底12通常具有300mm的直径。每一裸片102通常是例如具有尺寸为20mm×20mm的正方形，但替代地使用其它大小及形状。切割道104通常具有约100μm的宽度。有源区域106包括特性大小低到几纳米的密集电路组件108。

半导体衬底12上的薄膜层(例如，图1中所展示的层38及40)被图案化以在有源区域106中的每一者内界定散置在电路组件108之间的叠加目标112。为了避免占用有价值的电路“不动产”，每一叠加目标112具有在xy平面中不大于10μm×10μm且可能甚至不大于5μm×5μm的尺寸。在所图示实施例中，也图案化薄膜层，以在切割道104内界定进一步叠加目标114，其在xy平面中具有大于5μm×5μm的尺寸。下文进一步描述叠加目标112及114的设计及使用这些叠加目标测量叠加误差的方法。

叠加目标

图3是根据本发明的实施例的叠加目标120的示意正面图。目标120包括：第一线性光栅122，其包括形成于层38中的平行等间距光栅线130且具有第一光栅向量124；及第二线性光栅126，其包括形成于层40中的平行等间距光栅线132且具有第二光栅向量128。光栅122及126彼此相邻但不叠加。两个光栅具有相同光栅节距P。关于当前实施例中描述的目标设计，光栅节距P可超过1600nm，以便在由常用叠加计量设备捕获的光栅图像中提供足够对比度。然而，如果通过用于捕获光栅图像的计量设备达到足够对比度，也可印刷小于1600nm的节距。光栅向量124及128是垂直于相应光栅线130及132的向量，且每一向量具有与光栅节距P成反比的长度。

光栅122及126在用于在有源区域106中产生结构的光刻处理中被设计且印刷在衬底12上，使得对于层38与层40之间的x方向上的零叠加误差，两个光栅的个别线130及132将分别在x方向上相对于彼此对准。x方向上的任何叠加误差表现为两个光栅之间的相对移位Δx。

此移位由控制器18(图1)通过以下步骤来测量：捕获光栅122及126的图像，且比较两个光栅的相位(例如，通过依据两个图像的相对移位来计算捕获到的图像之间的相关性)。对于具有少到三个相应线130及132的光栅122及126，可进行相对相位的准确计算。因此，例如，使用宽度为1600nm的线，叠加目标120在x方向上的宽度L_x可小于5μm。通过使用在y方向上的短线130及132，例如2μm，目标120的宽度L_y也将小于5μm，使得目标的尺寸在xy平面(即平行于衬底12的平面)中小于5μm×5μm。此很小的大小使目标120能够散置在电路组件108(图2)之间，具有测量电路内的叠加误差的优点。此外，在每一有源区域106内安置多个目标120实现对可归因于有源区域内的光刻处理中的光学畸变而产生的叠加误差进行准确建模。

图4是根据本发明的实施例的印刷在衬底12上的一对叠加目标120及140的示意正面图，其中一个目标相对于另一目标旋转180°。叠加目标140类似于目标120(图3)，但在相对于目标120的角度安置绕z轴旋转180°的角度安置中，即绕垂直于衬底12的平面的轴旋转。

通过绕z轴将衬底12旋转180°(例如，在台20中，如图1所展示)，目标140被带入与0°定向的目标120名义上相同的定向，且因此控制器18可计算x方向上的工具诱导移位(TIS)。为此，控制器18在衬底12旋转之前测量目标120的叠加误差OVL_x,0°，且在衬底旋转180°之后测量目标140的叠加误差OVL_x,180°。接着，控制器18将x方向上的TIS(TIS_x)计算为TIS_x＝(OVL_x,0°+OVL_x,180°)/2，及将TIS校正叠加误差OVL_x,corr计算为OVL_x,corr＝(OVL_x,0°-OVL_x,180°)/2。额外地或替代地，可在旋转衬底12之前从目标140测量OVL_x,0°，且在旋转之后从目标120测量OVL_x,180°，随后进行如上所描述的TIS_x计算及OVL_x,corr计算。

通过使目标120及目标140彼此靠近，其相应叠加误差及TIS值彼此接近，因此将要采样的数据量减少到仅测量，例如，来自目标120的OVL_x,0°及来自目标140的OVL_x,180°。

图5是根据本发明的实施例印刷在衬底12上的用于测量x方向上的叠加误差的一对叠加目标120及140及用于测量y方向上的叠加误差的一对叠加目标150及152的示意正面图。目标150及152分别类似于目标120及140，但旋转90°，其中在衬底12旋转180°之后，目标152名义上与目标150相同。类似于目标120及140对x方向上的叠加误差敏感，目标150及152对y方向上的叠加误差敏感。因此，控制器18由在旋转衬底12之前从目标150测量的叠加误差OVL_y,0°及在旋转衬底180°之后从目标152测量的叠加误差OVL_y,180°，将y方向上的TIS(TIS_y)计算为TIS_y＝(OVL_y,0°+OVL_y,180°)/2。控制器18进一步将y方向上TIS校正叠加误差OVL_y,corr计算为OVL_y,corr＝(OVL_y,0°-OVL_y,180°)/2。类似于关于目标120及140在x方向上的测量，y方向上的测量可通过切换目标150及152的角色来完成。

通过将目标120、140、150及152适当地安置于有源区域106中的电路组件108之间，可在x及y方向两者上测量TIS及TIS校正叠加误差两者。

叠加模型及校准

在本发明的一些实施例中，将扫描仪模型应用于横跨裸片102及衬底12的叠加误差的测量值，以便计算叠加模型。扫描仪模型考虑以下两者：归因于在光刻工艺中的后续图案化阶段之间的衬底12的线性及旋转错置的衬底诱导叠加误差，及归因于负责光刻图案化的光学系统(扫描仪)的光学畸变的每一裸片102内的叠加误差。反过来，计算的叠加模型预测衬底12上每一裸片102中每一点的实际叠加误差，如下文将进一步解释。尽管为了具体及清晰起见，本文参考图中所展示的某些特定种类的叠加目标描述此技术，但本实施例的原理可使用两者在裸片102的有源区域内及切割道104中的其它适合类型的目标来类似地应用。

控制器18应用扫描仪模型，以基于在衬底12的0°定向上分别使用目标120及150的x叠加误差OVL_x,0°及y叠加误差OVL_y,0°的测量来计算双成分0°叠加模型M_0°＝[M_x,0°-(x,y),M_y,0°(x,y)]。通常，在多个裸片102上测量x及y叠加误差，以便找到衬底诱导及扫描仪诱导的叠加误差两者。0°叠加模型M_0°在每一裸片102内的每一点(x，y)分别给出x及y叠加误差M_x,0°(x,y)及M_y,0°(x,y)。控制器18类似地基于在衬底12的180°定向上分别使用目标140及152在多个裸片102中的x叠加误差OVL_x,180°及y叠加OVL_y,180°的测量来计算180°叠加模型M_180°＝[M_x,180°(x,y),M_y,180°(x,y)]。180°叠加模型M_180°在从180°的叠加误差测量建模的每一裸片102内的每一点(x，y)分别给出x及y叠加误差M_x,180°(x,y)及M_y,180°(x,y)。

替代地，可通过利用此点的0°叠加模型M_0°＝[M_x,0°(x₁₈₀,y₁₈₀),M_y,0°(x₁₈₀,y₁₈₀)]及测量的叠加误差来计算点(x₁₈₀,y₁₈₀)处的校正叠加误差，其中x叠加误差OVL_x,180°及y叠加OVL_y,180°已测量。因此，校正的叠加误差可计算为[OVL^corr _x,180°,OVL^corr _y,180°]＝1/2[M_x,0°(x₁₈₀,y₁₈₀)-OVL_x,180°,M_y,0°(x₁₈₀,y₁₈₀)-OVL_y,180°]。

在每一给定点(x,y)处，控制器18将建模的TIS，(TIS_mod＝[TIS_x,mod,TIS_y,mod])计算为TIS_mod＝(M_0°+M_180°)/2，且将TIS校正建模叠加误差OVL_mod＝[OVL_x,mod,OVL_y,mod]计算为OVL_mod＝(M_0°-M_180°)/2。使用叠加模型M_0°及M_180°的相应成分，在x及y方向两者上执行TIS_mod及OVL_mod的计算。

从建模值计算工具诱导移位及叠加误差的值产生在衬底12上的建模区域的任何位置处的这些值。此外，可消除归因于叠加目标之间的空间偏移(例如目标120与140(图4)之间的偏移)的TIS及叠加误差的值中的潜在误差。

图6是根据本发明的实施例的一对叠加校准目标160及162的示意正面图。校准目标160及162比上图中所展示的叠加目标大，且因此被放置在切割道104中，而非有源区域106(图2)中。目标160及162可用于测量衬底12上的TIS_x,scribe及校正叠加OVL_{x,scribe,corr}。类似地，切割道104中的多个目标162可用于测量衬底12上的TIS_y,scribe及校正叠加OVL_{y,scribe,corr}。TIS_x,scribe、OVL_{x,scribe,corr}、TIS_y,scribe及OVL_{y,scribe,corr}的这些值可与有源区域106中的叠加目标一起使用，用于建模值TIS_mod及OVL_mod的进一步校准。

校准目标160由接合在一起的目标120及140(图5)形成，且校准目标162由类似地接合在一起的目标150及152形成。归因于目标120与目标140之间的旋转对称性，校准目标160具有180°旋转的对称性。类似地，校准目标162具有180°旋转的对称性。由于校准目标160由叠加目标120及140形成，从校准目标测量的x方向上的TIS忠实地再现从裸片102内的叠加目标测量的TIS，其中归因于校准目标在切割道104中的位置而可能对TIS造成的影响除外。类似地，从校准目标162在y方向上测量的TIS忠实地再现从裸片102内的叠加目标150及152测量的TIS。

替代地或额外地，标准叠加目标(例如切割道104中的AIM^TM目标)可用于校准。

具有叠加光栅的产品上叠加目标

图7a及7b展示根据本发明的替代实施例的叠加目标200及其结构。图7a是叠加目标200的示意正面图，而图7b是在图7a的叠加目标的构造中使用的光栅206及212的示意正面图。叠加目标200可设计且用于测量叠加误差，例如使用上述美国专利7,440,105中描述的方式。然而，与此专利中的目标相比，目标200可制造成小于10μm×10μm，且甚至可能小于5μm×5μm，且可放置在裸片102(图2)的有源区域106中。

如图7b所展示，图7a的目标200包括分别在层38及层40中形成的第一线性光栅206及第二线性光栅212。第一光栅206包括相邻(但不叠加)的子光栅208及210，子光栅208及210具有相应光栅节距P及Q及光栅向量209及211，其中节距相差很小。例如，节距Q给定为Q＝k×P，其中k可为0.99、0.999或1.02，或接近于1的某个其它因子。第二光栅212包括相邻(但不叠加)的子光栅214及216，其xy位置分别对应于子光栅208及210的xy位置，使得子光栅可在用于制造层38及40(图1)的光刻工艺中被叠加。子光栅214及216具有相应光栅向量215及217及Q及P的节距，即，与子光栅208及210的节距相同，但空间顺序相反。所有四个光栅向量209、211、215及217相互平行。尽管光栅206及212为了清楚起见在图7b中展示为好像它们在xy平面中空间上分隔一样，但在实际光刻工艺中，子光栅214叠加在子光栅208上，导致光栅状结构204；且子光栅216叠加在子光栅210上，导致光栅状结构202。(此处我们将“光栅状结构”称为平行线的阵列，但线宽及/或线到线分隔不同。)

如上述美国专利7,440,105所描述，每一光栅状结构202及204在x方向上具有相应对称中心218及220。当第一光栅206与第二光栅212之间不存在叠加误差OVL_x时，对称中心218及220对准。然而，OVL_x的非零叠加误差导致在对称中心218与220之间的移位Δx，其中叠加误差OVL_x通过放大因子M放大为移位Δx，使得Δx＝M×OVL_x。反过来，放大因子M给定为M＝P/(P-Q)。由于只需要识别光栅状结构202及204的相应对称中心218及220，而不是光栅208、210、214及216的每一线，因此节距P及Q可远小于例如光栅122及126(图3)的最小节距1600nm。因此，与1600nm(或更大)的节距相比，可将节距P及Q有利地减小到与用于在有源区域106内图案化电路组件108的光刻工艺更好兼容的节距。

控制器18通过以上步骤来计算层38及层40之间的叠加误差OVL_x：在x方向上识别光栅状结构202及204的相应对称中心218及220，计算对称中心之间的移位Δx，且从Δx计算OVL_x＝Δx/M。

叠加目标200的功能与叠加目标120(图3)的功能相同。因此，类似于上文图4，叠加目标200可与相对于目标200旋转180°的第二叠加目标配对，用于实现TIS_x的测量。此外，类似于上文图5，可提供旋转90°的两个额外的叠加目标，用于测量y方向上的TIS及叠加误差两者。对于图7a到7b中所展示的目标，TIS由放大因子M减小，且因此可不需要在衬底12的180°定向的测量。

替代地，如上述美国专利7,440,105中所描述，可通过在层38及层40中形成具有相同节距但在xy平面中相对于彼此旋转的小角度的叠加光栅，来实现光栅中心的类似移位。例如，光栅214可相对于光栅208旋转角度θ，使得光栅向量215相对于光栅向量209旋转角度θ。此外，光栅216相对于光栅210旋转角度-θ，使得光栅向量217相对于光栅向量211旋转角度-θ。

应明白，以上描述的实施例是作为实例引用的，且本发明不限于上文特别展示及描述的内容。相反，本发明的范围包含上文描述的每一种特性的组合及子组合两者，及所属领域的技术人员在阅读前述描述时会想到且在现有技术中未公开的变动及修改。

Claims (26)

1.一种产品，其包括：

半导体衬底；

至少第一及第二薄膜层，其安置于所述衬底上，且被图案化以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵；及

多个叠加目标，其形成于所述有源区域中的每一者内的所述第一及第二薄膜层中，每一叠加目标在平行于所述衬底的平面中具有不大于10μm×10μm的尺寸，且包括：

第一线性光栅，其形成于所述第一薄膜层中且具有第一光栅向量；及

第二线性光栅，其形成于所述第二薄膜层中，靠近所述第一线性光栅且具有平行于所述第一光栅向量的第二光栅向量。

2.根据权利要求1所述的产品，其包括具有不大于5μm×5μm的尺寸的叠加目标。

3.根据权利要求1所述的产品，其中所述多个叠加目标包括：第一组叠加目标，其特征为所述第一及第二线性光栅的第一角度安置；及第二组叠加目标，其特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转180°。

4.根据权利要求1所述的产品，其中所述多个叠加目标包括：第一组叠加目标，其特征为所述第一及第二线性光栅的第一角度安置；及第二组叠加目标，其特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转90°。

5.根据权利要求1所述的产品，其中所述叠加目标中的每一者恰好包括一个第一线性光栅及一个第二线性光栅。

6.根据权利要求1所述的产品，其中所述第二线性光栅在平行于所述半导体衬底的所述平面中与所述第一线性光栅相邻但不叠加。

7.根据权利要求1所述的产品，其中所述第一线性光栅包括：第一子光栅，其具有第一节距；及第二子光栅，其与所述第一子光栅相邻但不叠加，具有不等于所述第一节距的第二节距，且

其中所述第二线性光栅包括：第三子光栅，其具有等于所述第二节距的第三节距，且叠加在所述第一子光栅上；及第四子光栅，其与所述第三子光栅相邻但不叠加，且具有等于所述第一节距的第四节距，且叠加在所述第二子光栅上。

8.根据权利要求1所述的产品，其包括形成于所述切割道内且在平行于所述衬底的所述平面中具有大于5μm×5μm的尺寸的进一步叠加目标。

9.一种用于测量叠加误差的方法，其包括：

在半导体衬底上沉积及图案化至少第一及第二薄膜层，以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵；

在所述有源区域中的每一者内的所述第一及第二薄膜层中形成多个叠加目标，每一叠加目标在平行于所述衬底的平面中具有不大于10μm×10μm的尺寸，且包括在所述第一薄膜层中形成且具有第一光栅向量的第一线性光栅，及靠近所述第一线性光栅、在所述第二薄膜层中形成且具有平行于所述第一光栅向量的第二光栅向量的第二线性光栅；

捕获所述多个叠加目标的图像；

处理所述图像，以找到所述第一线性光栅与第二线性光栅之间的位移；及

响应于所述位移测量所述第一薄膜层与第二薄膜层之间的叠加误差。

10.根据权利要求9所述的方法，其中所述叠加目标具有不大于5μm×5μm的尺寸。

11.根据权利要求9所述的方法，其中形成所述多个叠加目标包括形成以所述第一及第二线性光栅的第一角度安置为特征的第一组叠加目标，及以所述第一及第二线性光栅的第二角度安置为特征的第二组叠加目标，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转180°。

12.根据权利要求9所述的方法，其中形成所述多个叠加目标包括形成以所述第一及第二线性光栅的第一角度安置为特征的第一组叠加目标，及以所述第一及第二线性光栅的第二角度安置为特征的第二组叠加目标，所述第二角度安置相对于所述第一角度安置绕垂直于平行于所述半导体衬底的所述平面的轴旋转90°。

13.根据权利要求9所述的方法，其中形成所述多个叠加目标包括在所述叠加目标中的每一者中恰好形成一个第一线性光栅及一个第二线性光栅。

14.根据权利要求9所述的方法，其中形成所述多个叠加目标包括：在所述叠加目标中的每一者中，将所述第二线性光栅与所述第一线性光栅相邻但不叠加地放置在平行于所述半导体衬底的所述平面中。

15.根据权利要求9所述的方法，其中形成所述多个叠加目标包括：

通过在所述第一薄膜层中制造具有第一节距的第一子光栅及与所述第一子光栅相邻但不叠加、具有不等于所述第一节距的第二节距的第二子光栅，形成所述第一线性光栅，及

通过在所述第二薄膜层中制造具有等于所述第二节距的第三节距且叠加在所述第一子光栅上的第三子光栅，及与所述第三子光栅相邻但不叠加且具有等于所述第一节距的第四节距且叠加在所述第二子光栅上的第四子光栅，形成所述第二线性光栅。

16.根据权利要求9所述的方法，其包括在所述切割道内形成进一步叠加目标，所述进一步叠加目标在平行于所述衬底的所述平面中具有大于5μm×5μm的尺寸。

17.一种用于测量叠加误差的方法，所述方法包括：

在半导体衬底上沉积及图案化至少第一及第二薄膜层，以界定由切割道分隔且含有由所述切割道外切的有源区域的裸片的矩阵；

在所述第一及第二薄膜层中形成多个叠加目标，每一叠加目标包括所述第一薄膜层中的相应第一目标特性及所述第二薄膜层中的相应第二目标特性；

在所述半导体衬底相对于所述半导体衬底的法线的第一角度定向上捕获所述多个叠加目标的第一图像；

处理所述第一图像以找到所述第一目标特性与第二目标特性之间的相应第一位移；

在所述半导体衬底相对于所述第一角度定向相对于所述半导体衬底的所述法线旋转的第二角度定向上捕获所述多个叠加目标的第二图像；

处理所述第二图像以找到所述第一目标特性与第二目标特性之间的相应第二位移；

基于所述第一及第二位移计算所述第一薄膜层与第二薄膜层之间的叠加误差的模型；及

使用所述模型计算所述半导体衬底上的给定位置处的所述叠加误差。

18.根据权利要求17所述的方法，其中计算所述模型包括应用扫描仪模型，所述扫描仪模型考虑到在光刻图案化所述第一及第二薄膜层中的后续图案化阶段之间的所述半导体衬底的错置及所述光刻图案化中的光学畸变。

19.根据权利要求17所述的方法，其中所述第二角度定向相对于所述第一角度定向相对于所述法线旋转180°。

20.根据权利要求19所述的方法，其中计算所述模型包括分别基于所述第一及第二位移创建第一及第二叠加模型，且其中计算所述叠加误差包括计算分别由所述第一及第二叠加模型在所述半导体衬底上的所述给定位置处提供的第一叠加误差与第二叠加误差之间的差。

21.根据权利要求20所述的方法，其中计算所述叠加误差包括通过计算所述给定位置处的所述第一及第二叠加误差的相应值的平均值来计算所述半导体衬底上的所述给定位置处的工具诱导移位。

22.根据权利要求17所述的方法，其中形成所述多个叠加目标包括在所述裸片的所述有源区域内形成所述叠加目标中的至少一些。

23.根据权利要求22所述的方法，其中所述有源区域内的所述叠加目标中的每一者具有不大于10μm×10μm的尺寸。

24.根据权利要求17所述的方法，其中形成所述多个叠加目标包括在所述叠加目标中的每一者中形成所述第一薄膜层中的第一线性光栅及所述第二薄膜层中靠近所述第一线性光栅的第二线性光栅，使得第一组叠加目标的特征为所述第一及第二线性光栅的第一角度安置，且第二组叠加目标的特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕所述半导体衬底的所述法线旋转180°。

25.根据权利要求17所述的方法，其中形成所述多个叠加目标包括在所述叠加目标中的每一者中形成所述第一薄膜层中的第一线性光栅及所述第二薄膜层中靠近所述第一线性光栅的第二线性光栅，使得第一组叠加目标的特征为所述第一及第二线性光栅的第一角度安置，且第二组叠加目标的特征为所述第一及第二线性光栅的第二角度安置，所述第二角度安置相对于所述第一角度安置绕所述半导体衬底的所述法线旋转90°。

26.根据权利要求17所述的方法，其中计算所述模型包括基于所述第一位移创建叠加模型，且其中计算所述叠加误差包括计算由所述叠加模型提供的第一叠加误差与基于所述半导体衬底上的所述给定位置处的所述第二位移测量的第二叠加误差之间的差。