CN116884978A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明涉及一种阵列基板、显示面板及显示装置。其中，阵列基板包括衬底基板和位于衬底基板一侧的第一绝缘层；第一走线和第二走线，均位于第一绝缘层的远离衬底基板一侧的第一表面；第二绝缘层，覆盖于第一绝缘层的第一表面、第一走线的表面以及第二走线的表面，第二绝缘层为无机层；其中，第一走线包括第一走线段，第二走线包括第二走线段，在第二方向上，第一走线段与第二走线段重叠，第一走线段与第二走线段之间的间距小于或等于短接距离阈值，第一绝缘层的第一表面包括至少一段坡面，坡面沿第一方向延伸，且位于第一走线段和第二走线段之间。本发明实施例能够避免第一走线与第二走线被金属氧化物短接，提升显示质量。

Description

阵列基板、显示面板及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展对显示质量的要求越来越高，薄膜晶体管液晶显示器以其高清晰度、真彩视频显示、外观轻薄、耗电量少以及无辐射污染等优点而成为显示器件发展的主流趋势。

薄膜晶体管液晶显示器的阵列基板的制作技术的核心是光刻工艺。光刻工艺既是决定产品品质的重要环节，也是影响产品成本的关键部分，减少光刻工艺，可以极大地降低生产成本。目前，为减少光刻工艺，在一些阵列基板的制备过程中，会在走线之上制备一层无机绝缘层。该无机绝缘层通常采用化学气相淀积工艺沉积形成，但是化学气相淀积工艺会氧化走线，产生金属氧化物，使得邻近的走线发生短接，导致显示不良。

发明内容

本发明提供了一种阵列基板、显示面板及显示装置，以避免相邻走线因化学气相淀积工艺而短接，提升显示质量。

第一方面，本发明实施例提供了一种阵列基板，包括：

衬底基板和位于所述衬底基板一侧的第一绝缘层；

第一走线和第二走线，均位于所述第一绝缘层的远离所述衬底基板一侧的第一表面，多条所述第一走线沿第一方向延伸且沿第二方向排列，多条所述第二走线沿所述第一方向延伸且沿所述第二方向排列，所述第一方向与所述第二方向相交；

第二绝缘层，覆盖于所述第一绝缘层的所述第一表面、所述第一走线的表面以及所述第二走线的表面，所述第二绝缘层为无机层；

其中，所述第一走线包括第一走线段，所述第二走线包括第二走线段，在所述第二方向上，所述第一走线段与所述第二走线段重叠，所述第一走线段与所述第二走线段之间的间距小于或等于短接距离阈值，所述第一绝缘层的所述第一表面包括至少一段坡面，所述坡面沿所述第一方向延伸，且位于所述第一走线段和所述第二走线段之间。

第二方面，本发明实施例还提供了一种显示面板，包括上述第一方面所述的阵列基板。

第三方面，本发明实施例还提供了一种显示装置，包括上述第二方面所述的显示面板。

本发明实施例提供的技术方案与现有技术相比具有如下优点：

本发明实施例提供的技术方案，针对同方向延伸的第一走线和第二走线，通过在第一走线的第一走线段与第二走线的第二走线段之间设置至少一段坡面，且第一走线段与第二走线段之间的间距小于或等于短接距离阈值，坡面与第一走线或第二走线的延伸方向相同，即坡面朝向第一走线段或第二走线段设置。由此，第一走线段和第二走线段因化学气相淀积工艺产生的金属氧化物会被第一走线段与第二走线段之间的坡面阻断，从而避免第一走线段与第二走线段通过金属氧化物短接，即避免第一走线与第二走线被金属氧化物短接，进而使得显示数据的传输不受影响，提升显示质量。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种阵列基板的结构示意图；

图2为图1所示阵列基板的数据走线与触控走线发生短接的示意图；

图3为本发明实施例提供的一种阵列基板的结构示意图；

图4为本发明实施例提供的第一走线和第二走线的排布示意图；

图5为本发明实施例提供的另一种阵列基板的结构示意图；

图6为本发明实施例提供的另一种阵列基板的结构示意图；

图7为本发明实施例提供的另一种阵列基板的结构示意图；

图8为图7所示阵列基板中的第一走线、第二走线与垫高结构的分布示意图；

图9为本发明实施例提供的另一种阵列基板的结构示意图；

图10为图9所示阵列基板中的第一走线、第二走线与垫高结构的分布示意图；

图11为本发明实施例提供的另一种阵列基板的结构示意图；

图12为图11所示阵列基板中的第一走线、第二走线与垫高结构的分布示意图；

图13为本发明实施例提供的另一种阵列基板的结构示意图；

图14为本发明实施例提供的另一种阵列基板的结构示意图；

图15为图14所示阵列基板中的第一走线、第二走线与垫高结构的分布示意图；

图16为本发明实施例提供的另一种阵列基板的结构示意图；

图17为本发明实施例提供的另一种阵列基板的结构示意图；

图18为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面将对本发明的方案进行进一步描述。需要说明的是，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

图1示出了相关技术中的一种采用7道光刻(7mask)工艺制备的阵列基板的结构示意图，图2示出了数据走线与触控走线发生短接时的结构示意图。参考图1和图2，该相关技术对8mask工艺进行改进，在制备阵列基板时，采用无机层1替换8mask工艺时的覆盖于源漏金属层(包括源极S、漏极D、数据走线2和触控走线3等其他同层走线)表面的平坦化层。但是，该无机层1采用化学气相淀积工艺沉积而成，而化学气相淀积工艺会氧化制备走线的金属(例如钛)，产生金属氧化物4；并且，为了提高像素开口率，数据走线2和触控走线3均设置于相邻两个像素之间，由此，会使得每条触控走线3必然与一条数据走线2的间距很小，同时，数据走线2和触控走线3之间的区域较为平坦，此时，数据走线2和触控走线3因化学气相淀积工艺形成的金属氧化物4很容易将数据走线2和触控走线3短接(这种情况会导致数据走线2和触控走线3微短路，在点亮测试时，灰画面会出现发紫的现象)，造成显示不良。

基于上述技术问题，发明人提出本发明实施例的技术方案。具体地，本发明实施例提供了一种阵列基板，包括：衬底基板和位于衬底基板一侧的第一绝缘层；第一走线和第二走线，均位于第一绝缘层的远离衬底基板一侧的第一表面，多条第一走线沿第一方向延伸且沿第二方向排列，多条第二走线沿第一方向延伸且沿第二方向排列，第一方向与第二方向相交；第二绝缘层，覆盖于第一绝缘层的第一表面、第一走线的表面以及第二走线的表面，第二绝缘层为无机层；其中，第一走线包括第一走线段，第二走线包括第二走线段，在第二方向上，第一走线段与第二走线段重叠，第一走线段与第二走线段之间的间距小于或等于短接距离阈值，第一绝缘层的第一表面包括至少一段坡面，坡面沿第一方向延伸，且位于第一走线段和第二走线段之间。

通过上述技术方案，能够将第一走线和第二走线之间的区域(即第一绝缘层的第一表面)由平坦变为不平坦，有效阻断了第一走线和第二走线之间的金属氧化物的连续性，使得该部分金属氧化物出现断裂，避免了第一走线和第二走线短接。

需要说明的是，相关技术仅提供了数据走线和触控走线短接的示例，本发明实施例涉及的第一走线和第二走线并不局限于数据走线和触控走线，第一走线和第二走线可以是任意两条能够被因制备无机层时采用的化学气象沉积工艺而产生的金属氧化物所短接的走线。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图3为本发明实施例提供的一种阵列基板的结构示意图；图4为本发明实施例提供的第一走线和第二走线的排布示意图。如图3和图4所示，该阵列基板包括：衬底基板10和位于衬底基板10一侧的第一绝缘层20；第一走线30和第二走线40，均位于第一绝缘层20的远离衬底基板10一侧的第一表面，多条第一走线30沿第一方向X延伸且沿第二方向Y排列，多条第二走线40沿第一方向X延伸且沿第二方向Y排列，第一方向X与第二方向Y相交；第二绝缘层50，覆盖于第一绝缘层20的第一表面、第一走线30的表面以及第二走线40的表面，第二绝缘层50为无机层；其中，第一走线30包括第一走线段31，第二走线40包括第二走线段41，在第二方向Y上，第一走线段31与第二走线段41重叠，第一走线段31与第二走线段41之间的间距小于或等于短接距离阈值，第一绝缘层20的第一表面包括至少一段坡面21，坡面21沿第一方向X延伸，且位于第一走线段31和第二走线段41之间。

上述阵列基板中，第一绝缘层20可以是层间绝缘层，包括但不限于是栅极金属层与源漏金属层之间的层间绝缘层。第二绝缘层50为无机层，即第二绝缘层50采用无机材料制备。本发明实施例中，第二绝缘层50采用化学气相淀积工艺沉积而成，如此，由于第一走线30和第二走线40会直接暴露在第二绝缘层50的制备环境中，因而第一走线30和第二走线40的部分金属会被化学气相淀积工艺氧化而形成金属氧化物，形成的金属氧化物向周边扩散，第一走线30的金属氧化物与第二走线40的金属氧化物容易在第一走线30与第二走线40之间的间距较小处电性连接，从而造成第一走线30与第二走线40短接。基于此，本发明实施例依据短接距离阈值对第一走线30与第二走线40划分存在短接风险的走线段，得到在第二方向Y上重叠的第一走线段31与第二走线段41。由此，通过在第一走线段31和第二走线段41之间形成沿第一方向X延伸的坡面21，如此，在坡面21处，针对一侧的金属氧化物爬坡的情况，该侧的金属氧化物无法“爬”上坡面21；针对另一侧金属氧化物下坡的情况，该侧的金属氧化物在坡面21上因受重力作用会发生断裂。因此，第一走线30的金属氧化物与第二走线40的金属氧化物在坡面21处无法实现电性连接，从而有效避免了第一走线30与第二走线40发生短接。可以理解的是，第一走线段31可以是第一走线30的部分或全部，对应于第一走线段，第二走线段41可以是第二走线40的部分或全部。另外，第一走线30可以包括一段或多段第一走线段31，相应的，第二走线40也可以包括一段或多段第二走线段41，具体视实际布线情况而定。

其中，短接距离阈值可以是在制备第一绝缘层20时能够使第一走线段31与第二走线段41发生短接的最大间距，该短接距离阈值主要受工艺限制，具体可根据实际检测数据进行设置。可选的，短接距离阈值小于一个像素单元的长度和宽度。在一些实施方式中，短接距离阈值为20微米。此时，第一走线段31与第二走线段41之间的间距小于或等于20微米，第一走线段31与第二走线段41存在因化学气相淀积工艺形成的金属氧化物而短接的风险。因此，只要在间距小于或等于20微米走线段之间设置坡面21，即可有效避免对应的第一走线30与第二走线40发生短接。

另外，在一些实施方式中，坡面21可以由第一绝缘层20的制备形成。例如，可以通过对第一绝缘层20进行刻蚀，在第一走线段31与第二走线段41之间形成坡面21。坡面21可以是刻蚀形成的图3所示的台阶所具有的一侧斜坡，也可以是刻蚀形成的图5所示的凸起所具有的两侧斜坡，还可以是刻蚀形成的图6所示的凹槽所具有的两侧斜坡。此外，位于第一走线段31与第二走线段41之间的坡面21可以是一整段，也可以是沿第一方向X交错排布的多段。

在另外一些实施方式中，衬底基板10与第一绝缘层20之间设置有垫高结构，坡面21可以是第一绝缘层20随垫高结构的形状而形成的。其中，垫高结构可以是单独制备的，也可以与已有膜层结构同层制备。垫高结构的相关说明可参考下文，此处不做具体描述。

需要说明的是，本发明实施例中的阵列基板的结构示意图仅示意性地示出了可实施的阵列基板的结构，本发明对其他未提及的膜层及膜层位置不作限制，具体视实际情况而定。

本实施例提供的阵列基板，针对同方向延伸的第一走线和第二走线，通过在第一走线的第一走线段与第二走线的第二走线段之间设置至少一段坡面，且第一走线段与第二走线段之间的间距小于或等于短接距离阈值，坡面与第一走线或第二走线的延伸方向相同，即坡面朝向第一走线段或第二走线段设置。由此，第一走线段和第二走线段因化学气相淀积工艺产生的金属氧化物会被第一走线段与第二走线段之间的坡面阻断，从而避免第一走线段与第二走线段通过金属氧化物短接，即避免第一走线与第二走线被金属氧化物短接，进而使得显示数据的传输不受影响，提升显示质量。

基于上述技术方案，在一些实施方式中，在第二方向上，第一走线段与坡面的至少部分重叠。

具体的，在第二方向上，第一走线段与坡面的一部分重叠，或者第一走线段与坡面完全重叠；相应的，由于在第二方向上，第一走线段与第二走线段重叠，因此，在第二方向上，第二走线段与坡面的一部分重叠，或者第二走线段与坡面完全重叠。由此，坡面能够完全阻断第一走线段上形成的金属氧化物与第二走线段上形成的金属氧化物的电性连接，从而避免第一走线与第二走线连接。

由于短接距离阈值小于一个像素单元的长度和宽度，因此间隔像素单元设置的两条走线不会因为化学气相淀积工艺形成的金属氧化物而短接；而在相邻两个像素单元之间需要布设两条走线时，由于像素单元之间的间隙很小，且为了增大开口率，两条走线需要布设得很近，两条走线存在间距小于或等于短接距离阈值的走线段，从而两条走线在化学气相淀积工艺的影响下容易发生短接。因此只需考虑相邻两个像素单元之间的两条走线存在短接的问题。基于此，在一些实施方式中，阵列基板包括多个像素单元，沿第二方向，第一走线和第二走线位于相邻的像素单元之间。由于第一走线和第二走线位于相邻的像素单元之间，基于上述分析，第一走线上必然存在第一走线段，第二走线上必然存在第二走线段，且第一走线段与第二走线段之间的间距小于或等于短接距离阈值。如此，只需在相邻的像素单元之间第一走线与第二走线之间设置坡面，即可解决由于化学气相淀积工艺而导致相邻两条走线短接的问题，无需考虑其他相邻走线的防短接设计，结构设计较为简单。

前文提到了通过设置垫高结构来形成上述坡面，从而防止第一走线与第二走线发生短接。对此，本发明实施例对垫高结构的设计做详细描述。

本发明实施例中，阵列基板还包括位于衬底基板和第一绝缘层之间的至少一段垫高结构，垫高结构沿第一方向延伸，使得第一绝缘层的第一表面形成坡面。通过在衬底基板和第一绝缘层之间设置至少一段垫高结构，可以在不改变垫高结构之上的膜层的制备工艺的情况下，在第一绝缘层的第一表面形成至少一段坡面。

具体的，在一些实施方式中，如图7和图8所示，垫高结构60在衬底基板10所在平面上的垂直投影位于相邻的第一走线30和第二走线40在衬底基板10所在平面上的垂直投影之间。如此，结合本发明技术方案可知，在第一绝缘层20位于第一走线段与第二走线段之间的第一表面上会形成沿第一方向延伸的凸起，而凸起的两侧斜坡即为坡面21。因此，该实施方式能够形成两面坡面21，使得第一走线段的金属氧化物和第二走线段的金属氧化物在坡面21处均需要爬坡，从而有效阻挡了两条走线段的金属氧化物向对方扩散，进而防止第一走线与第二走线短接。

在一些实施方式中，如图9和图10所示，垫高结构60在衬底基板10所在平面上的垂直投影与第一走线30在衬底基板10所在平面上的垂直投影相交叠。如此，结合本发明技术方案可知，在第一绝缘层20位于第一走线段与第二走线段之间的第一表面上会形成沿第一方向延伸的台阶，而台阶的斜面即为坡面21。因此，该实施方式能够形成面向第二走线40的坡面，使得第一走线段的金属氧化物在坡面21处需要下坡，从而使得第一走线段的金属氧化物在坡面21处断裂，而第二走线段的金属氧化物在坡面21处需要爬坡，从而有效阻挡了两条走线段的金属氧化物向对方扩散，进而防止第一走线与第二走线短接。

另外，在一些实施方式中，如图11和图12所示，垫高结构60在衬底基板10所在平面上的垂直投影与第二走线40在衬底基板10所在平面上的垂直投影相交叠。如此，结合本发明技术方案可知，在第一绝缘层20位于第一走线段与第二走线段之间的第一表面上会形成沿第一方向延伸的台阶，而台阶的斜面即为坡面21。因此，该实施方式能够形成面向第一走线30的坡面，使得第一走线段的金属氧化物在坡面21处需要爬坡，而第二走线段的金属氧化物在坡面21处需要下坡，从而使得第二走线段的金属氧化物在坡面21处断裂，有效阻挡了两条走线段的金属氧化物向对方扩散，进而防止第一走线与第二走线短接。

在一些实施例方式中，第二走线为触控走线，垫高结构为导体，第二走线通过至少一个通孔与垫高结构电连接。参考图13，当第二走线40为触控走线且垫高结构60为导体时，在利用垫高结构60形成坡面21的同时，将第二走线40通过通孔与垫高结构60电连接，能够降低触控走线的阻抗，从而能够降低触控信号在触控走线上的电压降，降低功耗，提升触控信号的传输精度。

基于上述实施方式，在其他实施方式中，如图14和图15所示，垫高结构包括第一垫高结构61和第二垫高结构62；第一垫高结构61在衬底基板10所在平面上的垂直投影与第一走线30在衬底基板10所在平面上的垂直投影相交叠；第二垫高结构62在衬底基板10所在平面上的垂直投影与第二走线40在衬底基板10所在平面上的垂直投影相交叠。如此，结合本发明技术方案可知，由于第一垫高结构61的存在，在第一绝缘层20位于第一走线段与第二走线段之间的第一表面上会形成沿第一方向延伸的第一台阶，而第一台阶的斜面即为坡面21。同时由于第二垫高结构62的存在，在第一绝缘层20位于第一走线段与第二走线段之间的第一表面上会形成沿第一方向延伸的第二台阶，而第二台阶的斜面亦为坡面21。因此，该实施方式能够形成面向第一走线30的坡面21以及面向第二走线40的坡面21，使得第一走线段的金属氧化物和第二走线段的金属氧化物在坡面21处均需要爬坡，有效阻挡了两条走线段的金属氧化物向对方扩散，进而防止第一走线与第二走线短接。

在一些实施例方式中，第二走线为触控走线，第二垫高结构为导体，第二走线通过至少一个通孔与第二垫高结构电连接。参考图16，当第二走线40为触控走线且第二垫高结构62为导体时，在利用第二垫高结构62形成坡面21的同时，将第二走线40通过通孔与第二垫高结构62电连接，能够降低触控走线的阻抗，从而能够降低触控信号在触控走线上的电压降，降低功耗，提升触控信号的传输精度。

上述各实施方式中，阵列基板还包括位于衬底基板和第一绝缘层之间的第一金属层，第一金属层包括多条沿第二方向延伸且沿第一方向排列的扫描线以及至少一条沿第一方向延伸的虚拟走线，虚拟走线与扫描线电绝缘，且虚拟走线为垫高结构。如此，垫高结构可以与扫描线在同一道光刻工艺中制备，能够避免增加光刻工艺，即可以提升阵列基板的制备效率，又可以节约成本。

在一些实施方式中，如图17所示，阵列基板还包括像素电路层、第一电极层70、第三绝缘层80和第二电极层90，像素电路层包括第一金属层(即垫高结构60所在的金属层)、第一绝缘层20和第二金属层，第二金属层包括第一走线30和第二走线40，第一走线30为数据走线，第二走线40为触控走线，第三绝缘层80为无机层，第一电极层70位于第二绝缘层50远离衬底基板10一侧的表面，第二绝缘层50、第一电极层70、第三绝缘层80和第二电极层90层叠设置，第二电极层90通过过孔与第二走线40连接。可选的，上述阵列基板能够采用7mask工艺制备，其中，第二电极层90可包括触控电极，触控电极通过贯穿第三绝缘层80与第二绝缘层50的过孔与触控走线电连接；或者，第一电极层70可包括触控电极，第二电极层90可包括跨桥结构，触控电极通过跨桥结构与触控走线电连接(图17所示结构)。

此外，本发明实施例还提供了一种显示面板，包括上述任意一实施例提供的阵列基板。

最后，本发明实施例还提供了一种显示装置，包括上述实施例提供的显示面板。如图18所示，显示装置200包括本发明实施例提供的显示面板100。该显示装置可以是手机、电脑、电视和车载显示装置等其他具有显示功能的显示装置，本发明实施例不做具体限定。本发明实施例提供的显示装置200，具有本发明实施例提供的阵列基板的有益效果，具体可以参考上述实施例对于阵列基板的具体说明，本发明实施例在此不再赘述。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种阵列基板，其特征在于，包括：

衬底基板和位于所述衬底基板一侧的第一绝缘层；

第一走线和第二走线，均位于所述第一绝缘层的远离所述衬底基板一侧的第一表面，多条所述第一走线沿第一方向延伸且沿第二方向排列，多条所述第二走线沿所述第一方向延伸且沿所述第二方向排列，所述第一方向与所述第二方向相交；

第二绝缘层，覆盖于所述第一绝缘层的所述第一表面、所述第一走线的表面以及所述第二走线的表面，所述第二绝缘层为无机层；

其中，所述第一走线包括第一走线段，所述第二走线包括第二走线段，在所述第二方向上，所述第一走线段与所述第二走线段重叠，所述第一走线段与所述第二走线段之间的间距小于或等于短接距离阈值，所述第一绝缘层的所述第一表面包括至少一段坡面，所述坡面沿所述第一方向延伸，且位于所述第一走线段和所述第二走线段之间。

2.根据权利要求1所述的阵列基板，其特征在于，在所述第二方向上，所述第一走线段与所述坡面的至少部分重叠。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个像素单元，沿所述第二方向，所述第一走线和所述第二走线位于相邻的所述像素单元之间。

4.根据权利要求1所述的阵列基板，其特征在于，还包括位于所述衬底基板和所述第一绝缘层之间的至少一段垫高结构，所述垫高结构沿所述第一方向延伸，使得所述第一绝缘层的所述第一表面形成所述坡面。

5.根据权利要求4所述的阵列基板，其特征在于，所述垫高结构在所述衬底基板所在平面上的垂直投影位于相邻的所述第一走线和所述第二走线在所述衬底基板所在平面上的垂直投影之间。

6.根据权利要求4所述的阵列基板，其特征在于，所述垫高结构在所述衬底基板所在平面上的垂直投影与所述第一走线在所述衬底基板所在平面上的垂直投影相交叠。

7.根据权利要求4所述的阵列基板，其特征在于，所述垫高结构在所述衬底基板所在平面上的垂直投影与所述第二走线在所述衬底基板所在平面上的垂直投影相交叠。

8.根据权利要求4所述的阵列基板，其特征在于，所述垫高结构包括第一垫高结构和第二垫高结构；所述第一垫高结构在所述衬底基板所在平面上的垂直投影与所述第一走线在所述衬底基板所在平面上的垂直投影相交叠；所述第二垫高结构在所述衬底基板所在平面上的垂直投影与所述第二走线在所述衬底基板所在平面上的垂直投影相交叠。

9.根据权利要求7所述的阵列基板，其特征在于，所述第二走线为触控走线，所述垫高结构为导体，所述第二走线通过至少一个通孔与所述垫高结构电连接。

10.根据权利要求4所述的阵列基板，其特征在于，还包括位于所述衬底基板和所述第一绝缘层之间的第一金属层，所述第一金属层包括多条沿所述第二方向延伸且沿所述第一方向排列的扫描线以及至少一条沿所述第一方向延伸的虚拟走线，所述虚拟走线与所述扫描线电绝缘，且所述虚拟走线为所述垫高结构。

11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括像素电路层、第一电极层、第三绝缘层和第二电极层，所述像素电路层包括所述第一金属层、所述第一绝缘层和第二金属层，所述第二金属层包括所述第一走线和所述第二走线，所述第一走线为数据走线，所述第二走线为触控走线，所述第三绝缘层为无机层，所述第一电极层位于所述第二绝缘层远离所述衬底基板一侧的表面，所述第二绝缘层、所述第一电极层、所述第三绝缘层和所述第二电极层层叠设置，所述第二电极层通过过孔与所述第二走线连接。

12.根据权利要求1所述的阵列基板，其特征在于，所述短接距离阈值为20微米。

13.一种显示面板，其特征在于，包括如权利要求1至12任一项所述的阵列基板。

14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。