CN116860096A - Mcu芯片的rstn复位引脚功能复用控制方法及电路 - Google Patents
Mcu芯片的rstn复位引脚功能复用控制方法及电路 Download PDFInfo
- Publication number
- CN116860096A CN116860096A CN202311134831.3A CN202311134831A CN116860096A CN 116860096 A CN116860096 A CN 116860096A CN 202311134831 A CN202311134831 A CN 202311134831A CN 116860096 A CN116860096 A CN 116860096A
- Authority
- CN
- China
- Prior art keywords
- mcu chip
- rstn
- reset
- control circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种MCU芯片的RSTN复位引脚功能复用控制方法和电路，其在MCU芯片现有的RSTN复位引脚上增设有模式控制电路，通过此模式控制电路识别RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得RSTN复位引脚工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用，节省了MCU芯片IO引脚数量，提高了集成度，降低了芯片成本。而且，本发明中，模式控制电路完全由数字电路组成，不会产生额外的功耗，且电路结构简单，占用的芯片面积小。
Description
技术领域
本发明属于电子电路领域，具体涉及MCU芯片的RSTN复位引脚功能复用控制方法及电路。
背景技术
目前电子产品正朝着高集成度、低成本方向发展，MCU芯片作为电子产品的控制大脑，集成更多的外设功能，以简化整个电子产品系统复杂度、降低产品成本成为迫切需求。而集成更多的外设功能必然导致MCU芯片系统复杂性提高，所需的I/O引脚数量也随之急剧增加。因此提高I/O引脚的功能利用率，充分挖掘每一个引脚的复用功能潜力，将有利于减少MCU芯片的I/O引脚数量，提高芯片的集成度。
传统的MCU芯片的RSTN复位引脚工作原理如图1所示，MCU芯片内设置有施密特触发器，MCU芯片的RSTN复位引脚连接至施密特触发器的输入端，施密特触发器的输出端连接至MCU芯片的CPU内核复位控制电路。MCU芯片正常工作情况下，RSTN复位引脚为高电平输入；当需要对MCU芯片进行复位时，只需给RSTN复位引脚输入一个低电平脉冲，低电平脉冲信号通过施密特触发器滤波后消除意外的抖动，最终产生纯净的低电平脉冲RSTN_CORE信号给CPU内核复位控制电路，将MCU芯片进行复位。该结构RSTN复位引脚只能实现芯片复位信号输入这一单一的功能。
这种传统的RSTN复位引脚只能实现MCU芯片复位这一单一功能，而MCU芯片在生产阶段需要测试模式信号输入，用于使MCU芯片进入测试模式；在MCU芯片正常使用过程中，需要调试时钟信号输入，从而对MCU芯片进行在线调试等操作。测试模式信号输入和调试时钟信号输入需要额外占用两个I/O引脚，导致MCU芯片引脚数量增多、集成度降低、成本增加。
发明内容
本发明的目的是提供一种MCU芯片的RSTN复位引脚功能复用控制方法，其可控制MCU芯片的RSTN复位引脚实现C2CK调试时钟信号输入、测试模式控制使能信号产生和复位信号输入三种功能, 节省了MCU芯片I/O引脚数量，提高了集成度，降低了芯片成本。
本发明的另一目的是提供一种MCU芯片的RSTN复位引脚功能复用控制电路，其可实现MCU芯片的RSTN复位引脚具有C2CK调试时钟信号输入、测试模式控制使能信号产生和复位信号输入三种功能, 节省了MCU芯片I/O引脚数量，提高了集成度，降低了芯片成本。
为了实现上述目的，本发明采用如下技术方案：
MCU芯片的RSTN复位引脚功能复用控制方法，在MCU芯片内部增设模式控制电路，通过所述模式控制电路识别MCU芯片的RSTN复位引脚所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得所述RSTN复位引脚相应地工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用。
进一步地，本发明MCU芯片的RSTN复位引脚功能复用控制方法，当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间小于t1时，所述RSTN复位引脚工作在C2CK调试时钟输入模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t1且小于t2时，其中t2>t1，所述RSTN复位引脚工作在芯片测试模式使能信号产生模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t2时，所述RSTN复位引脚工作在复位信号输入模式。
MCU芯片的RSTN复位引脚功能复用控制电路，包括施密特触发器和模式控制电路，所述施密特触发器的输入端连接MCU芯片的RSTN复位引脚，所述施密特触发器的输出端分别连接所述模式控制电路的输入端和MCU芯片的C2CK调试控制电路，所述模式控制电路的输出端分别连接至MCU芯片的测试模式控制电路和CPU内核复位控制电路；所述模式控制电路的时钟基准输入端连接MCU芯片的系统时钟信号，所述模式控制电路的复位端连接MCU芯片的上电复位信号；所述模式控制电路用于识别MCU芯片的RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，并根据所识别出来的不同的脉冲宽度相应地输出芯片测试模式使能信号或CPU内核复位信号给MCU芯片的测试模式控制电路或CPU内核复位控制电路，从而实现MCU芯片的RSTN复位引脚多功能复用。
所述模式控制电路包括与门一、计数器一、或门一、与门二、计数器二、或门二、延迟单元和测试模式检测器；
所述与门一和所述与门二的一个输入端分别连接MCU芯片的系统时钟信号，所述与门一和所述与门二的另一个输入端分别连接所述计数器一的输出端和所述计数器二的输出端，所述与门一和所述与门二的输出端分别连接所述计数器一和所述计数器二的输入端，使得所述与门一和所述计数器一构成可自关闭的计数器，所述与门二和所述计数器二构成另一可自关闭的计数器；所述计数器二的计数时间t2大于所述计数器一的计数时间t1；
所述延迟单元的输入端连接所述施密特触发器的输出端，所述延迟单元的输出端分别连接至所述或门一和所述或门二的一个输入端，所述或门一和所述或门二的另一个输入端分别连接MCU芯片的上电复位信号，所述或门一和所述或门二的输出端分别连接所述计数器一的复位端和所述计数器二的复位端；
所述计数器一的输出端连接所述测试模式检测器的一个输入端，所述计数器二的输出端分别连接MCU芯片的CPU内核复位控制电路和所述测试模式检测器的另一输入端，所述测试模式检测器的控制端连接所述施密特触发器的输出端，所述测试模式检测器的复位端连接MCU芯片的上电复位信号，所述测试模式检测器的输出端连接MCU芯片的测试模式控制电路。
所述测试模式检测器包括反相器、与门三和D触发器，所述计数器一的输出端连接至所述反相器的输入端，所述反相器的输出端连接所述与门三的一个输入端，所述与门三的另一个输入端连接所述计数器二的输出端，所述与门三的输出端连接所述D触发器的输入端，所述D触发器的控制端连接所述施密特触发器的输出端，所述触发器的复位端连接MCU芯片的上电复位信号，所述触发器的输出端连接MCU芯片的测试模式控制电路。
采用上述技术方案后，本发明MCU芯片的RSTN复位引脚功能复用控制方法和电路，在MCU芯片现有的RSTN复位引脚上增设有模式控制电路，通过此模式控制电路识别RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得RSTN复位引脚工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用，节省了MCU芯片IO引脚数量，提高了集成度，降低了芯片成本。
而且，本发明中，模式控制电路完全由数字电路组成，不会产生额外的静态功耗（只有很小的动态功耗），且电路结构简单，占用的芯片面积小。
附图说明
图1为传统的MCU芯片RSTN复位引脚的工作原理框图；
图2为本发明中MCU芯片RSTN复位引脚的工作原理框图；
图3为图2中模式控制器的工作原理框图；
图4 为图3中测试模式检测器的工作原理框图；
图5为本发明中RSTN复位引脚工作在C2CK调试时钟输入模式的工作时序图；
图6 为本发明中RSTN复位引脚工作在芯片测试模式使能信号产生模式的工作时序图；
图7为本发明中RSTN复位引脚工作在复位信号输入模式的工作时序图。
具体实施方式
本发明MCU芯片的RSTN复位引脚功能复用控制方法，在MCU芯片内部增设模式控制电路，通过所述模式控制电路识别MCU芯片的RSTN复位引脚所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得所述RSTN复位引脚相应地工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用。
进一步地，本发明MCU芯片的RSTN复位引脚功能复用控制方法，当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间小于t1时，所述RSTN复位引脚工作在C2CK调试时钟输入模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t1且小于t2时，其中t2>t1，所述RSTN复位引脚工作在芯片测试模式使能信号产生模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t2时，所述RSTN复位引脚工作在复位信号输入模式。
如图2所示，本发明MCU芯片的RSTN复位引脚功能复用控制电路，包括施密特触发器和模式控制电路，所述施密特触发器的输入端连接MCU芯片的RSTN复位引脚，所述施密特触发器的输出端分别连接所述模式控制电路的输入端和MCU芯片的C2CK调试控制电路，通过所述施密特触发器对MCU芯片外部输入的RSTN_PIN信号进行滤波，得到更加纯净的C2CK(RSTN)信号。C2通信包括时钟信号C2CK和数据信号C2D，当操作人员根据相应的C2通信协议通过上位机对MCU芯片发送通信指令时，所述施密特触发器输出的C2CK信号作为MCU芯片调试时钟输入信号送至MCU芯片的C2CK调试控制电路，用以调试时钟信号输入。
所述模式控制电路的输出端分别连接至MCU芯片的测试模式控制电路和CPU内核复位控制电路；所述模式控制电路的时钟基准输入端连接MCU芯片的系统时钟信号(CLK_IN)，所述模式控制电路的复位端连接MCU芯片的上电复位信号(POR)。所述模式控制电路用于识别MCU芯片的RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，并根据所识别出来的不同的脉冲宽度相应地输出芯片测试模式使能信号或CPU内核复位信号给MCU芯片的测试模式控制电路或CPU内核复位控制电路，从而实现MCU芯片的RSTN复位引脚多功能复用。
本发明中，所述模式控制电路可采用多种电路实现，只要能识别MCU芯片的RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，并根据所识别出来的不同的脉冲宽度相应地输出芯片测试模式使能信号或CPU内核复位信号给MCU芯片的测试模式控制电路或CPU内核复位控制电路即可。
作为一个较佳的实施例，如图3所示，所述模式控制电路包括与门一、计数器一、或门一、与门二、计数器二、或门二、延迟单元和测试模式检测器；
所述与门一和所述与门二的一个输入端分别连接MCU芯片的系统时钟信号(CLK_IN)，所述与门一和所述与门二的另一个输入端分别连接所述计数器一的输出端和所述计数器二的输出端，所述与门一和所述与门二的输出端分别连接所述计数器一和所述计数器二的输入端，使得所述与门一和所述计数器一构成可自关闭的计数器，所述与门二和所述计数器二构成另一可自关闭的计数器；所述计数器二的计数时间t2大于所述计数器一的计数时间t1；
所述延迟单元的输入端连接所述施密特触发器的输出端，所述延迟单元的输出端分别连接至所述或门一和所述或门二的一个输入端，所述或门一和所述或门二的另一个输入端分别连接MCU芯片的上电复位信号(POR)，所述或门一和所述或门二的输出端分别连接所述计数器一的复位端和所述计数器二的复位端；
所述计数器一的输出端连接所述测试模式检测器的一个输入端，所述计数器二的输出端分别连接MCU芯片的CPU内核复位控制电路和所述测试模式检测器的另一输入端，所述测试模式检测器的控制端连接所述施密特触发器的输出端，所述测试模式检测器的复位端连接MCU芯片的上电复位信号(POR)，所述测试模式检测器的输出端连接MCU芯片的测试模式控制电路。
如图4所示，所述测试模式检测器包括反相器、与门三和D触发器，所述计数器一的输出端连接至所述反相器的输入端，所述反相器的输出端连接所述与门三的一个输入端，所述与门三的另一个输入端连接所述计数器二的输出端，所述与门三的输出端连接所述D触发器的输入端D，所述D触发器的控制端连接所述施密特触发器的输出端，所述D触发器的复位端R连接MCU芯片的上电复位信号，所述D触发器的输出端Q连接MCU芯片的测试模式控制电路。
本发明中，CLK_IN信号为MCU系统时钟信号，用来为所述模式控制器中的所述计数器一和所述计数器二提供计时基准；POR信号为MCU芯片上电复位信号，用来为所述模式控制器提供上电复位功能，使MCU芯片上电后所述模式控制器能够进入预设状态（避免进入不确定状态）。当MCU芯片上电复位时，POR信号为高电平，当MCU芯片正常工作时，POR信号为低电平。所述计数器一和所述计数器二的复位端均为高电平复位。所述D触发器的复位端为高电平复位。
本发明的工作原理为：当MCU芯片的RSTN复位引脚所输入的RSTN_PIN信号的低电平脉宽较小（5μs左右）时，此RSTN_PIN信号作为MCU芯片调试时钟输入信号，该状态下不会触发到CPU内核复位信号RSTN_CORE和芯片测试模式使能信号TEST_MODE_EN；当RSTN_PIN信号的低电平脉冲为中等脉宽(20us左右)时，MCU芯片的RSTN复位引脚将触发TEST_MODE_EN信号置高，而不会触发到RSTN_CORE信号，此时MCU芯片进入测试模式； 当RSTN_PIN信号的低电平脉宽较大(100us以上)时，MCU芯片的RSTN复位引脚将触发RSTN_CORE信号产生低电平脉冲，而不会触发TEST_MODE_EN信号，此时MCU芯片将进入复位状态。
具体地，当MCU芯片正常工作状态下所述施密特触发器输出的RSTN信号为高电平，所述或门一和所述或门二分别输出高电平给所述计数器一和所述计数器二的复位端，所述计数器一和所述计数器二均处于复位状态，所述计数器一所输出的FALL_DLY1信号和所述计数器二所输出的FALL_DLY2信号（RSTN_CORE信号）均被复位为高电平，此时所述与门一和所述与门二分别对CLK_IN输入使能。
当RSTN信号的低电平脉冲来临时，此时POR信号为低电平，所述或门一和所述或门二分别输出低电平给所述计数器一和所述计数器二的复位端，所述计数器一和所述计数器二解除复位而进入计数状态，如前面所述，所述计数器一计满需要时间为t1，所述计数器二计满需要时间为t2，且t2>t1。
所述测试模式检测器通过检测FALL_DLY1信号和FALL_DLY2信号的状态，决定是否将TEST_MODE_EN信号置高，MCU芯片首次上电复位后TEST_MODE_EN信号将被POR信号置低。
如果RSTN信号的低电平脉宽持续时间<t1，则所述计数器一、二均未计满就会再遇上RSTN信号的高电平脉冲，使得所述计数器一、二都再次进入复位状态，FALL_DLY1信号和FALL_DLY2信号（RSTN_CORE信号）一直保持为高电平而不会产生低电平脉冲，即，不会触发MCU芯片的CPU内核复位控制电路。而且，所述反相器输出低电平，所述与门三输出低电平给所述D触发器，所述D触发器输出的TEST_MODE_EN信号为低电平，也不会触发MCU芯片的测试模式控制电路。
如果RSTN信号的低电平脉宽持续时间大于t1且小于t2，则经过t1时间延迟后所述计数器一将被计满，所述计数器一输出的FALL_DLY1信号将被置低，此时所述与门一对CLK_IN信号输入禁能，所述计数器一停止计数，FALL_DLY1信号保持为低电平。此时所述计数器二未被计满，FALL_DLY2信号（RSTN_CORE信号）一直保持为高电平而不会产生低电平脉冲，即，不会触发MCU芯片的CPU内核复位控制电路。所述D触发器为上升沿触发电路，只有在RSTN信号上升沿时刻，输入信号D才能被传输到输出端Q。因此，当RSTN信号的低电平脉冲来临后，在RSTN信号上升沿时刻，所述D触发器将检测FALL_DLY1信号和FALL_DLY2信号的状态，如果此时FALL_DLY1信号为低电平且FALL_DLY2信号为高电平，所述反相器输出高电平给所述与门三，所述与门三输出高电平给所述D触发器，所述D触发器输出高电平，则TEST_MODE_EN信号将会被置高，MCU芯片进入测试模式，否则TEST_MODE_EN信号一直保持为低电平。直至RSTN信号变为高电平并延迟t3时间后（t3为所述延迟单元的延迟时间，t3主要由生产工艺片间离散和电路版图走线长度不匹配所决定，作用是保证FALL_DLY1信号和FALL_DLY2信号上升沿比RSIN信号的上升沿晚，因此t3时间很短，一般几个ns就可以了），则FALL_DLY1信号由于所述计数器一复位而被置高，FALL_DLY2信号同样由于所述计数器二复位而被置高。
如果RSTN信号的低电平脉宽持续时间大于t2，则所述计数器一计满，FALL_DLY1信号保持为低电平，所述计数器二也计满，FALL_DLY2信号（RSTN_CORE信号）也保持为低电平，此时MCU芯片将进入复位状态。而所述与门三输出低电平，所述D触发器输出的TEST_MODE_EN信号为低电平，不会触发测试模式。
本发明中，MCU芯片的RSTN复位引脚功能复用控制的工作时序如图5－7所示，调整所述计数器二的计数时间t2，使t2=k*t1(k>1)。
图5对应为RSTN复位引脚工作在C2CK时钟信号输入模式的工作时序图，MCU芯片首次上电复位后，上电复位控制电路的输出端将产生一段高电平复位脉冲，之后保持为低电平。即，MCU芯片首次上电复位后，由于高电平复位脉冲（POR信号）的作用，所述计数器一和所述计数器二会被POR信号复位，FALL_DLY1信号和FALL_DLY2信号被复位为高电平，而TEST_MODE_EN信号被POR信号复位为低电平；当RSTN_PIN信号为高速时钟信号时（调试时钟信号通常为高速时钟信号），由于高速时钟信号的低电平脉宽很短（小于t1和t2，一般为5μs左右），FALL_DLY1信号和FALL_DLY2信号一直保持为高电平，因而不会触发到RSTN_CORE（FALL_DLY2）信号和TEST_MODE_EN信号。
图6对应为RSTN复位引脚工作在芯片测试模式使能信号产生模式的工作时序图，当RSTN_PIN信号的低电平脉冲的脉宽大于t1且小于t2时，FALL_DLY1信号将产生低电平脉冲，而FALL_DLY2信号一直保持为高电平；所述D触发器为上升沿触发电路，只有在RSTN信号上升沿时刻，输入信号D才能被传输到输出端Q，因此当RSTN信号上升沿来临时刻TEST_MODE_EN信号将被置高，而RSTN_CORE（FALL_DLY2）信号则一直保持高电平，不会使MCU芯片进入复位状态。MCU芯片进入测试模式后，需要有相应机制能够使MCU芯片退出测试模式而进入正常工作模式，在MCU芯片工作在测试模式情况下，通过RSTN复位引脚输入一个低电平脉冲，使该低电平脉冲的脉宽小于t1（由于没有操作人员通过上位机对MCU芯片给出通信指令，该低电平脉冲不会被误认为是调试时钟输入信号），则在该低电平脉冲上升沿时刻FALL_DLY1信号和FALL_DLY2信号均为高电平，TEST_MODE_EN信号将被置低，芯片测试模式被解除而进入正常工作模式。
图7对应为RSTN复位引脚工作在复位信号输入模式的工作时序图，当RSTN_PIN信号的低电平脉冲的脉宽大于t1和t2时，FALL_DLY1信号和FALL_DLY2信号都将产生低电平脉冲，RSTN_CORE（FALL_DLY2）信号低电平脉冲来临时，MCU芯片将进入复位状态；而TEST_MODE_EN信号一直保持为低电平，因此芯片不会进入测试模式。
本发明MCU芯片的RSTN复位引脚功能复用控制方法和电路，在MCU芯片现有的RSTN复位引脚上增设有模式控制电路，通过此模式控制电路识别RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得RSTN复位引脚工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用，节省了MCU芯片IO引脚数量，提高了集成度，降低了芯片成本。
而且，本发明中，模式控制电路完全由数字电路组成，不会产生额外的静态功耗（只有很小的动态功耗），且电路结构简单，占用的芯片面积小。
以上所述，仅是本发明较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实例所作的任何细微修改，等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (5)
1. MCU芯片的RSTN复位引脚功能复用控制方法，其特征在于：在MCU芯片内部增设模式控制电路，通过所述模式控制电路识别MCU芯片的RSTN复位引脚所输入的低电平脉冲的脉冲宽度，根据所识别出来的不同的脉冲宽度使得所述RSTN复位引脚相应地工作在C2CK调试时钟输入模式、芯片测试模式使能信号产生模式或复位信号输入模式，从而实现RSTN复位引脚多功能复用。
2.根据权利要求1所述的MCU芯片的RSTN复位引脚功能复用控制方法，其特征在于：当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间小于t1时，所述RSTN复位引脚工作在C2CK调试时钟输入模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t1且小于t2时，其中t2>t1，所述RSTN复位引脚工作在芯片测试模式使能信号产生模式；当所述RSTN复位引脚所输入的低电平脉冲的脉宽持续时间大于t2时，所述RSTN复位引脚工作在复位信号输入模式。
3. MCU芯片的RSTN复位引脚功能复用控制电路，其特征在于：包括施密特触发器和模式控制电路，所述施密特触发器的输入端连接MCU芯片的RSTN复位引脚，所述施密特触发器的输出端分别连接所述模式控制电路的输入端和MCU芯片的C2CK调试控制电路，所述模式控制电路的输出端分别连接至MCU芯片的测试模式控制电路和CPU内核复位控制电路；所述模式控制电路的时钟基准输入端连接MCU芯片的系统时钟信号，所述模式控制电路的复位端连接MCU芯片的上电复位信号；所述模式控制电路用于识别MCU芯片的RSTN复位引脚上所输入的低电平脉冲的脉冲宽度，并根据所识别出来的不同的脉冲宽度相应地输出芯片测试模式使能信号或CPU内核复位信号给MCU芯片的测试模式控制电路或CPU内核复位控制电路，从而实现MCU芯片的RSTN复位引脚多功能复用。
4.根据权利要求3所述的MCU芯片的RSTN复位引脚功能复用控制电路，其特征在于：所述模式控制电路包括与门一、计数器一、或门一、与门二、计数器二、或门二、延迟单元和测试模式检测器；
所述与门一和所述与门二的一个输入端分别连接MCU芯片的系统时钟信号，所述与门一和所述与门二的另一个输入端分别连接所述计数器一的输出端和所述计数器二的输出端，所述与门一和所述与门二的输出端分别连接所述计数器一和所述计数器二的输入端，使得所述与门一和所述计数器一构成可自关闭的计数器，所述与门二和所述计数器二构成另一可自关闭的计数器；所述计数器二的计数时间t2大于所述计数器一的计数时间t1；
所述延迟单元的输入端连接所述施密特触发器的输出端，所述延迟单元的输出端分别连接至所述或门一和所述或门二的一个输入端，所述或门一和所述或门二的另一个输入端分别连接MCU芯片的上电复位信号，所述或门一和所述或门二的输出端分别连接所述计数器一的复位端和所述计数器二的复位端；
所述计数器一的输出端连接所述测试模式检测器的一个输入端，所述计数器二的输出端分别连接MCU芯片的CPU内核复位控制电路和所述测试模式检测器的另一输入端，所述测试模式检测器的控制端连接所述施密特触发器的输出端，所述测试模式检测器的复位端连接MCU芯片的上电复位信号，所述测试模式检测器的输出端连接MCU芯片的测试模式控制电路。
5.根据权利要求4所述的MCU芯片的RSTN复位引脚功能复用控制电路，其特征在于：所述测试模式检测器包括反相器、与门三和D触发器，所述计数器一的输出端连接至所述反相器的输入端，所述反相器的输出端连接所述与门三的一个输入端，所述与门三的另一个输入端连接所述计数器二的输出端，所述与门三的输出端连接所述D触发器的输入端，所述D触发器的控制端连接所述施密特触发器的输出端，所述触发器的复位端连接MCU芯片的上电复位信号，所述触发器的输出端连接MCU芯片的测试模式控制电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311134831.3A CN116860096B (zh) | 2023-09-05 | 2023-09-05 | Mcu芯片的rstn复位引脚功能复用控制方法及电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311134831.3A CN116860096B (zh) | 2023-09-05 | 2023-09-05 | Mcu芯片的rstn复位引脚功能复用控制方法及电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116860096A true CN116860096A (zh) | 2023-10-10 |
| CN116860096B CN116860096B (zh) | 2023-11-21 |
Family
ID=88219525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311134831.3A Active CN116860096B (zh) | 2023-09-05 | 2023-09-05 | Mcu芯片的rstn复位引脚功能复用控制方法及电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116860096B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117478114A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
| CN120652267A (zh) * | 2025-08-08 | 2025-09-16 | 深圳市微源半导体股份有限公司 | 测试模式控制电路、方法及芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040251924A1 (en) * | 2001-11-09 | 2004-12-16 | Satoshi Sudou | Semiconductor device tester |
| CN112039516A (zh) * | 2020-09-04 | 2020-12-04 | 珠海昇生微电子有限责任公司 | 一种芯片引脚复用电路和方法 |
| WO2021204611A2 (en) * | 2020-04-07 | 2021-10-14 | Commsolid Gmbh | Method and apparatus for performing a secure test mode of a soc |
| CN215420141U (zh) * | 2021-08-12 | 2022-01-04 | 上海海事大学 | 一种基于单片机的二相混合式步进电机控制系统 |
| WO2022237486A1 (zh) * | 2021-05-14 | 2022-11-17 | 上海磐启微电子有限公司 | 接口复用的芯片和芯片的调试系统 |
| CN116111816A (zh) * | 2023-02-21 | 2023-05-12 | 江苏中科汉韵半导体有限公司 | 高效率栅驱动电路 |
| CN116247932A (zh) * | 2023-03-07 | 2023-06-09 | 电子科技大学 | 一种用于高效buck变换器多工作模式自适应的控制逻辑电路 |
-
2023
- 2023-09-05 CN CN202311134831.3A patent/CN116860096B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040251924A1 (en) * | 2001-11-09 | 2004-12-16 | Satoshi Sudou | Semiconductor device tester |
| WO2021204611A2 (en) * | 2020-04-07 | 2021-10-14 | Commsolid Gmbh | Method and apparatus for performing a secure test mode of a soc |
| CN112039516A (zh) * | 2020-09-04 | 2020-12-04 | 珠海昇生微电子有限责任公司 | 一种芯片引脚复用电路和方法 |
| WO2022237486A1 (zh) * | 2021-05-14 | 2022-11-17 | 上海磐启微电子有限公司 | 接口复用的芯片和芯片的调试系统 |
| CN215420141U (zh) * | 2021-08-12 | 2022-01-04 | 上海海事大学 | 一种基于单片机的二相混合式步进电机控制系统 |
| CN116111816A (zh) * | 2023-02-21 | 2023-05-12 | 江苏中科汉韵半导体有限公司 | 高效率栅驱动电路 |
| CN116247932A (zh) * | 2023-03-07 | 2023-06-09 | 电子科技大学 | 一种用于高效buck变换器多工作模式自适应的控制逻辑电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117478114A (zh) * | 2023-12-28 | 2024-01-30 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
| CN117478114B (zh) * | 2023-12-28 | 2024-03-08 | 深圳市森威尔科技开发股份有限公司 | 一种复位电路及单io口独立控制的多路复位电路、装置 |
| CN120652267A (zh) * | 2025-08-08 | 2025-09-16 | 深圳市微源半导体股份有限公司 | 测试模式控制电路、方法及芯片 |
| CN120652267B (zh) * | 2025-08-08 | 2025-11-21 | 深圳市微源半导体股份有限公司 | 测试模式控制电路、方法及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116860096B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116860096B (zh) | Mcu芯片的rstn复位引脚功能复用控制方法及电路 | |
| JP5687668B2 (ja) | 最適化されたｊｔａｇインターフェイス | |
| CN107273329B (zh) | 虚拟gpio | |
| JP5355401B2 (ja) | クロックエッジ復元を有するパルスカウンタ | |
| US6989695B2 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
| EP0376034A2 (en) | Event-controlled error injection system | |
| US10732669B2 (en) | Serial peripheral interface and methods of operating same | |
| CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
| US11693461B1 (en) | Module reset circuit, reset unit and SoC reset architecture | |
| US5388225A (en) | Time-domain boundary bridge method and apparatus for asynchronous sequential machines | |
| CN111208892B (zh) | 一种用串行i2c信号对芯片系统实现复位的方法 | |
| US7391241B2 (en) | Bidirectional deglitch circuit | |
| US7039823B2 (en) | On-chip reset circuitry and method | |
| US7443222B1 (en) | Dynamic clock control | |
| CN112445657B (zh) | 一种支持排除故障的电路切换方法及系统 | |
| US20090259892A1 (en) | Method and Apparatus for Producing a Metastable Flip Flop | |
| CN221993894U (zh) | 一种基于cpu和cpld的时统信号处理模块 | |
| CN115144740B (zh) | 一种上电锁存电路、上电锁存装置及上电锁存方法 | |
| EP4372574B1 (en) | Electronic device having m.2 connector compatible with two communication modules, method for making two communication modules be compatible in single m.2 connector, and computer-implemented method thereof | |
| JPH01137353A (ja) | インタフエース回路 | |
| CN117074901A (zh) | 用于测试多周期路径电路的测试电路系统 | |
| TW202445375A (zh) | 內部積體電路介面電路及電子模組 | |
| CN111384939B (zh) | 用于高速接口的esd保护方法 | |
| CN121397793A (zh) | 一种级联系统的容错方法、系统及led驱动芯片电路 | |
| JP2658327B2 (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 361008 402, No. 52, guanri Road, phase II, software park, Xiamen, Fujian Patentee after: Xiamen Youxun Chip Co.,Ltd. Country or region after: China Address before: No. 52 Guanri Road, Phase II, Software Park, Siming District, Xiamen City, Fujian Province, 361008, 402 Patentee before: XIAMEN UX HIGH-SPEED IC Co.,Ltd. Country or region before: China |