CN116860052A

CN116860052A - 一种负反馈稳压电路及前端稳压电路

Info

Publication number: CN116860052A
Application number: CN202310562557.3A
Authority: CN
Inventors: 刘伟峰; 魏小可; 张泽鋆; 艾科; 何滇; 查梦凡
Original assignee: Wuhu Research Institute of Xidian University
Current assignee: Wuhu Research Institute of Xidian University
Priority date: 2023-05-16
Filing date: 2023-05-16
Publication date: 2023-10-10

Abstract

本发明公开了一种负反馈稳压电路及前端稳压电路，其中的负反馈稳压电路包括：第一电阻和第二电阻，二者串联后一端与结型场效应晶体管的源极相连接，另一端接地；第一三极管，基极连接于第一电阻和第二电阻之间，集电极与结型场效应晶体管的源极相连接；第二三极管和第三三极管，二者的基极相互连接，集电极均与第一三极管的发射极相连接，发射极均接地；且第三三极管的基极还有其自身的集电极相连接；第一NMOS管，栅极与第二三极管的集电极相连接，漏极与结型场效应晶体管的栅极相连接并通过一第三电阻后与结型场效应晶体管的源极相连接。本发明中的电路，能够实现输入电压较大范围内变化情况下的输出电压稳压，且结构简单。

Description

一种负反馈稳压电路及前端稳压电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及到一种负反馈稳压电路及前端稳压电路。

背景技术

智能功率集成电路往往具有较宽的输入范围，通常电源输入可在几伏到几十伏之间变化。例如：LED驱动芯片需要高低压电源轨、电机驱动芯片需要在几十伏特的电压变化范围内工作、汽车电池管理芯片需要检测很大范围的电压波动等。而芯片中的逻辑电路模块需要工作在几伏的稳定低压环境下。在常见的稳降压方案中，DC-DC会引入较大的纹波电压，电路也很复杂；LDO因为具有电路结构简单，输出电压稳定而常被使用产生片内的新电源轨。此外，几乎所有的芯片都需要带隙基准电路，现有的带隙基准电路大多在低压环境下设计以避免使用均一性和版图面积更大的高压器件来保证基准电压的高精度。可见，在高压芯片中前端稳压电路不可缺少，该电路常位于供电电源与被供电电源的电路之间，可以实现对过高的电源电压进行预降压、减小电源噪声干扰、提高电源稳定性等功能，其输出电压可以作为芯片中电源模块的工作电源。

由于高压芯片中的逻辑模块及其它模拟模块对自身的工作电压有较高的稳定性要求，因此必须将宽范围变化的电源电压变为稳定低压。传统的解决方案是使用稳压二极管作为前端稳压电路的核心器件，一般直接以稳压二极管的稳压值作为前端降压电路的输出电压，因此需要使用高压偏置电路为稳压二极管提供工作电流，但为了降低偏置电路的功耗往往使用兆欧级别的电阻，使版图的面积增加，成本上升。另外稳压二极管的稳压值往往固定，且其稳压值受温度影响严重。想要在宽温度范围内实现稳定降压往往采用多个不同温度系数的稳压二极管串联使用，但难以兼顾温度稳定性和电源电压大范围变化时输出电压的稳定性和可调性，影响工作于此电压下电路模块的工作状态。

因此，提供一种版图面积较小、成本较低，且在宽温度范围内仍能具有较高的稳定性和可调性的稳压电路，成为亟待解决的问题。

发明内容

因此，为了解决现有技术中出现的上述问题，本申请提供了一种负反馈稳压电路及前端稳压电路。

根据第一方面，本发明提供了一种负反馈稳压电路，耦接于一结型场效应晶体管的栅极和源极之间，结型场效应晶体管的漏极为电源输入端，源极为输出端；负反馈稳压电路包括：

第一电阻和第二电阻，第一电阻和第二电阻串联后一端与结型场效应晶体管的源极相连接，另一端接地；

第一三极管，基极连接于第一电阻和第二电阻之间，集电极与结型场效应晶体管的源极相连接；

第二三极管和第三三极管，二者的基极相互连接，发射极均接地，集电极均与第一三极管的发射极相连接；且第三三极管的基极还与其自身的集电极相连接；

第一NMOS管，栅极与第二三极管的集电极相连接，漏极与结型场效应晶体管的栅极相连接并通过一第三电阻后与结型场效应晶体管的源极相连接。

在可选的实施方式中，负反馈稳压电路还包括：

第四电阻，连接于第二三极管的集电极和第一三极管的发射极之间；第一NMOS管的栅极连接于第二三极管的集电极和第四电阻之间；

第五电阻，连接于第三三极管的集电极和第一三极管的发射极之间。

在可选的实施方式中，负反馈稳压电路还包括：

第六电阻，与第二三极管的发射极相连接。

根据第二方面，本发明还提供了一种前端稳压电路，包括：

上述第一方面任一实施方式所述的负反馈稳压电路；

带隙基准电路，包括电流源、第七电阻、第二NMOS管和第三NMOS管，其中，电流源的第一输入端和第二输入端均与负反馈稳压电路的输出端相连接；第二NMOS管的漏极与电流源的第一输出端相连接，源极接地；第七电阻的一端与电流源的第二输出端以及第三NMOS管的栅极相连接，另一端与第二NMOS管的栅极以及第三NMOS管的漏极相连接；第三NMOS管的源极接地；电流源的第二输出端输出带隙基准电压。

在可选的实施方式中，电流源包括：

第一PMOS管和第二PMOS管，二者的源极即分别为电流源的第一输入端和第二输入端，二者的栅极相互连接，且第一PMOS管的栅极还连接至其自身的漏极；

第四NMOS管和第五NMOS管，二者的漏极分别与第一PMOS管和第二PMOS管的漏极相连接，二者的栅极相互连接，且第五NMOS管的栅极还连接至其自身的漏极；二者的源极即分别为电流源的第一输出端和第二输出端；

带隙基准电路还包括：

第三PMOS管和第四PMOS管，二者的源极均与负反馈稳压电路的输出端相连接；第三PMOS管的栅极连接于第一PMOS管的漏极和第四NMOS管的漏极之间；第四PMOS管的栅极与第三PMOS管的漏极相连接，漏极连接于第二PMOS管的漏极和第五NMOS管的漏极之间。

在可选的实施方式中，带隙基准电路还包括：

第一电容，一端与第四PMOS管的栅极相连接，另一端接地。

在可选的实施方式中，前端稳压电路还包括：

线性稳压电路，包括运算放大器、第五PMOS管、第八电阻和第九电阻；运算放大器的反相输入端与电流源的第二输出端相连接，输出端与第五PMOS管的栅极相连接；第五PMOS管的源极与负反馈稳压电路的输出端相连接，漏极依次连接第八电阻和第九电阻后接地；运算放大器的正相输入端连接于第八电阻和第九电阻之间；

第五PMOS管的漏极和第八电阻之间输出线性电压。

在可选的实施方式中，线性稳压电路还包括：

第二电容，一端与运算放大器的输出端以及第五PMOS管的栅极相连接，另一端与第五PMOS管的漏极和第八电阻相连接；第五PMOS管的漏极和第二电容之间输出线性电压。

本发明提供的技术方案，具有如下优点：

1、本发明提供的负反馈稳压电路，通过设置第一电阻、第二电阻、第一三极管、第二三极管和第三三极管，在结型场效应晶体管的栅极和源极之间形成负反馈，使得结型场效应晶体管的源极输出电位因外界因素影响上升时，栅端电位随之反向变化而减小，进而使得结型场效应晶体管的栅源电压降低、漏源电压升高，最终使得因外界因素影响上升的源极输出电位重新被拉低，实现稳压；同时，通过设置漏极与结型场效应晶体管的栅极和源极(和源极之间的连接为通过一第三电阻的间接连接)相连接的第一NMOS管，使得结型场效应晶体管工作于恒流区，其Ids以及VGS确定时，再被第一NMOS管的限定而栅极电位恒定，进而实现源端电位恒定；最终，该负反馈稳压电路以较为简单的电路结构有效实现了较大范围的输入电源下的输出电压稳定。

2、本发明提供的前端稳压电路，通过设置具有钳位效果、第一输出端和第二输出端的输出电位几乎相等的电流源，再在电流源的第一输出端和第二输出端之间设置第二NMOS管、第三NMOS管和第七电阻，使得第七电阻上的电流为第二NMOS管、第三NMOS管的栅源电压之差与R7阻值之比的一个正温电流，也即使第七电阻上的电压为一正温电压，而第三NMOS管的栅源电压为负温电压，因此，该前端稳压电路能够输出不随温度以及负反馈稳压电路的输出电压的变化而变化的带隙基准电压，电压输出稳定性较高。

3、本发明提供的前端稳压电路，通过设置线性稳压电路提高了整个电路的电源抑制比，进一步提高了电路整体的稳压效果。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1提供的一种负反馈稳压电路的结构示意图；

图2为本发明实施例1提供的另一种负反馈稳压电路的结构示意图；

图3为本发明实施例2提供的一种前端稳压电路的结构示意图；

图4为本发明实施例2提供的另一种前端稳压电路的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

图1示出了本实施例一种实施方式中的负反馈稳压电路的结构示意图，具体地，如图1所示，该负反馈稳压电路设置于耦接于一结型场效应晶体管的栅极和源极之间(图1中以结型场效应晶体管为N沟道结型场效应晶体管NJFET为例进行示出)，以对结型场效应晶体管的漏极所连接的的电压输入端所输入的电源电压(也即图1中的VIN，该电源电压可具有较大的波动范围，如8V～45V)进行稳定低压输出(也即图1中VO1，该电压为一较为稳定的值，如，5V)。

具体地，如图1所示，该负反馈稳压电路包括第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1、第二三极管Q2、第三三极管Q3和第一NMOS管MN1，其中，第一电阻R1和第二电阻R2串联后一端与结型场效应晶体管的源极相连接，另一端接地；第一三极管Q1的基极连接于第一电阻R1和第二电阻R2之间，集电极与结型场效应晶体管的源极相连接；第二三极管Q2和第三三极管Q3的基极相互连接，发射极均接地，集电极均与第一三极管Q1的发射极相连接；且第三三极管Q3的基极还与其自身的集电极相连接；第一NMOS管MN1的栅极与第二三极管Q2的集电极相连接，漏极与结型场效应晶体管的栅极相连接并通过第三电阻R3后与结型场效应晶体管的源极相连接。

本实施例中的负反馈稳压电路，当输入的电源电压VIN从0开始上升时，输出电压VO1未建立稳定的电压，第一NMOS管MN1不导通，因而结型场效应晶体管NJFET的栅源电压V_GSNFET＝0，结型场效应晶体管NJFET导通，电路正常启动；当电源电压VIN上升时，输出电压VO1相应地也开始提升，并经过第一电阻R1和第二电阻R2采样作用于第一三极管Q1的基极；当电源电压VIN上升至第一三极管Q1、第二三极管Q2和第三三极管Q3均导通时，第二三极管Q2的集电极电位(也即图1中B点的电位)开始抬升逐渐使第一NMOS管MN1导通；工作于饱和或线性区的第一NMOS管MN1使其栅极电位(也即图1中B点的电位)和其漏极电位(也即图1中C点的电位)的变化趋势相反，因此实现了结型场效应晶体管NJFET的栅极和源极之间的负反馈(图1中B点的电位对应于结型场效应晶体管NJFET的源极电位，图1中C点的电位对应于结型场效应晶体管NJFET的栅极电位)；当结型场效应晶体管NJFET工作于恒流区时，其漏极电流I_ds确定，栅源电压V_GSNFET也随之确定，而第一NMOS管MN1使结型场效应晶体管NJFET的栅极电位恒定，故结型场效应晶体管源端电位恒定为|VGS|。

同时，结型场效应晶体管NJFET的栅极和源极之间负反馈，使得：当外界因素使输出电压VO1升高时，第一三极管Q1的基极电位(也即图1中A点的电位)和第二三极管Q2的集电极电位(也即图1中B点的电位，也即第一NMOS管MN1的栅极电位)升高，使第一NMOS管MN1的漏极电位(也即图1中C点的电位)降低、结型场效应晶体管NJFET的栅源电压V_GSNFET降低；也即，当外界因素使输出电压VO1升高的过程中，结型场效应晶体管NJFET的栅源电压V_GSNFET降低，其漏源电压V_DSNFET随之增大，最终使得其源极电位(输出电压VO1)减小。

最终，该电路的输出电压VO1受外界因素影响变化时，由于自身结构的负反馈作用可使输出电压值相对稳定。

为了进一步提高电路的稳定性，如图2所示，在本实施例的可选实施方式中，负反馈稳压电路还可以包括第四电阻R4、第五电阻R5和第六电阻R6，其中，第四电阻R4连接于第二三极管Q2的集电极和第一三极管Q1的发射极之间(此时，第一NMOS管MN1的栅极连接于第二三极管Q2的集电极和第四电阻R4之间)；第五电阻R5连接于第三三极管Q3的集电极和第一三极管Q1的发射极之间；第六电阻R6的一端与第二三极管Q2的发射极相连接，另一端接地。

综上，本实施例中的负反馈稳压电路，通过设置第一电阻R1、第二电阻R2、第一三极管Q1、第二三极管Q2和第三三极管Q3，在结型场效应晶体管的栅极和源极之间形成负反馈，使得结型场效应晶体管的源极输出电位因外界因素影响上升时，栅端电位随之反向变化而减小，进而使得结型场效应晶体管的栅源电压降低、漏源电压升高，最终使得因外界因素影响上升的源极输出电位重新被拉低，实现稳压；同时，通过设置漏极与结型场效应晶体管的栅极和源极(和源极之间的连接为通过一第三电阻R3的间接连接)相连接的第一NMOS管MN1，使得结型场效应晶体管工作于恒流区，其Ids以及VGS确定时，再被第一NMOS管MN1限定而栅极电位恒定，进而实现源端电位恒定；最终，本实施例中的负反馈稳压电路以较为简单的电路结构有效实现了较大范围的输入电源下的输出电压稳定。

实施例2

图3示出了本实施例一种实施方式中的前端稳压电路的结构示意图，如图3所示，该前端稳压电压电路在包括上述实施例1中的负反馈稳压电路的基础上，还包括一带隙基准电路。

如图3所示，带隙基准电路包括电流源、第七电阻R7、第二NMOS管MN2和第三NMOS管MN3，其中，电流源的第一输入端和第二输入端均与负反馈稳压电路的输出端VO1相连接；第二NMOS管MN2的漏极与电流源的第一输出端相连接，源极接地；第七电阻R7的一端与电流源的第二输出端以及第三NMOS管MN3的栅极相连接，另一端与第二NMOS管MN2的栅极以及第三NMOS管MN3的漏极相连接；第三NMOS管MN3的源极接地；电流源的第二输出端(也即图3中的F点)输出带隙基准电压。

本实施例中的带隙基准电路，基于电流源的共源共栅结构的屏蔽效应，其第一输出端和第二输出端被钳位，电位几乎相等，因而，第七电阻R7上的电流为第二NMOS管MN2和第三NMOS管MN3的栅源电压之差与其阻值之比，是一个正温电流，也即第七电阻R7上电压为正温电压；而第三NMOS管MN3的栅源电压为负温电压，因此带隙基准电路输出的带隙基准电压(也即图3中F点的电压)不随温度及VO1的变化而变化，稳定性高。

在可选的具体实施方式中，电流源可以为与电源电压无关的电流源，具体地，如图3所示，该电流源可以包括第一PMOS管MP1和第二PMOS管MP2、第四NMOS管MN4和第五NMOS管MN5，其中，第一PMOS管MP1和第二PMOS管MP2的源极即分别为电流源的第一输入端和第二输入端，且第一PMOS管MP1和第二PMOS管MP2的栅极相互连接，第一PMOS管MP1的栅极还连接至其自身的漏极；第四NMOS管MN4和第五NMOS管MN5的漏极分别与第一PMOS管MP1和第二PMOS管MP2的漏极相连接，第四NMOS管MN4和第五NMOS管MN5的栅极相互连接，且第五NMOS管MN5的栅极还连接至其自身的漏极。此时，如图3所示，第四NMOS管MN4和第五NMOS管MN5的源极即分别为电流源的第一输出端和第二输出端。

为了提高电流源的共源共栅屏蔽作用，如图4所示，在可选的实施方式中，可以设置带隙基准电路还包括第三PMOS管MP3和第四PMOS管MP4，第三PMOS管MP3和第四PMOS管MP4的源极均与负反馈稳压电路的输出端VO1相连接，第三PMOS管MP3的栅极连接于第一PMOS管MP1的漏极和第四NMOS管MN4的漏极之间，第四PMOS管MP4的栅极与第三PMOS管MP3的漏极相连接，第四PMOS管MP4的漏极连接于第二PMOS管MP2的漏极和第五NMOS管MN5的漏极之间。

为了提供带隙基准电路的稳定性，如图4所示，在可选的实施方式中，带隙基准电路还可以包括第一电容C1，该第一电容C1一端与第四PMOS管MP4的栅极相连接，另一端接地。

综上，本实施例中的前端稳压电路，通过设置具有钳位效果、第一输出端和第二输出端的输出电位几乎相等的电流源，再在电流源的第一输出端和第二输出端之间设置第二NMOS管MN2、第三NMOS管MN3和第七电阻R7，使得第七电阻R7上的电流为第二NMOS管MN2、第三NMOS管MN3的栅源电压之差与R7阻值之比的一个正温电流，也即使第七电阻R7上的电压为一正温电压，而第三NMOS管MN3的栅源电压为负温电压，因此，该前端稳压电路能够输出不随温度以及负反馈稳压电路的输出电压的变化而变化的带隙基准电压，电压输出稳定性较高。

为了提高本实施例中的前端稳压电路的稳压效果，提高该前端稳压电路的输出电压的电源抑制比，如图4所示，在本实施例的一种可选实施方式中，前端稳压电路还可以包括一线性稳压电路，该线性稳压电路包括运算放大器U1、第五PMOS管MP5、第八电阻R8和第九电阻R9，其中，运算放大器U1的反相输入端与电流源的第二输出端相连接，输出端与第五PMOS管MP5的栅极相连接；第五PMOS管MP5的源极与负反馈稳压电路的输出端VO1相连接，漏极依次连接第八电阻R8和第九电阻R9后接地；运算放大器U1的正相输入端连接于第八电阻R8和第九电阻R9之间。此时，第五PMOS管R9的漏极和第八电阻R8之间输出线性电压VOUT。

本实施例中的运算放大器U1可以为五管放大器或者折叠式共栅共源运算放大器等现有任意一种运算放大器，在此不做限制。

本实施例中的线性稳压电路，其输出的线性电压VOUT＝VF(1+R8/R9)，式中，VF是指图4中的F点电压，也即带隙基准电路输出的带隙基准电压，具有优良的温度稳定性，因此，VOUT也具有优良的温度稳定性。

该线性稳压电路的电源抑制比(从VOUT到VO1的电源抑制比)可以近似表示为：

PSRR＝20log(1/A+(1+R8/R9))，式中，A是指运算放大器的开环增益。

为了提高上述线性稳压电路的稳定性，如图4所示，在可选的实施方式中，线性稳压电路还可以包括第二电容C2，该第二电容的一端与运算放大器U1的输出端以及第五PMOS管MP5的栅极相连接，另一端与第五PMOS管MP5的漏极和第八电阻R8相连接。此时，线性电压的输出端口位于第五PMOS管MP5的漏极和第二电容C2之间。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims

1.一种负反馈稳压电路，其特征在于，耦接于一结型场效应晶体管的栅极和源极之间，所述结型场效应晶体管的漏极为电源输入端，源极为输出端；所述负反馈稳压电路包括：

第一电阻和第二电阻，所述第一电阻和所述第二电阻串联后一端与所述结型场效应晶体管的源极相连接，另一端接地；

第一三极管，基极连接于所述第一电阻和所述第二电阻之间，集电极与所述结型场效应晶体管的源极相连接；

第二三极管和第三三极管，二者的基极相互连接，发射极均接地，集电极均与所述第一三极管的发射极相连接；且所述第三三极管的基极还与其自身的集电极相连接；

第一NMOS管，栅极与所述第二三极管的集电极相连接，漏极与所述结型场效应晶体管的栅极相连接并通过一第三电阻后与所述结型场效应晶体管的源极相连接。

2.根据权利要求1所述的负反馈稳压电路，其特征在于，还包括：

第四电阻，连接于所述第二三极管的集电极和所述第一三极管的发射极之间；所述第一NMOS管的栅极连接于所述第二三极管的集电极和所述第四电阻之间；

第五电阻，连接于所述第三三极管的集电极和所述第一三极管的发射极之间。

3.根据权利要求2所述的负反馈稳压电路，其特征在于，还包括：

第六电阻，与所述第二三极管的发射极相连接。

4.一种前端稳压电路，其特征在于，包括：

权利要求1-3任一项所述的负反馈稳压电路；

带隙基准电路，包括电流源、第七电阻、第二NMOS管和第三NMOS管，其中，所述电流源的第一输入端和第二输入端均与所述负反馈稳压电路的输出端相连接；所述第二NMOS管的漏极与所述电流源的第一输出端相连接，源极接地；所述第七电阻的一端与所述电流源的第二输出端以及所述第三NMOS管的栅极相连接，另一端与所述第二NMOS管的栅极以及所述第三NMOS管的漏极相连接；所述第三NMOS管的源极接地；所述电流源的第二输出端输出带隙基准电压。

5.根据权利要求4所述的前端稳压电路，其特征在于，所述电流源包括：

第一PMOS管和第二PMOS管，二者的源极即分别为所述电流源的所述第一输入端和所述第二输入端，二者的栅极相互连接，且所述第一PMOS管的栅极还连接至其自身的漏极；

第四NMOS管和第五NMOS管，二者的漏极分别与所述第一PMOS管和所述第二PMOS管的漏极相连接，二者的栅极相互连接，且所述第五NMOS管的栅极还连接至其自身的漏极；二者的源极即分别为所述电流源的所述第一输出端和所述第二输出端；

所述带隙基准电路还包括：

第三PMOS管和第四PMOS管，二者的源极均与所述负反馈稳压电路的输出端相连接；所述第三PMOS管的栅极连接于所述第一PMOS管的漏极和所述第四NMOS管的漏极之间；所述第四PMOS管的栅极与所述第三PMOS管的漏极相连接，漏极连接于所述第二PMOS管的漏极和所述第五NMOS管的漏极之间。

6.根据权利要求5所述的前端稳压电路，其特征在于，所述带隙基准电路还包括：

第一电容，一端与所述第四PMOS管的栅极相连接，另一端接地。

7.根据权利要求4-6任一项所述的前端稳压电路，其特征在于，还包括：

线性稳压电路，包括运算放大器、第五PMOS管、第八电阻和第九电阻；所述运算放大器的反相输入端与所述电流源的第二输出端相连接，输出端与所述第五PMOS管的栅极相连接；所述第五PMOS管的源极与所述负反馈稳压电路的输出端相连接，漏极依次连接所述第八电阻和所述第九电阻后接地；所述运算放大器的正相输入端连接于所述第八电阻和所述第九电阻之间；

所述第五PMOS管的漏极和所述第八电阻之间输出线性电压。

8.根据权利要求7所述的前端稳压电路，其特征在于，所述线性稳压电路还包括：

第二电容，一端与所述运算放大器的输出端以及所述第五PMOS管的栅极相连接，另一端与所述第五PMOS管的漏极和所述第八电阻相连接；所述第五PMOS管的漏极和所述第二电容之间输出所述线性电压。