CN116820848A - 一种板卡测试平台及方法 - Google Patents

Abstract

本申请提供一种板卡测试平台及方法，平台包括转接板、第一单板及第二单板；第一单板用于根据测试任务生成第一发生码流，将第一发生码流经第一单板的第一接口和转接板的第一转接接口发送至转接板；转接板用于将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将其经转接板的第三转接接口发送至待测板卡，在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，将其经由转接板的第二转接接口和第二单板的第二接口发送至第二单板；第二单板用于基于测试任务和第一接收码流，确定待测板卡的第一测试结果。实现对不同类型板卡的通用测试，降低了测试的复杂度和成本，缩短开发周期。

Description

一种板卡测试平台及方法

技术领域

本申请实施例涉及服务器技术领域，尤其涉及一种板卡测试平台及方法。

背景技术

板卡是服务器中不可或缺的部分，可以插接在主板上，主要负责外部设备与设于主板上的中央处理器之间的连接。为了降低返工成本，板卡必须通过测试，才能组装成服务器。

相关技术中，在对板卡进行测试的过程中，通常使用包括外部设备和设有中央处理器的主板的测试夹具，测试板卡的链路。其中，中央处理器负责产生数据流和校验数据流，以获取测试结果，从而确定板卡是否通过测试。例如中央处理器对硬盘进行写或者读，以覆盖板卡上的串行解串(Serializer/Deserializer，简称SERDES)链路，从而证明板卡可以用于传输高速的随机数据流。

但是，对于不同的板卡，所需要采用的测试夹具不同。也就是说，相关技术中需要为每种板卡单独开发一种测试夹具，从而导致相关技术中的板卡测试存在测试成本高和前期开发周期长的问题。

发明内容

本申请实施例提供一种板卡测试平台及方法，能够实现对不同类型板卡的通用测试，降低了测试的复杂度和成本，缩短了前期开发周期。

第一方面，本申请实施例提供一种板卡测试平台，包括：

第一单板，其包括第一接口；

第二单板，其包括第二接口；以及

转接板，其包括用于与所述第一接口连接的第一转接接口、用于与所述第二接口连接的第二转接接口以及用于与待测板卡连接的第三转接接口；

其中，所述第一单板用于根据获取的测试任务生成第一发生码流，并将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板用于将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板还用于在获取所述待测板卡发送回的第二转换码流时，将所述第二转换码流转换为与所述第二接口的接口类型匹配的第一接收码流，并将所述第一接收码流经由所述第二转接接口和所述第二接口发送至所述第二单板；

所述第二单板用于基于所述第一接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

板卡测试平台中的第一单板，可以利用转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流发送至待测板卡，从而使得第一转换码流可以流经待测板卡成为第二转换码流。第二转换码流抵达转接板时，转接板可以将第二转换码流转换为与第二单板的第二接口的接口类型匹配的第一接收码流，并将第一接收码流发送至第二单板，使得第二单板可以根据获取的第一接收码流和测试任务，确定待测板卡的第一测试结果。相较于相关技术中需要为不同板卡单独开发相应的测试夹具，从而导致相关技术中的板卡测试存在测试成本高和前期开发周期长的问题而言，本申请实施例可以在对板卡进行测试时，利用转接板，将发送至待测板卡的码流皆转换为与待测板卡的接口类型匹配的码流，从而实现对不同接口类型的待测板卡的通用测试。因此，本申请实施例可以实现对多种待测板卡的通用测试，降低了测试的复杂度和成本，缩短了前期开发周期。

在一种实现方式中，

所述第二单板还用于根据获取的所述测试任务生成第二发生码流，并将所述第二发生码流经由所述第二接口和所述第二转接接口发送至所述转接板；

所述转接板还用于将所述第二发生码流转换为与所述待测板卡的接口类型匹配的第三转换码流，并将所述第三转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板还用于在获取所述待测板卡发送回的第四转换码流时，将所述第四转换码流转换为与所述第一接口的接口类型匹配的第二接收码流，并将所述第二接收码流经由所述第一转接接口和所述第一接口发送至所述第一单板；

所述第一单板还用于基于所述第二接收码流和获取的所述测试任务，确定所述待测板卡的第二测试结果。

第一单板和第二单板可以生成并发送发生码流，通过双向组合测试的方式能够实现对待测板卡的全面测试。另外，相较于相关技术中测试夹具的仅有中央处理器负责产生数据流和校验数据流，外部设备仅负责转发数据流，导致现有技术中的上行和下行组合测试的方式耗时长而言，本实现方式可以实现第一单板和第二单板双向同时测试，提高了测试效率。

在一种实现方式中，所述测试任务包括码流生成指示信息；

所述第一单板用于根据所述码流生成指示信息，生成所述第一发生码流；

所述第二单板用于基于所述第一接收码流和所述码流生成指示信息，确定第一误码率，并将所述第一误码率作为所述第一测试结果；

所述第二单板用于根据所述码流生成指示信息，生成所述第二发生码流；

所述第一单板用于基于所述第二接收码流和所述码流生成指示信息，确定第二误码率，并将所述第二误码率作为所述第二测试结果。

单板可以基于测试任务中的码流生成指示信息生成发生码流，另一单板可以基于码流生成指示信息和接收到的接收码流，确定可以反映待测板卡的情况的误码率，并将误码率作为测试结果，保证了测试结果可以反映待测板卡的真实情况。

在一种实现方式中，

所述码流生成指示信息包括伪随机二进制序列生成指示信息和码型；所述第一单板用于根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第一发生码流；所述第二单板用于根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第二发生码流；

或者，

所述码流生成指示信息包括自定义码流；所述第一单板用于根据所述自定义码流生成所述第一发生码流；所述第二单板用于根据所述自定义码流生成所述第二发生码流。

根据伪随机二进制序列生成指示信息和码型生成伪随机二进制序列，并将伪随机二进制序列作为第一发生码流，可以充分模拟待测板卡在实际的应用场景中的随机数流，使得测试结果可以充分反映待测板卡的实际应用情况；将自定义码流作为第一发生码流能够保证测试过程可控性。

在一种实现方式中，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率大于预设码流速率的情况下，所述测试任务还包括第一配置信息；所述第一配置信息用于配置所述第一重定时器为码流发生器，并配置所述第二重定时器为码流接收器；

所述第一可编程逻辑芯片用于根据所述第一配置信息，生成第一发生配置信息，并向所述第一重定时器发送所述第一发生配置信息；

所述第一重定时器用于根据所述第一发生配置信息生成所述第一发生码流，并将所述第一发生码流发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第一配置信息，生成第一接收配置信息，并向所述第二重定时器发送所述第一接收配置信息；

所述第二重定时器用于根据所述第一接收配置信息，接收所述第一接收码流，并基于所述第一接收码流和所述第一接收配置信息中的码流生成指示信息，确定所述第一测试结果。

单板可以包括可编程逻辑芯片和重定时器，其中，可编程逻辑芯片和重定时器均可以作为码流发生器和码流接收器，用于生成码流和接收码流。主控板可以在识别到当前的码流速率大于预设码流速率的情况下，将与当前的码流速率较为匹配的重定时器配置作为码流发生器和码流接收器，保证了参与测试的单板可以生成符合测试需求的码流。

在一种实现方式中，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率大于预设码流速率的情况下，所述测试任务还包括第一配置信息；所述第一配置信息用于配置所述第一重定时器为码流发生器和码流接收器，并配置所述第二重定时器为码流接收器和码流发生器；

所述第一可编程逻辑芯片用于根据所述第一配置信息，生成第一发生配置信息，并向所述第一重定时器发送所述第一发生配置信息；

所述第一重定时器用于根据所述第一发生配置信息生成所述第一发生码流，并将所述第一发生码流发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第一配置信息，生成第一接收配置信息，并向所述第二重定时器发送所述第一接收配置信息；

所述第二重定时器用于根据所述第一接收配置信息，接收所述第一接收码流，并基于所述第一接收码流和所述第一接收配置信息中的码流生成指示信息，确定所述第一测试结果；

所述第二可编程逻辑芯片用于根据所述第一配置信息，生成第二发生配置信息，并向所述第二重定时器发送所述第二发生配置信息；

所述第二重定时器用于根据所述第二发生配置信息生成所述第二发生码流，并将所述第二发生码流发送至所述转接板；

所述第一可编程逻辑芯片用于根据所述第一配置信息，生成第二接收配置信息，并向所述第一重定时器发送所述第二接收配置信息；

所述第一重定时器用于根据所述第二接收配置信息，接收所述第二接收码流，并基于所述第二接收码流和所述第二接收配置信息中的码流生成指示信息，确定所述第二测试结果。

第一单板和第二单板可以生成并发送发生码流，通过双向组合测试的方式能够实现对待测板卡的全面测试。另外，相较于相关技术中测试夹具的仅有中央处理器负责产生数据流和校验数据流，外部设备仅负责转发数据流，导致现有技术中的上行和下行组合测试的方式耗时长而言，本实现方式可以实现双向同时测试，提高了测试效率。

在一种实现方式中，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率小于或者等于预设码流速率的情况下，所述测试任务还包括第二配置信息；所述第二配置信息用于配置所述第一可编程逻辑芯片为码流发生器，并配置所述第二可编程逻辑芯片为码流接收器；

所述第一可编程逻辑芯片用于根据所述第二配置信息，生成所述第一发生码流，并将所述第一发生码流通过所述第一重定时器发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第二配置信息，通过所述第二重定时器接收所述转接板发送的所述第一接收码流，并基于所述第一接收码流和所述第二配置信息中的码流生成指示信息，确定所述第一测试结果。

单板可以包括可编程逻辑芯片和重定时器，其中，可编程逻辑芯片和重定时器均可以作为码流发生器和码流接收器，用于生成码流和接收码流。主控板可以在识别到当前的码流速率小于或者等于预设码流速率的情况下，将与当前的码流速率较为匹配的可编程逻辑芯片配置作为码流发生器和码流接收器，保证了参与测试的单板可以生成符合测试需求的码流。

在一种实现方式中，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率小于或者等于预设码流速率的情况下，所述测试任务还包括第二配置信息；所述第二配置信息用于配置所述第一可编程逻辑芯片为码流发生器和码流接收器，并配置所述第二可编程逻辑芯片为码流接收器和码流发生器；

所述第一可编程逻辑芯片用于根据所述第二配置信息，生成所述第一发生码流，并将所述第一发生码流通过所述第一重定时器发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第二配置信息，通过所述第二重定时器接收所述转接板发送的所述第一接收码流，并基于所述第一接收码流和所述第二配置信息中的码流生成指示信息，确定所述第一测试结果；

所述第二可编程逻辑芯片用于根据所述第二配置信息，生成所述第二发生码流，并将所述第二发生码流通过所述第二重定时器发送至所述转接板；

所述第一可编程逻辑芯片用于根据所述第二配置信息，通过所述第一重定时器接收所述转接板发送的所述第二接收码流，并基于所述第二接收码流和所述第二配置信息中的码流生成指示信息，确定所述第二测试结果。

第一单板和第二单板可以生成并发送发生码流，通过双向组合测试的方式能够实现对待测板卡的全面测试。另外，相较于相关技术中测试夹具的仅有中央处理器负责产生数据流和校验数据流，外部设备仅负责转发数据流，导致现有技术中的上行和下行组合测试的方式耗时长而言，本实现方式可以实现双向同时测试，提高了测试效率。

在一种实现方式中，所述板卡测试平台包括多个单板，以及与所述多个单板连接的主控板；

所述主控板用于响应于测试请求，从所述多个单板中确定两个单板为所述第一单板和所述第二单板，并分别向所述第一单板和所述第二单板发送所述测试任务。

主控板可以在测试平台包括多个单板的情况下，从多个单板中，确定两个单板分别作为第一单板和第二单板，并将测试任务分别发送至第一单板和第二单板，以使第一单板和第二单板根据测试任务，执行测试过程。此外，可以利用主控板对待测板卡进行单独断电处理，而主控板可以持续进行供电，保证了主控板后续可以快速进入测试状态，缩短了测试耗时，避免了主控板耗费大量时间进行启动。解决了相关技术中存在的每次测试都需要重新启动导致耗费时间较长的问题。

在一种实现方式中，

所述第一单板还用于在所述第一单板经由所述第一接口和所述第一转接接口与所述转接板连接时，将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板用于将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述第二单板还用于在所述第二单板经由所述第二接口与所述待测板卡连接时，通过所述第二接口获取所述待测板卡发送回的第二转换码流，并基于所述第二转换码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

在第一单板通过转接板与待测板卡连接，第二单板直接与待测板卡连接的情况下，待测板卡可以直接将第二转换码流发送至第二单板，无需通过转接板转换码流，提高了测试速度。

在一种实现方式中，

所述第一单板还用于在所述第一单板经由所述第一接口与所述待测板卡连接时，将所述第一发生码流经由所述第一接口发送至所述待测板卡；

所述第二单板还用于在所述第二单板经由所述第二接口与所述待测板卡连接时，通过所述第二接口获取所述待测板卡发送回的第三接收码流，并基于所述第三接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

在第一单板和第二单板与待测板卡的接口类型相同的情况下，第一单板和第二单板皆直接与待测板卡连接，无需通过转接板转换码流，可以直接向待测板卡发送码流，提高了测试速度。

在一种实现方式中，所述板卡测试平台还包括背板；所述主控板和所述多个单板均设置于所述背板上，所述主控板通过所述背板上的走线分别与所述多个单板连接。

板卡测试平台的背板上可以设置主控板和多个单板，以支撑主控板和单板的连接。

第二方面，本申请实施例提供一种板卡测试方法，应用于板卡测试系统，所述板卡测试系统包括待测板卡和板卡测试平台；

所述板卡测试平台包括：第一单板，其包括第一接口；第二单板，其包括第二接口；以及转接板，其包括用于与所述第一接口连接的第一转接接口、用于与所述第二接口连接的第二转接接口以及用于与所述待测板卡连接的第三转接接口；

所述方法包括：

所述第一单板根据获取的测试任务生成第一发生码流，并将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板在获取所述待测板卡发送回的第二转换码流时，将所述第二转换码流转换为与所述第二接口的接口类型匹配的第一接收码流，并将所述第一接收码流经由所述第二转接接口和所述第二接口发送至所述第二单板；

所述第二单板基于所述第一接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

本测试方法中，可以利用转接板将第一单板生成的第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流发送至待测板卡，从而使得第一转换码流可以流经待测板卡变成第二转换码流。还可以利用转接板将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流发送至第二单板，使得第二单板可以根据获取的第一接收码流，确定待测板卡的测试结果。相较于相关技术中需要为不同板卡单独开发相应的测试夹具，从而导致相关技术中的板卡测试存在测试成本高和前期开发周期长的问题而言，本申请实施例的测试方法可以在对板卡进行测试时，利用转接板，将发送至待测板卡的码流皆转换为与待测板卡的接口类型匹配的码流，从而实现对不同接口类型的待测板卡的通用测试。因此，本申请实施例可以实现对多种待测板卡的通用测试，降低了测试的复杂度和成本，缩短了前期开发周期。

在一种实现方式中，所述方法还包括：

所述第二单板根据获取的所述测试任务生成第二发生码流，并将所述第二发生码流经由所述第二接口和所述第二转接接口发送至所述转接板；

所述转接板将所述第二发生码流转换为与所述待测板卡的接口类型匹配的第三转换码流，并将所述第三转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板在获取所述待测板卡发送回的第四转换码流时，将所述第四转换码流转换为与所述第一接口的接口类型匹配的第二接收码流，并将所述第二接收码流经由所述第一转接接口和所述第一接口发送至所述第一单板；

所述第一单板基于所述第二接收码流和获取的所述测试任务，确定所述待测板卡的第二测试结果。

通过双向组合测试的方式能够实现对待测板卡的全面测试。另外，相较于相关技术中测试夹具的仅有中央处理器负责产生数据流和校验数据流，外部设备仅负责转发数据流，导致现有技术中的上行和下行组合测试的方式耗时长而言，本实现方式可以实现双向同时测试，提高了测试效率。

在一种实现方式中，所述测试任务包括码流生成指示信息；

所述第一单板根据获取的测试任务生成第一发生码流，包括：所述第一单板根据所述码流生成指示信息，生成所述第一发生码流；

所述第二单板基于所述第一接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果，包括：所述第二单板基于所述第一接收码流和所述码流生成指示信息，确定第一误码率，并将所述第一误码率作为所述第一测试结果；

所述第二单板根据获取的所述测试任务生成第二发生码流，包括：所述第二单板根据所述码流生成指示信息，生成所述第二发生码流；

所述第一单板基于所述第二接收码流和获取的所述测试任务，确定所述待测板卡的第二测试结果，包括：所述第一单板基于所述第二接收码流和所述码流生成指示信息，确定第二误码率，并将所述第二误码率作为所述第二测试结果。

单板可以基于测试任务中的码流生成指示信息生成发生码流，另一单板可以基于接收到的接收码流和码流生成指示信息，确定可以反映待测板卡的情况的误码率，并将误码率作为测试结果，保证了测试结果可以反映待测板卡的真实情况。

在一种实现方式中，

所述码流生成指示信息包括伪随机二进制序列生成指示信息和码型；

所述第一单板根据所述码流生成指示信息，生成所述第一发生码流，包括：所述第一单板根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第一发生码流；

所述第二单板根据所述码流生成指示信息，生成所述第二发生码流，包括：所述第二单板根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第二发生码流；

或者，

所述码流生成指示信息包括自定义码流；

所述第一单板根据所述码流生成指示信息，生成所述第一发生码流，包括：所述第一单板根据所述自定义码流生成所述第一发生码流；

所述第二单板根据所述码流生成指示信息，生成所述第二发生码流，包括：所述第二单板根据所述自定义码流生成所述第二发生码流。

根据伪随机二进制序列生成指示信息和码型生成伪随机二进制序列，并将伪随机二进制序列作为第一发生码流，可以充分模拟待测板卡在实际的应用场景中的随机数流，使得测试结果可以充分反映待测板卡的实际应用情况；将自定义码流作为第一发生码流能够保证测试过程可控性。

第三方面，本申请实施例还提供一种板卡测试系统，包括待测板卡和第一方面所提供的板卡测试平台。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中的板卡测试系统的结构示意图；

图2为本申请实施例提供的一种板卡测试系统的结构示意图一；

图3a为本申请实施例提供的一种板卡测试系统的结构示意图二；

图3b为本申请实施例提供的一种板卡测试系统的结构示意图三；

图3c为本申请实施例提供的一种板卡测试系统的结构示意图四；

图3d为本申请实施例提供的一种板卡测试系统的结构示意图五；

图4为本申请实施例提供的一种板卡测试系统的结构示意图六；

图5为本申请实施例提供的一种板卡测试方法的流程示意图一；

图6为本申请实施例提供的一种板卡测试方法的流程示意图二；

图7为本申请实施例提供的一种板卡测试方法的流程示意图三；

图8为本申请实施例提供的一种板卡测试方法的流程示意图四；

图9为本申请实施例提供的一种板卡测试方法的流程示意图五。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在根据本实施例的启示下作出的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

相关技术中，在对板卡进行测试的过程中，通常使用包括外部设备和设有中央处理器的主板的测试夹具，测试板卡的链路。其中，中央处理器负责产生数据流和校验数据流，以获取测试结果，从而确定板卡是否通过测试。示例性地，图1为相关技术中的板卡测试系统的结构示意图。如图1所示，板卡测试系统包括测试夹具和待测板卡101，测试夹具包括主板102、设在主板102上的中央处理器103以及外部设备104。中央处理器103可以对外部设备104(如硬盘)进行写或者读，以覆盖待测板卡101上的串行解串(Serializer/Deserializer，简称SERDES)链路，从而证明待测板卡101可以用于传输高速的随机数据流。但是，对于不同的待测板卡，所需要采用的测试夹具不同。此外，在测试结束后，需要对测试夹具进行整体断电，因此每次测试时都需要重新启动，导致耗费时间较长。

本申请实施例提出了一种通用的板卡测试平台，能够实现对不同的待测板卡的通用测试。

图2为本申请实施例提供的一种板卡测试系统的结构示意图一，如图2所示，该板卡测试系统20可以包括：板卡测试平台201和待测板卡202。待测板卡202可以为直通背板，可以为提升卡(Riser Card)，还可以为其他用于连接外部设备和设在主板上的中央处理器的板卡。

板卡测试平台201可以包括转接板2011、第一单板2012以及第二单板2013。

第一单板2012包括第一接口2012a，第二单板2013包括第二接口2013a，转接板2011包括用于与第一接口2012a连接的第一转接接口2011a、用于与第二接口2013a连接的第二转接接口2011b，以及用于与待测板卡202的测试接口202a连接的第三转接接口2011c。

需要说明的是，第一单板2012和第二单板2013可以为集成可编程逻辑芯片功能和重定时器功能的电路板。示例性地，第一单板2012和第二单板2013可以为专用集成电路(Application Specific Integrated Circuit，简称ASIC)。第一单板2012和第二单板2013还可以为设有可编程逻辑芯片和重定时器(Retimer)的电路板。其中，可编程逻辑芯片可以为现场可编程门阵列(Field Programmable Gate Array，简称FPGA)，可以为复杂可编程逻辑器件(Complex Programmable Logic Device，简称CPLD)，还可以为其他可供用户编辑逻辑的芯片。

转接板2011为可以将转接板2011通过输入接口接收到的数据，转接为与目的部件(单板或者待测板卡)的接口类型匹配的数据的电路板。转接板2011上可以设有多种接口类型的输入接口和多种接口类型的输出接口，转接板2011上还可以设有转接芯片或者设有转接电路。其中，接口类型可以为SATA类型、SAS类型、PCIE类型，USB类型，以及MiniSAS类型等等。示例性地，转接芯片可以将USB接口类型的数据，转换为SATA接口类型的数据。示例性地，转接芯片可以为JM20329E芯片，可以为JMS578芯片，还可以为其他具备转接能力的芯片。

在本申请的实施例中，第一单板2012可以获取测试任务。其中，测试任务可以包括码流生成指示信息。

第一单板2012在获取测试任务后，可以根据获取的测试任务，生成第一发生码流。具体地，第一单板2012可以根据测试任务中的码流生成指示信息，生成第一发生码流。

在一种实现方式中，码流生成指示信息可以包括伪随机二进制序列(Pseudo-Random Binary Sequence，简称PRBS)生成指示信息和码型。伪随机二进制序列生成指示信息可以指示用于测试的码流为伪随机二进制序列码流。示例性地，码型可以为PRBS3码型，可以为PRBS9码型，可以为PRBS11码型等等，本申请实施例不对此进行限定。第一单板2012可以根据伪随机二进制序列生成指示信息和码型，生成对应的伪随机二进制序列。在这种情况下，该伪随机二进制序列作为第一发生码流。示例性地，第一单板2012可以根据伪随机二进制序列生成信息和PRBS9码型，生成PRBS9。需要说明的是，第一单板2012利用第一单板2012中的移位寄存器生成伪随机二进制码流。其中，移位寄存器作为一种PRBS发生器，用于生成伪随机二进制码流。PRBS的常规格式是PRBSn，n表示寄存器的长度，如PRBS9表示PRBS码对应的寄存器是9位。移位寄存器可以遍历除000000000以外的所有状态，所以可以遍历的状态为2⁹-1个，也就是说，一个周期所能产生的数据是2⁹-1个，即511bit个数据。同理，PRBS3则表示寄存器长度是3，一个周期的数据流是2³-1个。

本申请实现方式将伪随机二进制序列作为第一发生码流，可以充分模拟待测板卡在实际的应用场景中的随机数流，使得测试结果可以充分反映待测板卡的实际应用情况。

在一种实现方式中，码流生成指示信息可以包括自定义码流。第一单板2012在获取码流生成指示信息中的自定义码流后，可以根据该自定义码流生成第一发生码流。例如，将自定义码流作为第一发生码流。示例性地，自定义码流可以为010101010101010101010101。本申请实现方式还可以将自定义码流作为第一发生码流，保证了测试过程可控性。

第一单板2012将第一发生码流经由第一接口2012a和第一转接接口2011a，发送至转接板2011。

转接板2011可以将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流。例如，将第一发生码流转换为与测试接口202a的类型匹配的第一转换码流。

转接板2011还可以将第一转换码流经由第三转接接口2011c发送至待测板卡202，以使第一转换码流流经待测板卡202上的链路，成为第二转换码流。

转接板2011在接收到待测板卡202发送回的第二转换码流后，将第二转换码流转换为第一接收码流，并将第一接收码流经由第二转接接口2011b和第二接口2013a发送至第二单板2013。在一些实现方式中，第一接收码流与第二接口2013a的接口类型匹配。

第二单板2013在接收到转接板2011发送的第一接收码流时，可以基于第一接收码流和获取的测试任务，确定第一测试结果。

在一种实现方式中，第二单板2013可以根据测试任务中包括的码流生成指示信息，对接收到的第一接收码流进行验证，以计算获取第一误码率。在码流生成指示信息包括伪随机二进制序列生成指示信息和码型的情况下，第二单板2013可以根据伪随机二进制序列生成指示信息和码型，对第一接收码流进行验证，以获取第一误码率。在码流生成指示信息包括自定义码流的情况下，第二单板2013可以根据自定义码流对第一接收码流进行验证，以获取第一误码率。例如，可以通过比较自定义码流和第一接收码流来计算得到第一误码率。

第二单板2013可以根据第一误码率，确定第一测试结果。在一种实现方式中，第二单板2013可以在计算获取第一误码率后，直接将第一误码率作为第一测试结果。在一种实现方式中，第二单板2013可以将第一误码率和预设误码率进行比较，并在判断出第一误码率小于预设误码率时，将“测试合格”作为待测板卡202的第一测试结果。

在一种实现方式中，第二单板2013可以根据测试任务中包括的码流生成指示信息，生成第二发生码流，并比较第二发生码流和接收到的第一接收码流，以计算获取第一误码率，并根据第一误码率确定第一测试结果。

本实施例中，板卡测试平台中的第一单板，可以利用转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流发送至待测板卡，从而使得第一转换码流可以流经待测板卡成为第二转换码流。第二转换码流抵达转接板时，转接板可以将第二转换码流转换为与第二单板的第二接口的接口类型匹配的第一接收码流，并将第一接收码流发送至第二单板，使得第二单板可以根据获取的第一接收码流和测试任务，确定待测板卡的第一测试结果。相较于相关技术中需要为不同板卡单独开发相应的测试夹具，从而导致相关技术中的板卡测试存在测试成本高和前期开发周期长的问题而言，本申请实施例可以在对板卡进行测试时，利用转接板，将发送至待测板卡的码流皆转换为与待测板卡的接口类型匹配的码流，从而实现对不同接口类型的待测板卡的通用测试。因此，本申请实施例可以实现对多种待测板卡的通用测试，降低了测试的复杂度和成本，缩短了前期开发周期。

在一些实现方式中，可以通过第一单板2012向第二单板2013发送码流，以及第二单板2013向第一单板2012发送码流的组合测试方式，对待测板卡202进行全面测试。

在第一单板2012向第二单板2013发送码流以对待测板卡202进行测试的过程中：

第一单板2012可以根据获取的测试任务，生成第一发生码流，并将第一发生码流经由第一接口2012a和第一转接接口2011a发送至转接板2011。转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口2011c发送至待测板卡202。第一转换码流流经待测板卡202，成为第二转换码流。待测板卡202将第二转换码流发送至转接板2011。转接板2011在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与第二单板2013的第二接口2013a的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口2011b和第二接口2013a发送至第二单板2013。第二单板2013可以基于获取的测试任务和第一接收码流，确定待测板卡202的第一测试结果。

在第二单板2013向第一单板2012发送码流以对待测板卡202进行测试的过程中：

第二单板2013可以根据获取的测试任务，生成第二发生码流，并将第二发生码流经由第二接口2013a和第二转接接口2011b发送至转接板2011。转接板2011可以将第二发生码流转换为与待测板卡202的接口类型匹配的第三转换码流，并将第三转换码流经由第三转接接口2011c发送至待测板卡202。第三转换码流流经待测板卡202，成为第四转换码流。待测板卡202将第四转换码流发送至转接板2011。转接板2011在获取待测板卡202发送回的第四转换码流时，将第四转换码流转换为与第一单板2012的第一接口2012a的接口类型匹配的第二接收码流，并将第二接收码流经由第一转接接口2011a和第一接口2012a发送至第一单板2012。第一单板2012可以基于获取的测试任务和第二接收码流，确定待测板卡202的第二测试结果。

需要说明的是，第一单板2012向第二单板2013发送码流以对待测板卡进行测试的过程，以及第二单板2013向第一单板2012发送码流以对待测板卡进行测试的过程，可以为同时执行的不同过程，也可以为不同时执行的不同过程。本申请实施例对此不进行限制。

本实现方式中，通过双向组合测试的方式，实现了对待测板卡的全面测试。另外，相较于相关技术中测试夹具的仅有中央处理器负责产生数据流和校验数据流，外部设备仅负责转发数据流，导致现有技术中的上行和下行组合测试的方式耗时长而言，本申请实施例可以实现第一单板和第二单板双向同时测试，提高了测试效率。

在一些实现方式中，第一单板2012可以根据码流生成指示信息生成第一发生码流，第二单板2013可以基于第一接收码流和码流生成指示信息来确定第一误码率，并将第一误码率作为第一测试结果。此外，第二单板2013可以根据码流生成指示信息生成第二发生码流，第一单板2012可以基于第二接收码流和码流生成指示信息来确定第二误码率，并将第二误码率作为第二测试结果。

图3a为本申请实施例提供的一种板卡测试系统的结构示意图二；图3b为本申请实施例提供的一种板卡测试系统的结构示意图三；图3c为本申请实施例提供的一种板卡测试系统的结构示意图四；图3d为本申请实施例提供的一种板卡测试系统的结构示意图五。如图3a、图3b、图3c以及图3d所示，该板卡测试系统20可以包括：板卡测试平台201和待测板卡202。

板卡测试平台201包括转接板2011和多个单板。示例性地，图3a、图3b、图3c以及图3d示出了六个单板，分别为单板2012、单板2013、单板2014、单板2015、单板2016以及单板2017。

板卡测试平台还包括主控板2018。其中，主控板2018分别与每个单板连接。

还需要说明的是，板卡测试平台201还可以包括背板2019，主控板2018和多个单板均可以设置于背板2019上。示例性地，主控板2018和多个单板可以插接在背板2019上。主控板2018可以通过背板2019上的走线分别与每个单板连接。背板2019为支撑其他电路板、部件和部件之间的相互连接，并为所支撑的器件提供电源和数据信号的电路板或者框架。

需要说明的是，主控板2018可以为设有中央处理器(Central Processing Unit，简称CPU)的电路板，可以为设有微控制单元(Micro Controller Unit，简称MCU)的电路板，还可以为设有其他具备处理功能的系统芯片的电路板。

主控板2018可以获取测试请求。在一种实现方式中，如图3a所示，在单板2012、单板2013以及单板2014通过转接板2011与待测板卡202连接，单板2015、单板2016以及单板2017直接与待测板卡202连接的情况下，主控板2018可以响应于接收到的测试请求，从单板2012、单板2013、单板2014、单板2015、单板2016以及单板2017中，确定任意两个单板为第一单板和第二单板。在一种实现方式中，测试请求中可以包括参与测试的第一单板和第二单板的标识。如图3a所示，主控板2018可以从单板2012、单板2013、单板2014、单板2015、单板2016以及单板2017中，确定与第一单板和第二单板的标识对应的两个单板，作为第一单板和第二单板。主控板2018还可以分别向该第一单板和第二单板发送测试任务。

在一种实现方式中，主控板2018可以响应于测试请求，确定与待测板卡202连接的两个单板为第一单板和第二单板。

当板卡测试平台201中的多个单板中存在与待测板卡202的接口类型相同的至少两个单板时，待测板卡202可以不通过转接板2011与单板进行连接，而是可以直接与单板进行连接。在待测板卡202和单板直接连接的情况下，主控板2018可以确定与待测板卡202直接连接的两个单板为第一单板和第二单板。如图3b所示，在单板2016和单板2017皆与待测板卡202连接的情况下，主控板2018可以确定单板2016和单板2017分别为第一单板和第二单板。主控板2018还可以分别向第一单板和第二单板发送测试任务。

当板卡测试平台201中的多个单板中不存在与待测板卡202的接口类型相同的单板时，或者，当板卡测试平台201中的多个单板中存在与待测板卡202的接口类型相同的单板时，待测板卡202皆可以通过转接板2011与单板进行连接。主控板2018可以确定通过转接板2011与待测板卡202连接的两个单板为第一单板和第二单板。如图3c所示，在单板2012和单板2013皆通过转接板2011与待测板卡202连接的情况下，主控板2018可以确定单板2012和单板2013分别为第一单板和第二单板。主控板2018还可以分别向第一单板和第二单板发送测试任务。

当板卡测试平台201中的多个单板中存在至少一个与待测板卡202的接口类型相同的单板时，待测板卡202可以直接与一个单板进行连接，并通过转接板2011与另一个单板进行连接。主控板2018可以确定与待测板卡202连接的两个单板分别为第一单板和第二单板。如图3d所示，在单板2014通过转接板2011与待测板卡202连接，单板2015直接与待测板卡连接的情况下，主控板2018可以确定单板2014和单板2015分别为第一单板和第二单板。主控板2018还可以分别向第一单板和第二单板发送测试任务。

在待测板卡202通过转接板2011与第一单板和第二单板连接的情况下：

如图3c所示，示例性地，单板2012为第一单板，单板2013为第二单板。在单板2012和单板2013参与测试时，单板2012可以根据获取的测试任务，生成第一发生码流，并将第一发生码流发送至转接板2011。转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，并将第一转换码流发送至待测板卡202。第一转换码流流经待测板卡202，成为第二转换码流。待测板卡202将第二转换码流发送至转接板2011。转接板2011在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与单板2013的接口类型匹配的第一接收码流，并将第一接收码流发送至单板2013。单板2013可以基于获取的测试任务和转接板2011发送的第一接收码流，确定待测板卡202的第一测试结果。

在待测板卡202直接与第一单板和第二单板连接的情况下：

如图3b所示，示例性地，单板2016为第一单板，单板2017为第二单板。在单板2016和单板2017参与测试时，单板2016根据获取的测试任务，生成第一发生码流，并将第一发生码流发送至待测板卡202。第一发生码流流经待测板卡202后，成为第三接收码流。单板2017获取待测板卡202发送回的第三接收码流，并基于第三接收码流和获取的测试任务，确定待测板卡202的第一测试结果。

在待测板卡202通过转接板2011与第一单板连接，待测板卡202直接与第二单板连接的情况下：

如图3d所示，示例性地，单板2014为第一单板，单板2015为第二单板。在单板2014和单板2015参与测试时，单板2014可以根据获取的测试任务，生成第一发生码流，并将第一发生码流发送至转接板2011。转接板2011将第一发生码流转换为与待测板卡202匹配的第一转换码流，并将第一转换码流发送至待测板卡202。第一转换码流流经待测板卡202，成为第二转换码流。单板2015通过第二接口获取待测板卡202发送回的第二转换码流，并基于第二转换码流和获取的测试任务，确定待测板卡202的第一测试结果。同样地，在待测板卡202直接与第一单板连接，且待测板卡202通过转接板2011与第二单板连接的情况下，可以参照前述过程确定待测板卡202的第一测试结果。

本实施例中，主控板可以在测试平台包括多个单板的情况下，从多个单板中，确定两个单板分别作为第一单板和第二单板，并将测试任务分别发送至第一单板和第二单板，以使第一单板和第二单板根据测试任务，执行测试过程。此外，可以利用主控板对待测板卡进行单独断电处理，而主控板可以持续进行供电，保证了主控板后续可以快速进入测试状态，缩短了测试耗时，避免了主控板耗费大量时间进行启动。解决了相关技术中存在的每次测试都需要重新启动导致耗费时间较长的问题。

图4为本申请实施例提供的一种板卡测试系统的结构示意图六。如图4所示，该板卡测试系统20可以包括：板卡测试平台201和待测板卡202。

板卡测试平台201包括转接板2011、第一单板2012、第二单板2013以及主控板2018。

第一单板2012包括相互连接的第一可编程逻辑芯片20121和第一重定时器20122，第二单板2013包括相互连接的第二可编程逻辑芯片20131和第二重定时器20132。主控板2018分别与第一可编程逻辑芯片20121和第二可编程逻辑芯片20131连接。转接板2011分别与第一重定时器20122和第二重定时器20132连接。

下面从可编程逻辑芯片和重定时器的角度，阐述板卡测试过程。

在一种实现方式中：

测试任务可以包括码流速率。在一种实现方式中，主控板2018可以基于测试请求中的码流速率，将码流速率写入至测试任务。在一种实现方式中，主控板可以响应于测试请求，随机选择一种码流速率，并将码流速率写入至测试任务。

主控板2018可以识别码流速率是否大于预设码流速率。示例性地，预设码流速率可以为2.5Gbps，预设码流速率也可以为1.6Gbps，本申请实施例对此不进行限定。

在主控板2018识别到码流速率大于预设码流速率的情况下，测试任务包括第一配置信息。在一种示例中，第一配置信息用于配置第一重定时器20122为码流发生器，第二重定时器20132为码流接收器。

主控板2018可以将测试任务发送至第一可编程逻辑芯片20121和第二可编程逻辑芯片20131。

第一可编程逻辑芯片20121，可以根据第一配置信息，生成第一发生配置信息，并向第一重定时器20122发送第一发生配置信息。示例性地，第一可编程逻辑芯片20121可以通过串行外设接口(Serial Peripheral Interface，简称SPI)，向第一重定时器20122发送第一发生配置信息。第一发生配置信息用于指示第一重定时器20122基于码流生成指示信息生成第一发生码流，并指示第一重定时器20122发送第一发生码流。

第一重定时器20122在接收到第一发生配置信息时，根据第一发生配置信息生成第一发生码流，并向转接板2011发送第一发生码流。具体地，第一重定时器20122根据第一发生配置信息中的码流生成指示信息，生成第一发生码流，并向转接板2011发送第一发生码流。

转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，将第一转换码流发送至待测板卡202，并在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与第二单板2013的接口类型匹配的第一接收码流。

第二可编程逻辑芯片20131，可以根据第一配置信息，生成第一接收配置信息，并将第一接收配置信息发送至第二重定时器20132。第一接收配置信息用于指示第二重定时器20132打开码流检测功能。另外，第一接收配置信息还包括码流生成指示信息。

第二重定时器20132可以根据第一接收配置信息，打开码流检测功能。在第二重定时器20132打开码流检测功能的情况下，第二重定时器20132可以在接收到第一接收码流时，基于第一接收码流和第一接收配置信息中的码流生成指示信息，确定第一测试结果。

主控板2018可以获取第二重定时器20132发送的第一测试结果。

在另一种示例中，第一配置信息用于配置第一重定时器20122为码流发生器和码流接收器，相应地，配置第二重定时器20132为码流接收器和码流发生器。

在这种情况下，第一可编程逻辑芯片20121，可以根据第一配置信息，生成第一发生配置信息，并向第一重定时器20122发送第一发生配置信息。第一重定时器20122在接收到第一发生配置信息时，根据第一发生配置信息生成第一发生码流，并向转接板2011发送第一发生码流。转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，将第一转换码流发送至待测板卡202，并在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与第二单板2013的接口类型匹配的第一接收码流。第二可编程逻辑芯片20131，可以根据第一配置信息，生成第一接收配置信息，并将第一接收配置信息发送至第二重定时器20132。第二重定时器20132在接收到第一接收配置信息时，打开码流检测功能，并在接收到第一接收码流时，可以基于第一接收配置信息中的码流生成指示信息和第一接收码流，确定第一测试结果。

第二可编程逻辑芯片20131，可以根据第一配置信息，生成第二发生配置信息，并向第二重定时器20132发送第二发生配置信息。第二重定时器20132在接收到第二发生配置信息时，根据第二发生配置信息生成第二发生码流，并向转接板2011发送第二发生码流。转接板2011将第二发生码流转换为与待测板卡202的接口类型匹配的第三转换码流，将第三转换码流发送至待测板卡202，并在获取待测板卡202发送回的第四转换码流时，将第四转换码流转换为与第一单板2012的接口类型匹配的第二接收码流。第一可编程逻辑芯片20121，可以根据第一配置信息，生成第二接收配置信息，并将第二接收配置信息发送至第一重定时器20122。第一重定时器20122在接收到第二接收配置信息时，打开码流检测功能，并在接收到第一接收码流时，可以基于第二接收配置信息中的码流生成指示信息和第二接收码流，确定第二测试结果。

主控板2018可以获取第二重定时器20132发送的第一测试结果和第一重定时器20122发送的第二测试结果。

在主控板2018识别到码流速率小于或者等于预设码流速率的情况下，测试任务包括第二配置信息。在一种示例中，第二配置信息用于配置第一可编程逻辑芯片20121为码流发生器，第二可编程逻辑芯片20131为码流接收器。

在第二配置信息用于配置第一可编程逻辑芯片20121为码流发生器，并配置第二可编程逻辑芯片20131为码流接收器的情况下：

第一可编程逻辑芯片20121根据第二配置信息，生成第一发生码流，并将第一发生码流通过第一重定时器20122发送至转接板2011。转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，将第一转换码流发送至待测板卡202，并在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与第二单板2013的接口类型匹配第一接收码流。第二可编程逻辑芯片20131可以根据第二配置信息，通过第二重定时器20132接收转接板2011发送的第一接收码流，并基于第一接收码流和第二配置信息中的码流生成指示信息，确定第一测试结果。

主控板2018获取第二可编程逻辑芯片20131发送的第一测试结果。

在另一种示例中，第二配置信息用于配置第一可编程逻辑芯片20121为码流发生器和码流接收器，相应地，配置第二可编程逻辑芯片20131为码流接收器和码流发生器。

在这种情况下，第一可编程逻辑芯片20121根据第二配置信息，生成第一发生码流，并将第一发生码流通过第一重定时器20122发送至转接板2011。转接板2011将第一发生码流转换为与待测板卡202的接口类型匹配的第一转换码流，将第一转换码流发送至待测板卡202，并在获取待测板卡202发送回的第二转换码流时，将第二转换码流转换为与第二单板的接口类型匹配的第一接收码流。第二可编程逻辑芯片20131可以根据第二配置信息，通过第二重定时器20132接收转接板2011发送的第一接收码流，并基于第一接收码流和第二配置信息中的码流生成指示信息，确定第一测试结果。

第二可编程逻辑芯片20131根据第二配置信息，生成第二发生码流，并将第二发生码流通过第二重定时器20132发送至转接板2011。转接板2011将第二发生码流转换为与待测板卡202的接口类型匹配的第三转换码流，将第一转换码流发送至待测板卡202，并在获取待测板卡202发送回的第四转换码流时，将第四转换码流转换为与第一单板2011的接口类型匹配的第二接收码流。第一可编程逻辑芯片20121根据第二配置信息，接收转接板2011通过第一重定时器20122发送的第二接收码流，并基于第二接收码流和第二配置信息中的码流生成指示信息，确定第二测试结果。

主控板2018获取第二可编程逻辑芯片20131发送的第一测试结果，并获取第一可编程逻辑芯片20121发送的第二测试结果。

在另一种实现方式中：

在测试请求中包括指示第一重定时器20122为码流发生器，第二重定时器20132为码流接收器的指示信息的情况下，测试任务中包括第三配置信息，第三配置信息用于配置第一重定时器20122为码流发生器，并配置第二重定时器20132为码流接收器。其后续板卡测试过程与前述相似，此处不再赘述。

在又一种实现方式中：

在测试请求中包括指示第一重定时器20122为码流发生器和码流接收器，第二重定时器20132为码流接收器和码流发生器的指示信息的情况下，测试任务中包括第四配置信息，第四配置信息用于配置第一重定时器20122为码流发生器和码流接收器，并配置第二重定时器20132为码流接收器和码流发生器。其后续板卡测试过程也与前述相似，此处不再赘述。

在又一种实现方式中：

在测试请求中包括指示第一可编程逻辑芯片20121为码流发生器，第二可编程逻辑芯片20131为码流接收器的指示信息的情况下，测试任务中包括第五配置信息，第五配置信息用于配置第一可编程逻辑芯片20121为码流发生器，并配置第二可编程逻辑芯片20131为码流接收器。其后续板卡测试过程也与前述相似，此处不再赘述。

在又一种实现方式中：

在测试请求中包括指示第一可编程逻辑芯片20121为码流发生器和码流接收器，第二可编程逻辑芯片20131为码流接收器和码流发生器的指示信息的情况下，测试任务中包括第六配置信息，第六配置信息用于配置第一可编程逻辑芯片20121为码流发生器和码流接收器，并配置第二可编程逻辑芯片20131为码流接收器和码流发生器。其后续板卡测试过程也与前述相似，此处不再赘述。

本实施例中，单板包括相互连接的可编程逻辑芯片和重定时器，其中，可编程逻辑芯片可以作为码流发生器和码流接收器，用于生成码流和接收码流。重定时器也可以作为码流发生器和码流接收器，用于生成码流和接收码流。主控板可以选择与当前的码流速率最为匹配的部件作为码流发生器和码流接收器，保证了参与测试的单板可以生成符合测试需求的码流。主控板也可以基于测试人员的选择，确定码流发生器和码流接收器，保证了板卡测试过程的可控性。另外，针对同一待测板卡，可以设置不同的测试环境。例如，可以对待测板卡进行不同码流速率的测试，以测试获得待测板卡在不同的码流速率下的测试结果，从而提高了测试的全面性。

图5为本申请实施例提供的一种板卡测试方法的流程示意图一。参见图5，该方法具体包括以下步骤：

S501：第一单板根据获取的测试任务生成第一发生码流，并将第一发生码流经由第一接口和第一转接接口发送至转接板。

测试任务可以包括码流生成指示信息。第一单板根据码流生成指示信息，生成第一发生码流。

在一种实现方式中，码流生成指示信息包括伪随机二进制序列生成指示信息和码型。第一单板根据伪随机二进制序列生成指示信息和码型，生成第一发生码流。在另一种实现方式中，码流生成指示信息包括自定义码流。第一单板可以将自定义码流作为第一发生码流。

S502：转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。

S503：转接板在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口和第二接口发送至第二单板。

S504：第二单板基于第一接收码流和获取的测试任务，确定待测板卡的第一测试结果。

本测试方法中，可以利用转接板将第一单板生成的第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流发送至待测板卡，从而使得第一转换码流可以流经待测板卡变成第二转换码流。还可以利用转接板将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流发送至第二单板，使得第二单板可以根据获取的第一接收码流，确定待测板卡的测试结果。相较于相关技术中需要为不同板卡单独开发相应的测试夹具，从而导致相关技术中的板卡测试存在测试成本高和前期开发周期长的问题而言，本申请实施例可以在对板卡进行测试时，利用转接板，将发送至待测板卡的码流皆转换为与待测板卡的接口类型匹配的码流，从而实现对不同接口类型的待测板卡的通用测试。也就是说，本申请实施例可实现对多种待测板卡的通用测试，降低了测试的复杂度和成本，缩短了前期开发周期。

图6为本申请实施例提供的一种板卡测试方法的流程示意图二。参见图6，该方法具体包括以下步骤：

S601：第一单板在第一单板经由第一接口和第一转接接口与转接板连接时，将第一发生码流经由第一接口和第一转接接口发送至转接板。

S602：转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。

S603：第二单板在第二单板经由第二接口与待测板卡连接时，通过第二接口获取待测板卡发送回的第二转换码流，并基于第二转换码流和获取的测试任务，确定待测板卡的第一测试结果。

在第一单板通过第一接口和第一转接接口与转接板连接，第二单板直接与待测板卡连接的情况下，第一单板可以将生成的第一发生码流，经由第一接口和第一转接接口发送至转接板，转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。第二单板通过第二接口获取待测板卡发送回的第二转换码流，并基于第二转换码流和获取的测试任务，确定待测板卡的第一测试结果。

在本实施例中，在第一单板通过转接板与待测板卡连接，第二单板直接与待测板卡连接的情况下，待测板卡可以直接将第二转换码流发送至第二单板，无需通过转接板转换码流，提高了测试速度。

图7为本申请实施例提供的一种板卡测试方法的流程示意图三。参见图7，该方法具体包括以下步骤：

S701：第一单板在第一单板经由第一接口与待测板卡连接时，将第一发生码流经由第一接口发送至待测板卡。

S702：第二单板在第二单板经由第二接口与待测板卡连接时，通过第二接口获取待测板卡发送回的第三接收码流，并基于第三接收码流和获取的测试任务，确定待测板卡的第一测试结果。

在本实施例中，在第一单板和第二单板皆直接与待测板卡连接的情况下，第一单板和第二单板与待测板卡的接口类型相同，无需通过转接板转换码流，可以直接向待测板卡发送码流，提高了测试速度。

图8为本申请实施例提供的一种板卡测试方法的流程示意图四。参见图8，该方法具体包括以下步骤：

S801：第一可编程逻辑芯片根据第一配置信息，生成第一发生配置信息，并向第一重定时器发送第一发生配置信息。

在本实施例中，在主控板识别到码流速率大于预设码流速率的情况下，测试任务包括第一配置信息；第一配置信息用于配置第一重定时器为码流发生器，并配置第二重定时器为码流接收器。

第一可编程逻辑芯片可以根据第一配置信息，生成第一发生配置信息，并向第一重定时器发送第一发生配置信息。

S802：第一重定时器根据第一发生配置信息生成第一发生码流，并将第一发生码流发送至转接板。

S803：转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。

S804：转接板在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口和第二接口发送至第二重定时器。

S805：第二可编程逻辑芯片根据第一配置信息，生成第一接收配置信息，并向第二重定时器发送第一接收配置信息。

在本实施例中，第二可编程逻辑芯片可以根据第一配置信息，生成第一接收配置信息，并向第二重定时器发送第一接收配置信息。第一接收配置信息用于指示第二重定时器打开码流检测功能。另外，第一接收配置信息还包括码流生成指示信息。

S806：第二重定时器根据第一接收配置信息，接收第一接收码流，并基于第一接收码流和第一接收配置信息中的码流生成指示信息，确定第一测试结果。

在本实施例中，第二重定时器可以根据第一接收配置信息，打开码流检测功能。在第二重定时器打开码流检测功能的情况下，第二重定时器可以在接收到第一接收码流时，基于第一接收码流和第一接收配置信息中的码流生成指示信息，确定第一测试结果。

在一种实现方式中，在第一配置信息用于配置第一重定时器为码流发生器和码流接收器，并配置第二重定时器为码流接收器和码流发生器的情况下，第一可编程逻辑芯片可以根据第一配置信息，生成第一发生配置信息，并向第一重定时器发送第一发生配置信息。第一重定时器可以根据第一发生配置信息生成第一发生码流，并将第一发生码流发送至转接板。转接板可以将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。转接板可以在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口和第二接口发送至第二重定时器。第二可编程逻辑芯片可以根据第一配置信息，生成第一接收配置信息，并向第二重定时器发送第一接收配置信息。第二重定时器可以根据第一接收配置信息，接收第一接收码流，并基于第一接收码流和第一接收配置信息中的码流生成指示信息，确定第一测试结果。第二可编程逻辑芯片可以根据第一配置信息，生成第二发生配置信息，并向第二重定时器发送第二发生配置信息。第二重定时器可以根据第二发生配置信息生成第二发生码流，并将第二发生码流发送给转接板。转接板可以将第二发生码流转换为与待测板卡的接口类型匹配的第三转换码流，并将第三转换码流经由第三转接接口发送至待测板卡。转接板可以在获取待测板卡发送回的第四转换码流时，将第四转换码流转换为第二接收码流，并将第二接收码流经由第二转接接口和第二接口发送至第二重定时器。第一可编程逻辑芯片可以根据第一配置信息，生成第二接收配置信息，并向第一重定时器发送第二接收配置信息。第一重定时器可以根据第二接收配置信息，接收第二接收码流，并基于第二接收码流和第二接收配置信息中的码流生成指示信息，确定第二测试结果。

本实施例中，单板包括相互连接的可编程逻辑芯片和重定时器，在码流速率大于预设码流速率的情况下，重定时器可以作为码流发生器和码流接收器，用于生成码流和接收码流。主控板可以选择与当前的码流速率最为匹配的部件作为码流发生器和码流接收器，保证了参与业务板可以生成符合测试需求的码流。

图9为本申请实施例提供的一种板卡测试方法的流程示意图五。参见图9，该方法具体包括以下步骤：

S901：第一可编程逻辑芯片根据第二配置信息，生成第一发生码流，并将第一发生码流通过第一重定时器发送至转接板。

在本实施例中，第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器；第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器。主控板分别与第一可编程逻辑芯片和第二可编程逻辑芯片连接；转接板分别与第一重定时器和第二重定时器连接。

测试任务包括码流速率。在主控板识别到码流速率小于或者等于预设码流速率的情况下，测试任务包括第二配置信息；第二配置信息用于配置第一可编程逻辑芯片为码流发生器，并配置第二可编程逻辑芯片为码流接收器。

第一可编程逻辑芯片可以根据第二配置信息，生成第一发生码流，并将第一发生码流通过第一重定时器发送至转接板。

S902：转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。

S903：转接板在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第二接口的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口和第二接口发送至第二可编程逻辑芯片。

S904：第二可编程逻辑芯片根据第二配置信息，通过第二重定时器接收转接板发送的第一接收码流，并基于第一接收码流和第二配置信息中的码流生成指示信息，确定第一测试结果。

在一种实现方式中，当第二配置信息用于配置第一可编程逻辑芯片为码流发生器和码流接收器，并配置第二可编程逻辑芯片为码流接收器和码流发生器时，第一可编程逻辑芯片可以根据第二配置信息，生成第一发生码流，并将第一发生码流通过第一重定时器发送至转接板。转接板将第一发生码流转换为与待测板卡的接口类型匹配的第一转换码流，并将第一转换码流经由第三转接接口发送至待测板卡。转接板在获取待测板卡发送回的第二转换码流时，将第二转换码流转换为与第一接口的接口类型匹配的第一接收码流，并将第一接收码流经由第二转接接口和第二接口发送至第二可编程逻辑芯片。第二可编程逻辑芯片可以根据第二配置信息，通过第二重定时器接收转接板发送的第一接收码流，并基于第一接收码流和第二配置信息中的码流生成指示信息，确定第一测试结果。第二可编程逻辑芯片可以根据第二配置信息，生成第二发生码流，并将第二发生码流通过第二重定时器发送至转接板。转接板将第二发生码流转换为与待测板卡的接口类型匹配的第三转换码流，并将第三转换码流经由第三转接接口发送至待测板卡。转接板在获取待测板卡发送回的第四转换码流时，将第四转换码流转换为第二接收码流，并将第二接收码流经由第二转接接口和第二接口发送至第一可编程逻辑芯片。第一可编程逻辑芯片可以根据第二配置信息，通过第一重定时器接收转接板发送的第二接收码流，并基于第二接收码流和第二配置信息中的码流生成指示信息，确定第二测试结果。

本实施例中，单板包括相互连接的可编程逻辑芯片和重定时器，在码流速率小于或者等于预设码流速率的情况下，可编程逻辑芯片可以作为码流发生器和码流接收器，用于生成码流和接收码流。主控板可以选择与当前的码流速率最为匹配的部件作为码流发生器和码流接收器，保证了参与业务板可以生成符合测试需求的码流。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分或全部技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种板卡测试平台，其特征在于，包括：

第一单板，其包括第一接口；

第二单板，其包括第二接口；以及

转接板，其包括用于与所述第一接口连接的第一转接接口、用于与所述第二接口连接的第二转接接口以及用于与待测板卡连接的第三转接接口；

其中，所述第一单板用于根据获取的测试任务生成第一发生码流，并将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板用于将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板还用于在获取所述待测板卡发送回的第二转换码流时，将所述第二转换码流转换为与所述第二接口的接口类型匹配的第一接收码流，并将所述第一接收码流经由所述第二转接接口和所述第二接口发送至所述第二单板；

所述第二单板用于基于所述第一接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

2.根据权利要求1所述的板卡测试平台，其特征在于，

所述第二单板还用于根据获取的所述测试任务生成第二发生码流，并将所述第二发生码流经由所述第二接口和所述第二转接接口发送至所述转接板；

所述转接板还用于将所述第二发生码流转换为与所述待测板卡的接口类型匹配的第三转换码流，并将所述第三转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板还用于在获取所述待测板卡发送回的第四转换码流时，将所述第四转换码流转换为与所述第一接口的接口类型匹配的第二接收码流，并将所述第二接收码流经由所述第一转接接口和所述第一接口发送至所述第一单板；

所述第一单板还用于基于所述第二接收码流和获取的所述测试任务，确定所述待测板卡的第二测试结果。

3.根据权利要求2所述的板卡测试平台，其特征在于，所述测试任务包括码流生成指示信息；

所述第一单板用于根据所述码流生成指示信息，生成所述第一发生码流；

所述第二单板用于基于所述第一接收码流和所述码流生成指示信息，确定第一误码率，并将所述第一误码率作为所述第一测试结果；

所述第二单板用于根据所述码流生成指示信息，生成所述第二发生码流；

所述第一单板用于基于所述第二接收码流和所述码流生成指示信息，确定第二误码率，并将所述第二误码率作为所述第二测试结果。

4.根据权利要求3所述的板卡测试平台，其特征在于，

所述码流生成指示信息包括伪随机二进制序列生成指示信息和码型；所述第一单板用于根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第一发生码流；所述第二单板用于根据所述伪随机二进制序列生成指示信息和所述码型，生成所述第二发生码流；

或者，

所述码流生成指示信息包括自定义码流；所述第一单板用于根据所述自定义码流生成所述第一发生码流；所述第二单板用于根据所述自定义码流生成所述第二发生码流。

5.根据权利要求1所述的板卡测试平台，其特征在于，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率大于预设码流速率的情况下，所述测试任务还包括第一配置信息；所述第一配置信息用于配置所述第一重定时器为码流发生器，并配置所述第二重定时器为码流接收器；

所述第一可编程逻辑芯片用于根据所述第一配置信息，生成第一发生配置信息，并向所述第一重定时器发送所述第一发生配置信息；

所述第一重定时器用于根据所述第一发生配置信息生成所述第一发生码流，并将所述第一发生码流发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第一配置信息，生成第一接收配置信息，并向所述第二重定时器发送所述第一接收配置信息；

所述第二重定时器用于根据所述第一接收配置信息，接收所述第一接收码流，并基于所述第一接收码流和所述第一接收配置信息中的码流生成指示信息，确定所述第一测试结果。

6.根据权利要求1所述的板卡测试平台，其特征在于，所述板卡测试平台还包括主控板；

所述第一单板还包括相互连接的第一可编程逻辑芯片和第一重定时器，所述第二单板还包括相互连接的第二可编程逻辑芯片和第二重定时器；所述主控板分别与所述第一可编程逻辑芯片和所述第二可编程逻辑芯片连接；所述转接板分别与所述第一重定时器和所述第二重定时器连接；所述测试任务包括码流速率；

在所述主控板识别到所述码流速率小于或者等于预设码流速率的情况下，所述测试任务还包括第二配置信息；所述第二配置信息用于配置所述第一可编程逻辑芯片为码流发生器，并配置所述第二可编程逻辑芯片为码流接收器；

所述第一可编程逻辑芯片用于根据所述第二配置信息，生成所述第一发生码流，并将所述第一发生码流通过所述第一重定时器发送至所述转接板；

所述第二可编程逻辑芯片用于根据所述第二配置信息，通过所述第二重定时器接收所述转接板发送的所述第一接收码流，并基于所述第一接收码流和所述第二配置信息中的码流生成指示信息，确定所述第一测试结果。

7.根据权利要求1或2所述的板卡测试平台，其特征在于，所述板卡测试平台包括多个单板，以及与所述多个单板连接的主控板；

所述主控板用于响应于测试请求，从所述多个单板中确定两个单板为所述第一单板和所述第二单板，并分别向所述第一单板和所述第二单板发送所述测试任务。

8.根据权利要求1所述的板卡测试平台，其特征在于，

所述第一单板还用于在所述第一单板经由所述第一接口和所述第一转接接口与所述转接板连接时，将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板用于将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述第二单板还用于在所述第二单板经由所述第二接口与所述待测板卡连接时，通过所述第二接口获取所述待测板卡发送回的第二转换码流，并基于所述第二转换码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

9.根据权利要求1所述的板卡测试平台，其特征在于，

所述第一单板还用于在所述第一单板经由所述第一接口与所述待测板卡连接时，将所述第一发生码流经由所述第一接口发送至所述待测板卡；

所述第二单板还用于在所述第二单板经由所述第二接口与所述待测板卡连接时，通过所述第二接口获取所述待测板卡发送回的第三接收码流，并基于所述第三接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。

10.一种板卡测试方法，其特征在于，应用于板卡测试系统，所述板卡测试系统包括待测板卡和板卡测试平台；所述板卡测试平台包括：第一单板，其包括第一接口；第二单板，其包括第二接口；以及转接板，其包括用于与所述第一接口连接的第一转接接口、用于与所述第二接口连接的第二转接接口以及用于与所述待测板卡连接的第三转接接口；

所述方法包括：

所述第一单板根据获取的测试任务生成第一发生码流，并将所述第一发生码流经由所述第一接口和所述第一转接接口发送至所述转接板；

所述转接板将所述第一发生码流转换为与所述待测板卡的接口类型匹配的第一转换码流，并将所述第一转换码流经由所述第三转接接口发送至所述待测板卡；

所述转接板在获取所述待测板卡发送回的第二转换码流时，将所述第二转换码流转换为与所述第二接口的接口类型匹配的第一接收码流，并将所述第一接收码流经由所述第二转接接口和所述第二接口发送至所述第二单板；

所述第二单板基于所述第一接收码流和获取的所述测试任务，确定所述待测板卡的第一测试结果。