[go: up one dir, main page]

CN1168191A - 寄存器文件读/写单元 - Google Patents

寄存器文件读/写单元 Download PDF

Info

Publication number
CN1168191A
CN1168191A CN96191486A CN96191486A CN1168191A CN 1168191 A CN1168191 A CN 1168191A CN 96191486 A CN96191486 A CN 96191486A CN 96191486 A CN96191486 A CN 96191486A CN 1168191 A CN1168191 A CN 1168191A
Authority
CN
China
Prior art keywords
switches
read
cell
bit lines
enable element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96191486A
Other languages
English (en)
Other versions
CN1118068C (zh
Inventor
M·A·安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1168191A publication Critical patent/CN1168191A/zh
Application granted granted Critical
Publication of CN1118068C publication Critical patent/CN1118068C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Shift Register Type Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)
  • Dram (AREA)

Abstract

在多端口存储器的一个单元通过各自的开关连接到各自的位线。一个写允许元件放置在该开关和该单元的储存器件的输入端之间。一个读允许元件放置在该储存器件的输出端和该同一个开关之间。这样，读位线和写位线被合并，每单元的开关数量相对现有技术多端口存储器将急剧下降。

Description

寄存器文件读/写单元
发明领域
本发明涉及包括一个多端口存储器的一种电子电路。
背景技术
多端口存储器是熟悉的器件，具有多个端口，以便对该存储器能进行并行存取，例如，用于同时通过第一端口读出第一存储器位置和通过第二端口写入第二存储器位置。典型地，多端存储器特别应用在数据处理器件中用作寄存器文件或高速缓冲存储器。寄存器文件是用于由该数据处理器件的功能部分产生和使用的中间结果及变元的暂存缓冲器。高速缓冲存储器是高速存储器，连接到非常慢的但却是大的主储存器，以允许快速对该主储存器提前装入该高速缓冲存储器的部分内容进行存取。该高速缓冲存储器是一个高速存储器，利用计算机程序中的参考位置储存在该高速存储器中可能再使用的数据。
授予Huard的美国专利US 5,189,640公开了一种多端口存储器单元。这个已知的单元包括由交叉连接的反相器组成的一个双稳元件。该双稳元件通过许多对读出开关连接到许多对读出位线，以及通过许多对写入开关连接到许多对写入位线。该读出和写入开关通过许多读允许线和许多写允许线进行控制。
发明目的
许多的读开关、写开关，读出位线，写入位线，以及许多的允许线对半导体衬底面积提出高要求的分辨结构。
特别地，本发明的目的在于提供一种电子电路，它具有一定储存容量的多端口存储器，要求的衬底面积显著小于储存容量相同的现有器件。
发明概要
为此目的，本发明提供了一种电子电路，具有包括许多存储器单元的多端口存储器。每个单元连接到许多独立可控的位线。每个单元包括一个用于储存单独位的储存器件和许多开关。操作每个开关，以便有选择性地将该储存器件连接到各自的一条位线。每个储存器件包括连接在许多开关和该储存器件输入端之间的一个写允许元件，以便允许写入该单元，以及连接在该储存器件输出端和该许多开关之间的一个读允许元件，以便允许读出该单元。
相对于现有技术，许多读开关和许多写开关均由许多开关同读允许元件和写允许元件结合所取代，此外，合并读出位线和写入位线。换言之按本发明的开关是用于将选择的一根或多根位线连接到该储存器件，而读允许元件能将该储存位转移到一根或多根选择的位线，或该写允许元件能将在所选位线上的一位转移到该储存器件。按本发明的存储器结构要求的衬底面积和元件比已有存储器明显的小和少，而这点是明显的。
附图的简要说明
以下借助于参照附图的例子更详细地说明本发明。其中：
图1为按本发明的存储器单元的方块图；
图2为该单元的优选实施例的晶体管接线图；以及
图3为按本发明的具有多端口存储器的电路的方块图。
图中相同的参考标记表示相应的或类似的部件。
详细的实施例
图1为本发明的存储器单元100的方块图。单元100包括一个用于储存一个信息位的储存元件102，以及用于将元件102选择连接到位线114，116，118，120和122的一个或多个上的开关104，106，108，110和112。开关104-112由各自的一个选择信号WL0，WL1，WL2，WL3和WL4控制。元件102具有一个输入端124用于写数据到元件102，以及一个输出端126，用于读出储存在元件102中的数据。单元100还包括一个写允许元件128，将所有开关104-112连接到输入端124，以及一个读允许元件130，将输出端126连接到所有开关104-112。在该例中，写允许元件128是通过一个写允许信号WREN控制，而读允许元件是自动接入的。可以想象其他的实施例(未示出)，其中读允许元件130接收一个读允许信号，而写允许元件128根据由位线114-122的合适的一根或多根被驱动而自动接入，或者其中两个功能无需允许信号。由于写允许元件128和读允许元件130彼此连接，因此必须注意避免逻辑冲突。
图2为在一个SRAM实施例中存储器单元100的晶体管接线图。即，储存元件102包括两个交叉耦合的反相器，每个具有PFET240，242和NFET244，246，串联在VDD和GND之间。由于SRAM储存元件102的对称特性，除开关104-112和位线114-122之外，现在提供开关204，206，208，210和212，以及辅助位线214，216，218，200和222。开关104-112以及204-212每个包括各自的一个NFET并通过选择信号WL0-WL4成对地加以控制。同样，除写允许元件128和读允许元件130之外，还对称配置写允许元件228和读允许元件230。写允许元件128包括一个NFET，在其一方有一导电通道连接在开关104-112之间，而在其另一方连接反相器240/244的输入端。并接收写允许信号WREN。写允许元件228包括一个NFET，在其一方有一导电通道连接在开关204-212之间，而在其另一方连接反相器242/246，并也接收写允许信号WREN。读允许元件130包括一个NFET，其导电通道安置在开关104-112和GND之内，其控制电极连接到反相器240/244的输出端。读允许元件230包括一个NFET，其输入通道安置在开关204-212和GND之间，其控制电极连接到反相器242/246的输出端。要指出当反相器240/244(242/246)是逻辑低电平时，在选择的多根位线114-122(214-222)上，对于预先充电位线114-122(214-222)而言预先充电特性(未示)将适用于产生一个逻辑高电平。
图3为具有多端口存储器302的电子电路300的部分的方块图。存储器302包括多个图1或图2中所示类型的存储器单元304，306，308和310。例如使用的存储器302就像在数据处理器中的一个寄存器文件那样。为容易理解附图，在每个单元304-310中，图1和图2中的开关104-112集中地由参考编号312表示。单元304和308连接到一组位线314。单元306和310连接到一组位线316。位线314和316存储器I/O电路318，该电路318通过端口320，322，324，326和328能向或从选择的多个单元304-310提供数据。I/O电路318允许由例如304-310的单独一个单元向端口320-328的多个端口提供数据。在单元304和306中的开关312，以及在单元308和310中的开关312通过字线332和334从字线选择电路330接收控制信号WL0-WL4。写允许电路336工作时将写允许信号WREN提供到每个单元304-310中的写允许元件128。

Claims (5)

1.一种具有多端口存储器的电子电路，包括多个存储器单元，其中：
每个单元连接到许多独立可控的位线；
每个单元包括：
一存储器件，用于储存单元一位；
许多开关，每一个工作时将该存储器件有选择地连接到相应的一根位线；
每个储存器件包括；
一写允许元件，连接在许多开关和该存储器件输入端之间，用于允许写入该单元；
一读允许元件，连接在该存储器件输出端和许多开关之间，用于允许读出该单元。
2.根据权利要求1的电路，其中至少读允许元件或写允许元件通过一控制信号执行操作。
3.权利要求2的电路，其中
存储器件包括一对交叉耦合的反相器；
写允许元件包括一个写允许晶体管，它具有连接在许多开关和输入端之间的导电通道，还具有用于接收控制信号的控制电极。
4.权利要求3的电路，其中
读允许元件包括一个读允许晶体管，它具有连接在许多开关和一参考电压之间的导电通道，还具有连接到输出的一控制电极。
5.根据权利要求1的电路，其中开关工作时通过至少两个端口能同时读出指定的一个单元。
CN96191486A 1995-09-27 1996-09-13 寄存器文件读/写单元 Expired - Lifetime CN1118068C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/534,682 US5642325A (en) 1995-09-27 1995-09-27 Register file read/write cell
US08/534,682 1995-09-27

Publications (2)

Publication Number Publication Date
CN1168191A true CN1168191A (zh) 1997-12-17
CN1118068C CN1118068C (zh) 2003-08-13

Family

ID=24131097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191486A Expired - Lifetime CN1118068C (zh) 1995-09-27 1996-09-13 寄存器文件读/写单元

Country Status (8)

Country Link
US (1) US5642325A (zh)
EP (1) EP0793847B1 (zh)
JP (1) JPH10510087A (zh)
KR (1) KR100429323B1 (zh)
CN (1) CN1118068C (zh)
DE (1) DE69619794T2 (zh)
TW (1) TW332878B (zh)
WO (1) WO1997012370A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359505B (zh) * 2008-09-02 2011-04-20 北京芯技佳易微电子科技有限公司 一种读隔离可编程存储器单元及其编程和读取方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914906A (en) * 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
US5831896A (en) * 1996-12-17 1998-11-03 International Business Machines Corporation Memory cell
US5894432A (en) * 1997-07-08 1999-04-13 International Business Machines Corporation CMOS memory cell with improved read port
US5815432A (en) * 1997-07-10 1998-09-29 Hewlett-Packard Company Single-ended read, dual-ended write SCRAM cell
KR100289386B1 (ko) * 1997-12-27 2001-06-01 김영환 멀티 포트 에스램
US7114056B2 (en) 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US7117342B2 (en) * 1998-12-03 2006-10-03 Sun Microsystems, Inc. Implicitly derived register specifiers in a processor
US6343348B1 (en) 1998-12-03 2002-01-29 Sun Microsystems, Inc. Apparatus and method for optimizing die utilization and speed performance by register file splitting
US6785781B2 (en) * 2000-04-20 2004-08-31 International Business Machines Corporation Read/write alignment scheme for port reduction of multi-port SRAM cells
US6778466B2 (en) * 2002-04-11 2004-08-17 Fujitsu Limited Multi-port memory cell
US6999372B2 (en) * 2003-03-18 2006-02-14 Sun Microsystems, Inc. Multi-ported memory cell
EP1526590A2 (en) * 2003-09-22 2005-04-27 Fuji Photo Film Co., Ltd. Battery and a pair of contacts, and lens-fitted photo film unit
JP4528044B2 (ja) 2004-07-13 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US7209395B2 (en) * 2004-09-28 2007-04-24 Intel Corporation Low leakage and leakage tolerant stack free multi-ported register file
US7281094B2 (en) * 2005-01-25 2007-10-09 Via Technologies, Inc. Balanced bitcell for a multi-port register file
CN101346772B (zh) * 2005-12-27 2012-05-09 富士通株式会社 存储电路及控制该存储电路的方法
US7898894B2 (en) * 2006-04-12 2011-03-01 International Business Machines Corporation Static random access memory (SRAM) cells
US8866556B2 (en) 2009-02-27 2014-10-21 Analog Bits, Inc. Phase shift phase locked loop
WO2012083086A1 (en) 2010-12-15 2012-06-21 Analog Bits, Inc. Encoder/decoder for balanced transmission of variables over few multi-variable channels
US11967365B2 (en) * 2019-06-11 2024-04-23 Arm Limited Bitcell architecture with time-multiplexed ports

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380055A (en) * 1980-12-24 1983-04-12 Mostek Corporation Static RAM memory cell
JP2837682B2 (ja) * 1989-01-13 1998-12-16 株式会社日立製作所 半導体記憶装置
US5023844A (en) * 1990-02-28 1991-06-11 Intel Corporation Six-way access ported RAM array cell
US5189640A (en) * 1990-03-27 1993-02-23 National Semiconductor Corporation High speed, multi-port memory cell utilizable in a BICMOS memory array
EP0505926B1 (en) * 1991-03-19 1997-01-02 Fujitsu Limited Multiport memory
JPH04324189A (ja) * 1991-04-24 1992-11-13 Toshiba Corp マルチポ−トメモリ装置
US5355335A (en) * 1991-06-25 1994-10-11 Fujitsu Limited Semiconductor memory device having a plurality of writing and reading ports for decreasing hardware amount
JP3153568B2 (ja) * 1991-07-03 2001-04-09 株式会社東芝 マルチポートｒａｍ用メモリセル及びマルチポートｒａｍ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359505B (zh) * 2008-09-02 2011-04-20 北京芯技佳易微电子科技有限公司 一种读隔离可编程存储器单元及其编程和读取方法

Also Published As

Publication number Publication date
EP0793847B1 (en) 2002-03-13
TW332878B (en) 1998-06-01
KR980700664A (ko) 1998-03-30
DE69619794T2 (de) 2002-11-07
DE69619794D1 (de) 2002-04-18
CN1118068C (zh) 2003-08-13
WO1997012370A1 (en) 1997-04-03
KR100429323B1 (ko) 2004-07-30
JPH10510087A (ja) 1998-09-29
US5642325A (en) 1997-06-24
EP0793847A1 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
CN1118068C (zh) 寄存器文件读/写单元
US6721860B2 (en) Method for bus capacitance reduction
US7450410B2 (en) High speed data bus
US6661731B2 (en) Semiconductor memory, semiconductor integrated circuit and semiconductor mounted device
US4554645A (en) Multi-port register implementation
US3968480A (en) Memory cell
EP0079219A2 (en) Semiconductor memory devices
US6115294A (en) Method and apparatus for multi-bit register cell
US6292401B1 (en) Method and apparatus for global bitline multiplexing for a high-speed memory
EP3826018B1 (en) Marching memory and computer system
KR20080009129A (ko) 저장 회로 및 방법
US6021064A (en) Layout for data storage circuit using shared bit line and method therefor
US5890215A (en) Electronic computer memory system having multiple width, high speed communication buffer
US6278646B1 (en) Multi-array memory device, and associated method, having shared decoder circuitry
CN118197374A (zh) 可执行逻辑非运算的存储器装置及感测放大器
US6874068B1 (en) Shared memory
JPH0222473B2 (zh)
KR20010105833A (ko) 고밀도 반도체 메모리 장치에 적합한 새로운 입출력 라인제어 스킴

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Koninklike Philips Electronics N. V.

Applicant before: Philips Electronics N. V.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: N.V. PHILIPS OPTICAL LAMP LTD., CO. TO: ROYAL PHILIPS ELECTRONICS CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

ASS Succession or assignment of patent right

Owner name: KALAI HANXILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120524

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120524

Address after: Delaware

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CX01 Expiry of patent term

Granted publication date: 20030813

EXPY Termination of patent right or utility model