[go: up one dir, main page]

CN1168144C - 半导体存储元件的电容器及其制造方法 - Google Patents

半导体存储元件的电容器及其制造方法 Download PDF

Info

Publication number
CN1168144C
CN1168144C CNB001240277A CN00124027A CN1168144C CN 1168144 C CN1168144 C CN 1168144C CN B001240277 A CNB001240277 A CN B001240277A CN 00124027 A CN00124027 A CN 00124027A CN 1168144 C CN1168144 C CN 1168144C
Authority
CN
China
Prior art keywords
capacitor
film
manufacturing
element according
tio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001240277A
Other languages
English (en)
Other versions
CN1280391A (zh
Inventor
李起正
金东俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1280391A publication Critical patent/CN1280391A/zh
Application granted granted Critical
Publication of CN1168144C publication Critical patent/CN1168144C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10P14/6334—
    • H10P14/6529—
    • H10P14/6544—
    • H10P14/668—
    • H10P14/69393—
    • H10P14/69397—
    • H10P14/69433—

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种能够减少漏电流的发生、具有介电常数高的电介质膜的半导体元件的电容器。本发明包括在半导体衬底上形成下部电极。在下部电极表面上进行阻止自然氧化膜发生的表面处理。在下部电极上蒸镀作为电介质的(TaO)1-x(TiO)N膜。然后，进行使(TaO)1-x(TiO)N膜结晶化的热处理工序。之后在(TaO)1-x(TiO)N膜上形成上部电极。

Description

半导体存储元件的电容器 及其制造方法
                           技术领域
本发明涉及半导体元件的电容器及其制造方法，特别是涉及能够增大电容量同时防止漏电流的半导体元件的电容器及其制造方法。
                           背景技术
近来，随着构成DRAM(动态随机存贮器)半导体元件的存储单元数量的增加，各存储单元的占有面积日益减少。另一方面，为了正确地读出存储数据，各存储单元内形成的电容器必须有足够的容量。因此，现在的DRAM半导体元件要求存储单元形成具有占据面积既小、容量又大的电容器。电容器的静电容量(capacitance)是通过采用高介电常数的绝缘体、或者扩大下部电极表面积来增大的。目前的高集成化的DRAM半导体元件中，采用介电常数比NO(氮化物-氧化物)膜更高的氧化钽膜(Ta2O5)作为电介质，形成三维的下部电极。
图1是显示已有的半导体存储元件的电容器的剖面图。如图1所示，在预定部位形成场氧化膜11的半导体衬底10上，按公知方式形成下部带有栅绝缘膜12的栅电极13。在栅电极13两侧的半导体衬底10上形成结区14而形成MOS(金属氧化物半导体)晶体管。在形成了MOS晶体管的半导体衬底10上形成第1层间绝缘膜16和第2层间绝缘膜18。在第1和第2层间绝缘膜16、18内形成存储结点接触孔h，以露出结区14。采用公知方式在存储结点接触孔h内形成圆筒状的下部电极20，用以与露出的结区14接触。为了进一步增大下部电极20的表面积，在下部电极20的表面形成HSG(半球形颗粒)膜21。在HSG膜21表面形成氧化钽膜23。之后，在含HSG膜21的下部电极20上蒸镀氧化钽膜23。此时，采用Ta(OC2H5)5这样的有机金属前驱物蒸镀氧化钽膜23。之后，为使氧化钽膜23结晶化，在预定温度热处理氧化钽膜23。采用掺杂多晶硅膜或者金属层在氧化钽膜23上形成上部电极25。
但是，由于一般的氧化钽膜具有不稳定的化学计量比(stoichiometry)，所以Ta和O的组成比例产生差异。因此，在薄膜内产生代位型Ta原子即空位原子(vacancy atom)。这种空位原子是氧空位，所以成为产生漏电流的原因。
现在，为了去除氧化钽膜内的代位型Ta原子，对氧化钽膜进行进一步氧化工序。但是，当进行这样的氧化工序时，则氧化钽膜与上部和下部电极发生活跃的氧化反应。因此，在氧化钽膜与下部电极或上部电极的界面上形成介电常数低的氧化层，降低了界面的均匀性。而且，不仅导致有效氧化膜厚度增加，制造工序也增多。
而且，由于氧化钽膜是通过含碳成分的有机钽前驱物和氧的反应形成的，所以蒸镀工序后，氧化钽膜内残留碳原子C、碳化合物CH4、C2H4和H2O这样的反应副产物。这样的反应副产物诱发漏电流，极大地降低了氧化钽膜的介电强度(dielectric strength)。
为了去除这样的反应副产物，一般蒸镀至少2层以上的氧化钽膜，在各蒸镀工序之后，为了去除氧化钽膜内的反应副产物，再进行等离子体处理或UV-O3工序。但是，所述方法存在工序数量增加的缺点。
                           发明内容
因此，本发明的目的在于提供一种能够减少漏电流的发生、具有介电常数高的电介质膜的半导体元件的电容器。
本发明的另一目的在于，提供一种制造工序能够简化的半导体元件的电容器的制造方法。
为了实现上述目的，本发明的半导体存储元件的电容器，包括，下部电极；在所述下部电极上形成的电介质膜；和在所述电介质膜上形成的上部电极，其特征在于，所述电介质膜是(TaO)1-x(TiO)N膜。
而且，本发明的特征在于，包括：在半导体衬底上形成下部电极的工序；在所述下部电极上蒸镀作为电介质膜的(TaO)1-x(TiO)N膜的工序；和在所述(TaO)1-x(TiO)N膜上形成上部电极的工序。
再有，本发明包括：在半导体衬底上形成下部电极的工序；对所述下部电极表面进行用于阻止自然氧化膜的产生的表面处理的工序；在所述下部电极上蒸镀作为电介质的(TaO)1-x(TiO)N膜的工序；在释放所述(TaO)1-x(TiO)N膜内杂质的同时进行结晶化的工序；和在所述(TaO)1-x(TiO)N膜上形成上部电极的工序，其特征在于，在保持300-600℃的LPCVD(低压化学气相沉积)反应室内，在抑制气相反应的同时，通过Ta化学蒸汽、Ti化学蒸汽、NH3气体和O2气体的晶片表面化学反应，形成所述(TaO)1-x(TiO)N膜。
                       附图说明
图1是已有的半导体存储元件的电容器的剖面图。
图2A-图2D是用于说明本实施例的半导体存储元件的电容器制造方法的各工序剖面图。
                     具体实施方式
参见图2A，在具有预定导电性的半导体衬底30的预定部位，按公知方式形成场氧化膜31。在半导体衬底30上的预定部位形成底部具有栅绝缘膜32的栅电极33，在栅电极33的两侧按公知方式形成隔离层34。在栅电极33两侧的半导体衬底30上形成结区35而制成MOS晶体管。在形成了MOS晶体管的半导体衬底30上形成第1层间绝缘膜36和第2层间绝缘膜38。之后，对第2和第1层间绝缘膜38、36进行布图，以便露出结区35之中的任一个，形成存储结点接触孔H。形成圆筒状或层叠状的下部电极40，用以与露出的结区35接触。为了增大下部电极40的表面积，采用公知方法在下部电极40的表面形成HSG膜41。
之后，在含有HSG膜41的下部电极40与以后形成的电介质膜(图中无显示)之间的界面上，为了阻止产生低介电常数的自然氧化膜，对含有HSG膜41的下部电极40和第2层间绝缘膜38进行表面处理。可以采用各种方法进行这种表面处理。其中一种方法是在具有NH3气体或N2/H2气体气氛的LPCVD(低压化学汽相淀积)反应室内，就地采用等离子体在300-600℃的温度下进行热处理。而且，表面处理的其他方法是在NH3气体气氛和500-1000℃的温度下进行RTN(快速热渗氮)，或者在同样条件下进行反应室热处理。表面处理的其他方法是采用HF蒸汽(HF vapor)、HF溶液(solution)或者含HF的化合物对下部电极表面进行清洗处理。这时，在清洗处理之前或之后，可以采用NH4OH溶液或H2SO4溶液等进行进一步的界面处理。总之，在N2O或O2气体气氛中进行热处理，可以改善下部电极40表面的由悬空键引起的结构缺陷以及不均匀性，抑制自然氧化膜的产生。这里，在利用NH3气体气氛下的等离子体进行热处理、RTN或反应室内的热处理的情况，在含HSG膜41的下部电极40和第2层间绝缘膜38上自然地形成氮化硅膜42。总之，通过表面处理不能自然地形成氮化硅膜的情况，在表面处理之后，在含HSG膜41的下部电极40和第2层间绝缘膜38上人为地蒸镀抑制自然氧化膜用的氮化硅膜42。
参见图2B，在氮化硅膜42上形成作为电介质的(TaO)1-x(TiO)N膜(43:0.01≤x≤0.09)。在保持300-600℃的LPCVD反应室内，通过Ta化学蒸汽、Ti化学蒸汽、NH3气体和O2气体的化学反应，形成(TaO)1-x(TiO)N膜43。这里，对Ta(OC2H5)5(乙醇钽)、Ta(N(CH3)2)5(戊-二甲基-氨基-钽)这样的前驱物定量化后，用保持140-200℃的温度的蒸发管进行蒸发获得Ta化学蒸汽，对Ti[OCH(CH3)2]4(异丙醇钛)、TiCl4、TDMAT(四-二甲基酰氨基-钛)、TDEAT(四-二乙基酰氨基-钛)等这样的前驱物定量化后，用保持200-300℃的温度的蒸发管进行蒸发获得Ti化学蒸汽。此时，按Ti/Ta为0.01-1的摩尔比供给Ta化学蒸汽和Ti化学蒸汽，在10-1000sccm的范围内分别供给NH3气体和O2气体。形成(TaO)1-x(TiO)N膜43时，反应室内的气相反应(gas phasereaction)在最大抑制的状态下，仅在晶片表面产生化学反应。总之，形成厚约80-150A的(TaO)1-x(TiO)N膜。
之后，如图2C所示，对非晶态的(TaO)1-x(TiO)N膜43进行结晶化处理，同时为了使膜内的反应副产物向外扩散，在N2O(O2或N2)气氛和550-950℃的温度下，对(TaO)1-x(TiO)N膜43进行30秒-30分钟的RTP(快速热处理)或电炉退火。通过这种热工序，非晶态的(TaO)1-x(TiO)N膜43转变为结晶态的(TaO)1-x(TiO)N膜43a，从而提高了介电常数，(TaO)1-x(TiO)N膜43内残留的反应副产物向外扩散，防止漏电流。
然后，如图2D所示，在结晶化的(TaO)1-x(TiO)N膜43a上形成上部电极45。此时，可以由掺杂的多晶硅膜或金属层形成上部电极45。由金属层形成上部电极45的情况，金属层可以选择TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2、Pt之中的任意一种。总之，通过LPCVD、PECVD(等离子体增强的化学气相沉积)、RF磁溅射法中的任一种形成金属层。
正如以上详细说明的那样，采用(TaO)1-x(TiO)N膜作为电介质，可以获得如下效果。
首先，由于(TaO)1-x(TiO)N膜具有40以上的高介电常数，所以适合于大容量的电容器。而且，由于(TaO)1-x(TiO)N膜具有以共价键结合的结构稳定的四方晶系(tetragonal system)的晶格结构的TiO2，所以机械强度、电子学强度优异，结构非常稳定。
由此，也可以耐受外部施加的冲击，漏电流的产生程度也非常低。
而且，由于与氧化钽膜相比具有非常稳定的化学计量比，所以无需稳定化学计量比的其他的低温氧化工序。由此，可以减少工程工序。

Claims (15)

1.一种半导体存储元件的电容器的制造方法，其特征在于，包括：
在半导体衬底上形成下部电极的工序；
对所述下部电极表面进行阻止自然氧化膜发生的表面处理的工序；
在所述下部电极上蒸镀作为电介质的(TaO)1-x(TiO)N膜的工序；
使所述(TaO)1-x(TiO)N膜边释放杂质边结晶化的工序；和
在所述(TaO)1-x(TiO)N膜上形成上部电极的工序，
其特征在于，在保持300-600℃的低压化学气相沉积(LPCVD)反应室内，在抑制气相反应的同时，利用Ta化学蒸汽、Ti化学蒸汽、NH3气体和O2气体的晶片表面化学反应，形成所述(TaO)1-x(TiO)N膜。
2.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，按Ti/Ta为0.01-1的摩尔比供给所述Ta化学蒸汽和Ti化学蒸汽。
3.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，在140-200℃的温度蒸发含钽的有机金属前驱物，从而获得所述Ta化学蒸汽。
4.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述含钽的有机金属前驱物为Ta(OC2H5)5或者Ta(N(CH3)2)5。
5.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，在200-300℃的温度蒸发含钛的有机金属前驱物，从而获得所述Ti化学蒸汽。
6.根据权利要求5的半导体存储元件的电容器的制造方法，其特征在于，所述含钛的有机金属前驱物为Ti[OCH(CH3)2]4、TiCl4、TDMAT和TDEAT中的任一种。
7.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，只按10-1000sccm的范围供给所述NH3气体和O2气体。
8.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述防止产生自然氧化膜的表面处理，是在采用具有NH3气体或N2/H2气体气氛的等离子体低压化学汽相淀积反应室内，在300-600℃进行热处理。
9.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述防止产生自然氧化膜的表面处理，是在具有NH3气体气氛的反应室内，在500-1000℃进行快速热渗氮(RTN)处理。
10.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述防止自然氧化膜的表面处理，是在具有NH3气体气氛的电炉内，在500-1000℃进行热处理。
11.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述防止产生自然氧化膜的表面处理，是采用HF蒸汽、HF溶液或者含有HF的化合物，清洗下部电极的表面。
12.根据权利要求11的半导体存储元件的电容器的制造方法，其特征在于，在所述清洗工序之前或之后，利用NH4OH溶液或者H2SO4溶液等再进行界面处理。
13.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述防止产生自然氧化膜的表面处理，是在N2O或O2气氛中进行热处理。
14.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述一边使(TaO)1-x(TiO)N膜结晶化、一边向外扩散膜内的反应副产物的工序，是在N2O、O2或N2气体气氛和550-950℃的温度下，进行快速热处理(RTP)处理。
15.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，所述一边使(TaO)1-x(TiO)N膜结晶化、一边向外扩散膜内的反应副产物的工序，是在N2O、O2或N2气体气氛和550-950℃的温度下，进行电炉退火。
CNB001240277A 1999-07-01 2000-07-01 半导体存储元件的电容器及其制造方法 Expired - Fee Related CN1168144C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990026386A KR100327584B1 (ko) 1999-07-01 1999-07-01 반도체소자의 고정전용량 커패시터 형성방법
KR26386/1999 1999-07-01

Publications (2)

Publication Number Publication Date
CN1280391A CN1280391A (zh) 2001-01-17
CN1168144C true CN1168144C (zh) 2004-09-22

Family

ID=19598651

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001240277A Expired - Fee Related CN1168144C (zh) 1999-07-01 2000-07-01 半导体存储元件的电容器及其制造方法

Country Status (7)

Country Link
US (2) US6448128B1 (zh)
JP (1) JP2001053254A (zh)
KR (1) KR100327584B1 (zh)
CN (1) CN1168144C (zh)
DE (1) DE10032210B4 (zh)
GB (1) GB2358283B (zh)
TW (1) TW504800B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20050086109A1 (en) * 2003-10-17 2005-04-21 Mcfadden Jeffrey A. Methods and apparatus for posting messages on documents delivered over a computer network
US7172947B2 (en) * 2004-08-31 2007-02-06 Micron Technology, Inc High dielectric constant transition metal oxide materials
EP1693888A1 (en) * 2005-02-16 2006-08-23 Interuniversitair Microelektronica Centrum ( Imec) Method to enhance the initiation of film growth
EP1693889B1 (en) * 2005-02-16 2017-05-24 Imec Method to enhance the initiation of film growth
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
JP5334199B2 (ja) 2008-01-22 2013-11-06 ルネサスエレクトロニクス株式会社 容量素子を有する半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5569619A (en) * 1992-06-24 1996-10-29 Lg Semicon Co., Ltd. Method for forming a capacitor of a semiconductor memory cell
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JP3742471B2 (ja) 1996-12-09 2006-02-01 株式会社東海理化電機製作所 車両用警報装置
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3794597B2 (ja) 1997-06-18 2006-07-05 日本電信電話株式会社 話題抽出方法及び話題抽出プログラム記録媒体
US5841186A (en) * 1997-08-19 1998-11-24 United Microelectronics Corp. Composite dielectric films
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
JPH1174478A (ja) * 1997-09-01 1999-03-16 Matsushita Electron Corp 誘電体膜の製造方法、半導体装置の製造方法、半導体装置及び半導体装置の製造装置
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100494322B1 (ko) * 1999-12-22 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
GB0015988D0 (en) 2000-08-23
DE10032210B4 (de) 2012-04-12
CN1280391A (zh) 2001-01-17
KR100327584B1 (ko) 2002-03-14
DE10032210A1 (de) 2001-06-28
GB2358283B (en) 2004-06-09
US20020137274A1 (en) 2002-09-26
KR20010008510A (ko) 2001-02-05
US6777740B2 (en) 2004-08-17
TW504800B (en) 2002-10-01
JP2001053254A (ja) 2001-02-23
US6448128B1 (en) 2002-09-10
GB2358283A (en) 2001-07-18

Similar Documents

Publication Publication Date Title
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6580111B2 (en) Metal-insulator-metal capacitor
US6849505B2 (en) Semiconductor device and method for fabricating the same
US6396099B2 (en) Non-volatile memory device and manufacturing method thereof
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
CN100383971C (zh) 半导体存储元件的电容器及其制造方法
JP2001237399A (ja) 半導体装置のキャパシターの製造方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
CN1168144C (zh) 半导体存储元件的电容器及其制造方法
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
CN1172360C (zh) 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
CN1279513A (zh) 半导体存储元件的电容器及其制造方法
US6503810B2 (en) Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure
JP2001237398A (ja) 半導体素子のキャパシターの製造方法
KR100390837B1 (ko) 캐패시터 제조 방법
KR100533991B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100881737B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR20030054054A (ko) 강유전체 메모리소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20150701

EXPY Termination of patent right or utility model