[go: up one dir, main page]

CN116567917A - 电路板和电子设备 - Google Patents

电路板和电子设备 Download PDF

Info

Publication number
CN116567917A
CN116567917A CN202310772241.7A CN202310772241A CN116567917A CN 116567917 A CN116567917 A CN 116567917A CN 202310772241 A CN202310772241 A CN 202310772241A CN 116567917 A CN116567917 A CN 116567917A
Authority
CN
China
Prior art keywords
hole
axis
via hole
circuit board
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310772241.7A
Other languages
English (en)
Inventor
庞燚
胡光志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202310772241.7A priority Critical patent/CN116567917A/zh
Publication of CN116567917A publication Critical patent/CN116567917A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请公开了一种电路板、服务器主板和电子设备，所述电路板包括板体，所述板体上设置有用于穿设第一信号线的第一过孔和用于穿设第二信号线的第二过孔，其中，所述第一过孔和所述第二过孔贯穿于所述板体，所述第一过孔和所述第二过孔间隔设置；所述第一过孔的轴线和所述第二过孔的轴线异面。本申请可以减少所述第一信号线和所述第二信号线的耦合面积，降低所述第一信号线和所述第二信号线之间的信号串扰。

Description

电路板和电子设备
技术领域
本申请属于电子设备技术领域，具体涉及一种电路板和电子设备。
背景技术
电路板是电子产品的重要部件之一，电路板通常由绝缘底板、连接导线和装配焊接电子元件的焊盘组成，具有导电线路和绝缘底板的双重作用。为连通电路板的各层之间的印制导线，在各层需要连通的导线的交汇处钻上一个公共孔，即过孔，以使电路板中的信号线通过信号过孔进行换层连接，保证信号线的走线质量。
随着电子设计领域的飞速发展，电路板高速化和小型化已经成为设计的必然趋势，伴随5G信息时代的加速发展，信号频率不断地提高、电路板的尺寸变小等因素引起各种信号完整性问题，例如，由一个信号线到另一个信号线的能量耦合引起的干扰，即由于电场(电容耦合)和磁场(电感耦合)的干扰而发生的串扰。目前，垂直于电路板的铺铜面进行打孔，过孔与过孔之间平行，通过拉开过孔与过孔之间的距离降低串扰量，
在实现本申请过程中，发明人发现现有技术中至少存在如下问题：当电路板面积越来越小型化时，拉开过孔与过孔之间的距离不仅会浪费电路板的布板面积，而且一般拉开的间距有限，串扰优化效果不明显。
发明内容
本申请旨在提供一种电路板、服务器主板和电子设备，至少解决现有技术中串扰优化效果不明显的问题之一。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种电路板，包括板体，所述板体上设置有用于穿设第一信号线的第一过孔和用于穿设第二信号线的第二过孔，其中，
所述第一过孔和所述第二过孔均贯穿于所述板体，所述第一过孔和所述第二过孔间隔设置；
所述第一过孔的轴线和所述第二过孔的轴线异面。
第二方面，本申请实施例提出了一种服务器主板，包括第一方面中所述的电路板。
第三方面，本申请实施例提出了一种电子设备，包括第一方面中所述的电路板。
在本申请的实施例中，所述第一过孔的轴线和所述第二过孔的轴线异面，且所述第一过孔和所述第二过孔间隔设置，由于所述第一过孔用于穿设第一信号线，所述第二过孔用于穿设第二信号线，使得所述第一信号线和所述第二信号线异面，所述第一信号线产生的磁感线中的一部分可以与所述第二信号线平行，可以减少所述第一信号线和所述第二信号线的耦合面积，进而可以降低所述第一信号线和所述第二信号线之间的信号串扰。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例中的一种电路板的结构示意图；
图2是本发明实施例中的另一种电路板的结构示意图；
图3是本发明实施例中的一种第一信号线和第二信号线正交的示意图；
图4是本发明实施例中的一种第一过孔和第二过孔的位置示意图；
图5是本发明实施例中的另一种第一过孔和第二过孔的位置示意图；
图6是本发明实施例中的又一种第一过孔和第二过孔的位置示意图；
图7是本发明实施例中的再一种第一过孔和第二过孔的位置示意图；
图8A是本发明实施例中的第一过孔的轴线和第二过孔的轴线正交的结构示意图；
图8B是现有技术中第一过孔的轴线和第二过孔的轴线平行的结构示意图；
图9现有技术和本发明对比的仿真图；
图10是本发明实施例中的一种电流示意图。
附图标记：
1－板体，11－第一表层，12－第二表层，2－第一过孔，21－第一孔段，22－第二孔段，3－第二过孔，31－第三孔段，32－第四孔段，41－第一通孔，42－第二通孔，43－第三通孔，44－第四通孔，51－第一信号线，52－第二信号线。
具体实施方式
下面将详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合图1－图10描述本发明实施例的电路板、服务器主板以及电子设备。
如图1所示，在本发明的一些实施例中，所述电路板具体可以包括板体1，板体1上可以设置有用于穿设第一信号线51的第一过孔2和用于穿设第二信号线52的第二过孔3，其中，第一过孔2和第二过孔3均可以贯穿于板体1，第一过孔2和第二过孔3可以间隔设置；第一过孔2的轴线和第二过孔3的轴线可以异面。
在本申请的实施例中，所述第一过孔2的轴线和所述第二过孔3的轴线异面，所述第一过孔2和所述第二过孔3间隔设置，由于所述第一过孔2用于穿设第一信号线51，所述第二过孔3用于穿设第二信号线52，使得所述第一信号线51和所述第二信号线52异面，所述第一信号线51产生的磁感线中的一部分可以与所述第二信号线52平行，可以减少所述第一信号线51和所述第二信号线52的耦合面积，进而可以降低所述第一信号线51和所述第二信号线52之间的信号串扰。
本发明实施例中所述的电路板具体可以是印刷线路板(Printed Circuit Board，PCB)，所述电路板可以充当主板、副板等，或者，在三明治叠板的中，也可以作为转接板，转接板走线内部的干扰问题。
具体地，板体1可以为所述电路板的主体结构，可以通过在板体1上集成电器元件，以得到印刷线路板。具体地，所述电路板可以是双面板或者多面板等，具体可以根据实际需求进行设置，本发明实施例对此不作具体限定。
具体地，板体1上可以设置有第一过孔2和第二过孔3，第一过孔2可以用于穿设第一信号线51，由于第一过孔2贯穿于板体1，即第一过孔2可以连通板体1的上表面和下表面，使得第一信号线51可以沿板体1的厚度方向布置走线；第二过孔3可以用于穿设第二信号线52，由于第二过孔3贯穿于板体1，即第二过孔3可以连通板体1的上表面和下表面，使得第二信号线52可以沿板体1的厚度方向布置走线。
具体地，如图1所示，第一过孔2和第二过孔3可以沿水平方向间隔设置，且第一过孔2和第二过孔3均沿竖直方向贯穿于板体1，使得第一过孔2的轴线和第二过孔3的轴线可以异面。
具体地，第一过孔2的轴线和第二过孔3的轴线异面，第一过孔2的轴线可以为第一直线，第二过孔3的轴线可以为第二直线，所述第一直线可以平行于所述第二直线所在的第一平面，所述第一直线在所述第一平面内的投影为第三直线，所述第三直线和所述第二直线相交，所述第三直线和所述第二直线之间的夹角可以大于0度，所述第三直线和所述第二直线之间的夹角还可以小于或等于90度。
需要说明的是，当两个电路1和电路2之间存在互感时，这电路1和电路2之间就会产生互感耦合，如图10所示，当电路1所在回路中有电流I1流过时，就会在电路1中产生磁通量，磁通量和电流之间的关系由一个系数L确定，L就是回路的自感：
其中，Φ的单位是韦伯，WB；I1的单位为安培，A。
如果在电路1的附近有另一个电路2，则电路1中电流I2产生的磁通量也会出现在电路2中，设电路2中的这部分磁通量为Φ12。当电流I1为变化的电流时，Φ12也会为变化的量。从电磁感应定律可知，回路1中的磁通量变化会在电路2中产生感应电动势VN，这就是回路1和回路2之间的串扰。
Φ12与电流I1之间通过一个系数M来确定，这个M就是回路2与回路1之间的互感：电路2中的感应电动势为单位时间内的磁通量：其中，Φt2为Φ12在t2时刻的磁通量，Φt1为Φ12在t1时刻的磁通量。从互感的原理可知，减小串扰的核心是减小Φ12。
在本发明实施例中，第一过孔2的延伸方向可以决定第一信号线51的走线路径，第二过孔3的延伸方向可以决定第二信号线52的走线路径，这样，在所述第三直线和所述第二直线相交的情况下，第一信号线51产生的一部分磁感线可以与第二信号线52平行，可以减小耦合面积，进而可以降低第一信号线51和第二信号线52之间的信号串扰。
具体地，所述第三直线和所述第二直线之间的夹角越接近90°，第一信号线51和第二信号线52之间的信号串扰越低。
可选地，第一过孔2的轴线和第二过孔3的轴线可以正交。
在本发明实施例中，如图3所示，第一过孔2的轴线和第二过孔3的轴线正交，使得第一信号线51和第二信号线52可以正交，这样，第一信号线51产生的磁感线均与第二信号线52平行，可以避免第一信号线51和第二信号线52之间产生信号串扰。
具体地，第一过孔2的轴线和第二过孔3的轴线正交，使得所述第三直线和所述第二直线可以垂直，可以很大程度的改善第一信号线51和第二信号线52之间的信号串扰，具体如图8A所示；如图8B所示，示出了现有技术中的过孔设计方案，第三直线和第二直线重合，其中，图8B中的H1等于图8A中的H2，相交于现有技术，本发明实施例中的过孔设计，可以对隔离度在10GHZ以下有较大的改善，如图9所示，在4GHZ左右可以优化20dB左右，第一信号线51和第二信号线52之间的整体串扰可以得到很大程度的改善。
可选地，第一过孔2的轴向和板体1的中心线之间呈第一夹角，第二过孔3的轴向和板体1的中心线之间呈第二夹角；第一夹角可以等于第二夹角。
在本发明实施例中，第一夹角等于第二夹角，使得第一过孔2在水平空间上的占用长度等于第二过孔3在水平空间上的占用长度，进而可以缩短板体1的长度或宽度，实现所述电路板的小型化。
具体地，如图8A所示，第一过孔在水平空间上的占用长度和第二过孔3在水平空间上的占用长度均等于H2。
可选地，第一过孔2的数量可以包括至少两个，第二过孔3的数量可以包括至少两个；第一过孔2和第二过孔3的数量可以相同；至少两个第一过孔2的轴线可以平行，至少两个第二过孔3的轴线可以平行。
在本发明实施例中，至少两个第一过孔2的轴线平行，使得至少两个第一过孔2可以用于穿设第一信号线组；至少两个第二过孔3的轴线平行，使得至少两个第二过孔3可以用于穿设第二信号线组，由于第一过孔2的轴线与第二过孔3的轴线异面，可以改善第一信号线组和第二信号线组之间的信号串扰。
具体地，如图4所示，第一过孔2和第二过孔3的数量均为一个，可以用于单端信号走线，以改善两个单端信号之间的串扰。如图5所示，第一过孔2和第二过孔3的数量均为两个，可以用于差分对信号走线，以改善差分信号对之间的串扰。如图6所示，第一过孔2和第二过孔3的数量均为多个，可以用于多组信号对同时走线，以改善多组信号对之间的串扰。
可选地，如图1和图2所示，板体1可以包括第一表层11和第二表层12；第一表层11上可以设置有第一通孔41和第二通孔42，第二表层12上可以设置有第三通孔43和第四通孔44；第一通孔41和第四通孔44可以为第一过孔2的两端，第二通孔42和第三通孔43可以为第二过孔3的两端；第一通孔41和第二通孔42之间的孔心距等于第三通孔43和第四通孔44之间的孔心距。
在本发明实施例中，第一通孔41和第二通孔42之间的孔心距等于第三通孔43和第四通孔44之间的孔心距，使得第一过孔2和第二过孔3占用的水平空间相同，具体如图8A所示，可以合理利用布置第一过孔2和第二过孔3，减少对板体1的占用空间，进而实现所述电路板的小型化。
可选地，板体1可以为单层结构或者至少两层结构，具体可以根据实际需求进行设置，本申请实施例对此不作具体限定。
可选地，第一通孔41和第三通孔43可以相对，第二通孔42和第四通孔44可以相对，这样，可以进一步降低第一过孔2占用的水平空间，以及第二过孔3占用的水平空间。
可选地，如图7所示，第一过孔2沿其贯穿方向可以包括相邻的第一孔段21和第二孔段22，第二过孔3沿其贯穿方向可以包括相邻的第三孔段31和第四孔段32；第一孔段21的轴线和第二孔段22的轴线相交；第三孔段31的轴线和第四孔段32的轴线相交；第一孔段21的轴线与第三孔段31的轴线异面；第二孔段22的轴线与第四孔段32的轴线异面。
在本发明实施例中，第一孔段21和第二孔段22沿第一过孔2的贯穿方向相邻设置，且第一孔段21的轴线和第二孔段22的轴线相交，可以减少第一过孔2需要的水平空间，第三孔段31和第四孔段32沿第二过孔3的贯穿方向相邻设置，且第三孔段31的轴线和第四孔段32的轴线相交，可以减少第二过孔3需要的水平空间，进而可以实现所述电路板的小型化。
具体地，第一孔段21的轴线和第三孔段31的轴线异面，第一孔段21的轴线平行于第三孔段31的轴线所在的第二平面，第一孔段21的轴线在第二平面内的正投影与第三孔段31的轴线相交，可以降低第一孔段21内的信号线和第三孔段31内的信号线之间的信号串扰。第二孔段22的轴线和第四孔段32的轴线异面，第二孔段22的轴线平行于第四孔段32的轴线所在的第三平面，第二孔段22的轴线在所述第三平面内的正投影与第四孔段32的轴线相交，可以降低第二孔段22内的信号线和第四孔段32内的信号线之间的信号串扰。
具体地，第一孔段21和第二孔段22垂直，第三孔段31和第四孔段32垂直，第一孔段21的轴线与第三孔段31的轴线正交，第二孔段22的轴线与第四孔段32的轴线正交，可以避免第一信号线51和第二信号线52之间产生信号串扰。
可选地，第一过孔2的横截面形状可以包括：圆形、椭圆形以及多边形中的一种，可以提高第一过孔2的形状多样性；第二过孔3的横截面形状可以包括：圆形、椭圆形以及多边形中的一种，可以提高第二过孔3的形状多样性。第一过孔2和第二过孔3的形状可选择范围比较多，进而还可以提高电路板的结构多样性。
具体地，第一过孔2沿所述第一方向的横截面形状和第二过孔3沿第一方向的横截面形状可以相同或者不同，具体可以根据实际需求进行设置，本发明实施例对此不作具体限定。
本发明实施例中所述的电路板至少包括以下优点：
在本申请的实施例中，所述第一过孔的轴线和所述第二过孔的轴线异面，且所述第一过孔和所述第二过孔间隔设置，由于所述第一过孔用于穿设第一信号线，所述第二过孔用于穿设第二信号线，使得所述第一信号线和所述第二信号线异面，所述第一信号线产生的磁感线中的一部分可以与所述第二信号线平行，可以减少所述第一信号线和所述第二信号线的耦合面积，进而可以降低所述第一信号线和所述第二信号线之间的信号串扰。
第二方面，本发明实施例还公开了一种服务器主板，具体可以包括上述电路板。
本发明实施例中所述的服务器主板还可以叫主机板(mainboard)、系统板(systemboard)和母板(motherboard)；它安装在机箱内，是服务器基本的也是最重要的部件之一。
本发明实施例中所述的服务器主板至少可以包括以下优点：
在本申请的实施例中，所述第一过孔的轴线和所述第二过孔的轴线异面，且所述第一过孔和所述第二过孔间隔设置，由于所述第一过孔用于穿设第一信号线，所述第二过孔用于穿设第二信号线，使得所述第一信号线和所述第二信号线异面，所述第一信号线产生的磁感线中的一部分可以与所述第二信号线平行，可以减少所述第一信号线和所述第二信号线的耦合面积，进而可以降低所述第一信号线和所述第二信号线之间的信号串扰。
第三方面，本发明实施例还公开了一种电子设备，具体可以包括上述电路板。
本发明实施例中所述的电子设备包括但不限于手机、平板电脑、笔记本电脑等。
本发明实施例中所述的电子设备至少包括以下优点：
在本申请的实施例中，所述第一过孔的轴线和所述第二过孔的轴线异面，且所述第一过孔和所述第二过孔间隔设置，由于所述第一过孔用于穿设第一信号线，所述第二过孔用于穿设第二信号线，使得所述第一信号线和所述第二信号线异面，所述第一信号线产生的磁感线中的一部分可以与所述第二信号线平行，可以减少所述第一信号线和所述第二信号线的耦合面积，进而可以降低所述第一信号线和所述第二信号线之间的信号串扰。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种电路板，其特征在于，包括板体(1)，所述板体(1)上设置有用于穿设第一信号线(51)的第一过孔(2)和用于穿设第二信号线(52)的第二过孔(3)，其中，
所述第一过孔(2)和所述第二过孔(3)均贯穿于所述板体(1)，所述第一过孔(2)和所述第二过孔(3)间隔设置；
所述第一过孔(2)的轴线和所述第二过孔(3)的轴线异面。
2.根据权利要求1所述的电路板，其特征在于，所述第一过孔(2)的轴向和所述板体(1)的中心线之间呈第一夹角，所述第二过孔(3)的轴向和所述板体(1)的中心线之间呈第二夹角；
所述第一夹角等于所述第二夹角。
3.根据权利要求1所述的电路板，其特征在于，所述第一过孔(2)的轴线和所述第二过孔(3)的轴线正交。
4.根据权利要求1所述的电路板，其特征在于，所述第一过孔(2)的数量包括至少两个，所述第二过孔(3)的数量包括至少两个；
所述第一过孔(2)和所述第二过孔(3)的数量相同；
至少两个所述第一过孔(2)的轴线平行，至少两个所述第二过孔(3)的轴线平行。
5.根据权利要求1所述的电路板，其特征在于，所述板体(1)包括第一表层(11)和第二表层(12)；
所述第一表层(11)上设置有第一通孔(41)和第二通孔(42)，所述第二表层(12)上设置有第三通孔(43)和第四通孔(44)；
所述第一通孔(41)和所述第四通孔(44)为所述第一过孔(2)的两端，所述第二通孔(42)和所述第三通孔(43)为所述第二过孔(3)的两端；
所述第一通孔(41)和所述第二通孔(42)之间的孔心距等于所述第三通孔(43)和所述第四通孔(44)之间的孔心距。
6.根据权利要求5所述的电路板，其特征在于，所述第一通孔(41)和所述第三通孔(43)相对，所述第二通孔(42)和所述第四通孔(44)相对。
7.根据权利要求1－5任一项所述的电路板，其特征在于，所述第一过孔(2)沿其贯穿方向包括相邻的第一孔段(21)和第二孔段(22)，所述第二过孔(3)沿其贯穿方向包括相邻的第三孔段(31)和第四孔段(32)；
所述第一孔段(21)的轴线和所述第二孔段(22)的轴线相交；
所述第三孔段(31)的轴线和所述第四孔段(32)的轴线相交；
所述第一孔段(21)的轴线与所述第三孔段(31)的轴线异面；
所述第二孔段(22)的轴线与所述第四孔段(32)的轴线异面。
8.根据权利要求1所述的电路板，其特征在于，所述第一过孔(2)的横截面形状包括：圆形、椭圆形以及多边形中的一种；
所述第二过孔(3)的横截面形状包括：圆形、椭圆形以及多边形中的一种。
9.一种服务器主板，其特征在于，包括权利要求1－8任一项所述的电路板。
10.一种电子设备，其特征在于，包括权利要求1－8中任一项所述的电路板。
CN202310772241.7A 2023-06-27 2023-06-27 电路板和电子设备 Pending CN116567917A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310772241.7A CN116567917A (zh) 2023-06-27 2023-06-27 电路板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310772241.7A CN116567917A (zh) 2023-06-27 2023-06-27 电路板和电子设备

Publications (1)

Publication Number Publication Date
CN116567917A true CN116567917A (zh) 2023-08-08

Family

ID=87490103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310772241.7A Pending CN116567917A (zh) 2023-06-27 2023-06-27 电路板和电子设备

Country Status (1)

Country Link
CN (1) CN116567917A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120568586A (zh) * 2025-07-31 2025-08-29 苏州元脑智能科技有限公司 多层电路板、过孔结构优化方法及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120568586A (zh) * 2025-07-31 2025-08-29 苏州元脑智能科技有限公司 多层电路板、过孔结构优化方法及电子设备
CN120568586B (zh) * 2025-07-31 2025-10-03 苏州元脑智能科技有限公司 多层电路板、过孔结构优化方法及电子设备

Similar Documents

Publication Publication Date Title
JP4354489B2 (ja) 回路基板及び高速ビアシステム
JP4880666B2 (ja) 回路基板
US6621012B2 (en) Insertion of electrical component within a via of a printed circuit board
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US5039824A (en) Printed circuit having twisted conductor lines printed thereon
US7705246B1 (en) Compact differential signal via structure
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
US20090107717A1 (en) Electrically conductive structure of circuit board and circuit board using the same
JP2016063188A (ja) プリント配線板
US20020172023A1 (en) Method for high-density, low-via-count, decoupling capacitor placement
US20200045815A1 (en) Circuit board and electronic device including the same
JP2016092561A (ja) 伝送線路およびフラットケーブル
JP6504960B2 (ja) プリント基板
CN116567917A (zh) 电路板和电子设备
US12426153B2 (en) Twisted differential compensation for routing high-speed signals near power delivery inductors and system miniaturization
US20140048323A1 (en) Wiring board
CN110012598A (zh) 电池保护板
JP6425632B2 (ja) プリント基板
JPS61131498A (ja) 終端回路配線構造
WO2021052327A1 (zh) 一种电路板
JP2023134096A (ja) プリント基板および回路基板
JP2010062180A (ja) 多層プリント配線板
JP2007073956A (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置
CN203015271U (zh) 印制电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination