CN116454135A - 一种横向功率半导体器件及制备方法 - Google Patents

Abstract

本发明提供一种横向功率半导体器件及制备方法，该方法包括步骤：基于衬底形成外延层、埋层、体区、漂移区、多晶硅栅结构、虚栅结构，虚栅结构位于漂移区上方，从栅极指向漏极方向横向均匀排列，虚栅结构中设有离子注入窗口；首先透过多晶硅材料进行离子注入，防止离子注入损伤体硅材料；然后基于虚栅进行低能p型离子注入在漂移区上部，形成低能p型离子注入层辅助漂移区耗尽；最后虚栅结构和金属硅化物阻挡层共同作为场板结构。本发明通过虚栅作为离子注入掩膜形成反型掺杂层辅助漂移区耗尽，提高器件的电学性能，并利用场板技术，提高了器件的可靠性。这种方法不仅提高了器件的性能，还实现了工艺成本降低，工艺步骤简单易控制。

Description

一种横向功率半导体器件及制备方法

技术领域

本发明属于半导体技术领域，具体涉及一种横向功率半导体器件及制备方法。

背景技术

横向扩散金属氧化物半导体(Laterally-Diffused Metal-Oxide-Semiconductor，LDMOS)晶体管在关键的器件特性方面性能优异且与互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)工艺容易兼容，因此被广泛应用。在LDMOS晶体管器件中，击穿电压和导通电阻是两个最重要的性能参数，目前的受到击穿电压和导通电阻的制约关系，阻碍了LDMOS晶体管器件性能的进一步提高。

目前，通过场板技术可以有效的降低器件的漂移区内的电场峰值，实现器件在漂移区内电场均匀分布，提高器件的击穿电压。但是场板结构依旧是通过漂移区的低浓度掺杂实现器件的高耐压，虽然提高了耐压，但是增大了器件的导通电流损耗。

LDMOS器件在其工作时，内部易形成较高的沟道横向电场和氧化层纵向电场，使得载流子在输送过程中发生碰撞电离，产生额外的电子空穴对，称为热载流子，部分热载流子进入栅氧化层，使得器件的阈值电压上升，饱和电流和载流子迁移率下降，称为热载流子注入(HCI)效应。

所以，在不增加成本，降低工艺难度的情况下，制造一种不增加器件导通电阻，提高器件的耐压，并且具有一定的可靠性的器件是非常有必要的。

发明内容

基于上述存在的各种问题，本发明的目的在于提供一种工艺简单易控制的横向功率半导体器件及其制造方法，用于解决目前LDMOS器件中，可靠性低，击穿电压高与导通电阻高的矛盾问题。

为实现上述发明目的，本发明技术方案如下：

一种横向功率半导体器件，包括p型衬底10、p型衬底10上方的p型外延20、p型外延20上方的p型埋层30；所述p型埋层30上部右侧设有n型漂移区40；所述n型漂移区40内的上方中部嵌有低能p型离子注入层甲53；所述n型漂移区40左侧设有体区；所述体区包括自下而上分布的高能p型离子注入层51、低能p型离子注入层乙52、源极接触重掺杂55；n型漂移区40内的右侧上部设有漏极区；所述漏极区设有漏极接触重掺杂54；所述n型漂移区40上表面设有栅氧化层60；所述栅氧化层60上设有多个沿着多晶硅栅指向漏极区的横向排列的多晶硅虚栅62，相邻多晶硅虚栅62之间的间隙为离子注入窗口；所述多晶硅虚栅62左侧设有多晶硅栅63，所述多晶硅栅63结构一部分位于n型漂移区40上方，一部分位于体区上方；所述多晶硅栅63两侧设有侧墙71；所述多晶硅虚栅62上包覆填充有金属硅化物阻挡层80，所述金属硅化物阻挡层80填充到多晶硅虚栅62之间的空隙，形成场板结构；所述源极接触重掺杂55上设有源接触孔91；所述多晶硅栅63上设有栅接触孔92；所述多晶硅虚栅62上方金属硅化物阻挡层80上设有接触孔甲94；所述漏极接触重掺杂54上设有漏接触孔93。

作为优选方式，所述多晶硅虚栅62之间的横向空隙均匀设置。

作为优选方式，所述横向排列的多晶硅虚栅62之间的横向间隙非均匀设置，多个离子注入窗口在所述多晶硅栅63指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲53的浓度分布也是非均匀的。

作为优选方式，所述横向排列的多晶硅虚栅62的宽度是非均匀的，多个离子注入窗口在所述多晶硅栅63指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲53的浓度分布也是非均匀的。

作为优选方式，多个离子注入窗口之间填充的介质为氧化硅材料，其和多晶硅虚栅一起作为接触孔甲94下方的介质层。

作为优选方式，所述的金属硅化物阻挡层80中，设有氧化物层和氧化物层上方的接触孔甲刻蚀停止层。

作为优选方式，各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。

作为优选方式，所述的高能离子注入能量在300keV以上；低能离子注入能量在300keV以下。

上述横向扩散金属氧化物半导体器件，通过在多晶硅栅与漏接触孔之间的漂移区上方设置与栅极层之间绝缘的虚拟多晶硅栅结构，能够提高器件的可靠性问题的同时，通过虚拟栅中间的离子注入窗口注入的低能p型离子注入层甲，可以在不损失器件电流的情况下提高器件的击穿电压。通过调整虚栅结构的数量、宽度、间隔等简单的参数，调制器件漂移区内的电场，使得器件的耐压提高。

本发明还提供一种横向功率半导体器件的制备方法，包括以下步骤：

步骤1：获取衬底，所述衬底中形成有p型外延、p型埋层、n型漂移区；在所述衬底上形成栅氧化层和多晶硅材料；

步骤2：使用第一光刻版进行光刻，不对多晶硅进行刻蚀，通过离子注入并退火形成所述高能p型离子注入层；

步骤3：使用第二光刻版进行光刻，刻蚀多晶硅材料，形成所述多晶硅栅和多晶硅虚栅结构，利用多晶硅虚栅结构作为掩膜，通过离子注入并退火形成所述低能p型离子注入层甲和低能p型离子注入层乙；

步骤4：形成多晶硅侧墙和源极接触重掺杂、漏极接触重掺杂，所述漏极接触重掺杂形成于所述栅极层的一侧的衬底中，且与所述漂移区相接触，所述源极接触重掺杂形成于所述体区的顶层，所述多晶硅虚栅结构位于所述多晶硅栅和漏极区之间；

步骤5：形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述多晶硅虚栅，还覆盖所述漂移区位于所述多晶硅虚栅和漏极区之间的表面；

步骤6：形成接触孔，所述源极接触重掺杂上设有源接触孔，所述多晶硅上设有栅接触孔，所述多晶硅虚栅上方金属硅化物阻挡层上设有接触孔甲，接触孔甲刻蚀停止层在金属硅化物阻挡层中，所述漏极接触重掺杂上设有漏接触孔。

步骤7：接触孔内填充导电材料。

可选的，在形成所述低能p型离子注入层甲时，不经过退火形成分离的离子注入区；

可选的，在形成所述金属硅化物阻挡层时，金属硅化物阻挡层可以延伸到多晶硅栅的上表面；

可选的，通过CVD的方法形成金属硅化物阻挡层，其结构自下而上为：氧化硅、氮化硅、氧化硅。

上述横向扩散金属氧化物半导体器件的制造方法，通过设计第二光刻版的图案，在栅极层与漏极区之间的漂移区上方设置与栅极层分离的虚栅结构，利用虚栅结构和后续填充在虚栅结构之间空隙的介质材料以及上方的接触孔甲，形成场板结构，能够改善器件的可靠性。并且利用虚栅结构作为漂移区上部低能p型离子注入的掩膜，进行离子注入可以帮助漂移区耗尽，从而提高漂移的掺杂浓度，提高器件的击穿电压的同时，保持器件较低的导通电阻。该方法.不会对在线工艺有严苛的要求，而且只需要通过调整第二光刻版的图案，从而相应改变虚栅结构大小、数量、间距等特性，就能够对器件的电学特性调整。

本发明的有益效果为：

(1)本发明通过改变光刻版的图案，在制造过程中加入虚栅结构，虚栅结构在离子注入中作为掩膜，形成低浓度的低能离子注入层可以辅助漂移区耗尽，改善器件的电学特性。

(2)虚栅结构之间的空隙通过填充介质后，可以作为接触孔甲下方的介质层，大大改善器件的可靠性问题。

(3)高能离子注入前由于没有进行多晶硅刻蚀，所以多晶硅对体硅材料起到一定的保护作用，减小离子注入对体硅材料的损伤，避免器件沟道区的载流子迁移率降低。

(4)通过调整光刻版就可以改变虚栅结构的数量、大小、间距等参数，工艺更加简单，容易实现。

附图说明

图1是实施例1中横向扩散金属氧化物半导体器件的剖面结构示意图；

图2是实施例2中横向扩散金属氧化物半导体器件的制造方法的流程图；

图3(a)至图3(g)是实施例2中横向扩散金属氧化物半导体器件在制造过程中的剖面示意图。

图4是实施例2中，横向扩散金属氧化物半导体制备过程中剖面图；

10为p型衬底，20为p型外延，30为p型埋层，40为n型漂移区，51为高能p型离子注入层，52为低能p型离子注入层乙，53为低能p型离子注入层甲，54为漏极接触重掺杂，55为源极接触重掺杂，60为栅氧化层，61为多晶硅材料；62为多晶硅虚栅，63为多晶硅栅，71为侧墙，80为金属硅化物阻挡层，90为光刻胶，91为源接触孔，92为栅接触孔，93为漏接触孔，94为接触孔甲。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图1，本实施例提供一种横向功率半导体器件，包括p型衬底10、p型衬底10上方的p型外延20、p型外延20上方的p型埋层30；所述p型埋层30上部右侧设有n型漂移区40；所述n型漂移区40内的上方中部嵌有低能p型离子注入层甲53；所述n型漂移区40左侧设有体区；所述体区包括自下而上分布的高能p型离子注入层51、低能p型离子注入层乙52、源极接触重掺杂55；n型漂移区40内的右侧上部设有漏极区；所述漏极区设有漏极接触重掺杂54；所述n型漂移区40上表面设有栅氧化层60；所述栅氧化层60上设有多个沿着多晶硅栅指向漏极区的横向排列的多晶硅虚栅62，相邻多晶硅虚栅62之间的间隙为离子注入窗口；所述多晶硅虚栅62左侧设有多晶硅栅63，所述多晶硅栅63结构一部分位于n型漂移区40上方，一部分位于体区上方；所述多晶硅栅63两侧设有侧墙71；所述多晶硅虚栅62上包覆填充有金属硅化物阻挡层80，所述金属硅化物阻挡层80填充到多晶硅虚栅62之间的空隙，形成场板结构；所述源极接触重掺杂55上设有源接触孔91；所述多晶硅栅63上设有栅接触孔92；所述多晶硅虚栅62上方金属硅化物阻挡层80上设有接触孔甲94；所述漏极接触重掺杂54上设有漏接触孔93。

可选的，所述多晶硅虚栅62之间的横向空隙均匀设置。各个多晶硅虚栅之间的宽度是相同的，多晶硅虚栅之间的空隙作为离子注入窗口也均匀排列。

可选的，所述横向排列的多晶硅虚栅62之间的横向间隙非均匀设置，多个离子注入窗口在所述多晶硅栅63指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲53的浓度分布也是非均匀的。

可选的，所述横向排列的多晶硅虚栅62的宽度是非均匀的，多个离子注入窗口在所述多晶硅栅63指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲53的浓度分布也是非均匀的。

可选的，各个多晶硅虚栅之间的宽度是相同的，但是多晶硅虚栅之间的距离不同，多晶硅虚栅之间的距离依次或间歇变化，所以离子注入的窗口也是依次或间歇变化。

可选的，各个多晶硅虚栅之间的宽度是不同的，从多晶硅栅指向漏极方向，多晶硅虚栅之间的距离依次或间歇变大或变小，所以离子注入的窗口也是依次或间歇变大或变小的。

可选的，多个离子注入窗口之间填充的介质为氧化硅材料，其和多晶硅虚栅一起作为接触孔甲94下方的介质层。

可选的，所述的金属硅化物阻挡层80中，设有氧化物层和氧化物层上方的接触孔甲刻蚀停止层。

在一些实施例中，各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。

在一些实施例中，所述的高能离子注入能量在300keV以上；低能离子注入能量在300keV以下。

作为示例，经过退火后，在n型漂移区40内部上层，引入的低能p型离子注入层甲的浓度分布是均匀的。

可选的，经过退火后，在n型漂移区40内部上层，引入的低能p型离子注入层甲的浓度分布是从多晶硅栅指向漏极方向变大或变小的。

可选的，在离子注入形成低能p型离子注入层甲后，不经过高温退火过程，形成分离的掺杂浓度相同的离子注入区域。

可选的，在离子注入形成低能p型离子注入层甲后，不经过高温退火过程，形成分离的掺杂浓度从栅极指向漏极方向依次或间歇变大或变小的掺杂区域。

作为示例，多晶硅虚栅的个数，可以为两个、三个等，基于器件的宽度进行调整，在此不做具体限制。

本实例中的横向扩散金属氧化物半导体器件，通过引入n型漂移区顶部的低能p型离子注入层乙的实现了更好的漂移区耗尽，从而可以提高n型漂移区内的掺杂浓度，进而降低器件的导通电阻，并且由于漂移区内耗尽情况良好，再配合上金属硅化物阻挡层与虚栅结构共同形成的场板结构对器件漂移区电场的调制作用，有效提高器件的击穿电压和可靠性。

实施例2

请参阅图3a至图3g。本实施例中提供一种横向扩散金属氧化物半导体器件制备方法，包括以下步骤：

步骤1：获取p型衬底10，材料可以是单晶硅也可以使绝缘体上硅(SOI)等，图3a所示的实施例中，使用的是单晶硅；

步骤2：基于衬底形成p型外延层20，利用离子注入的方法形成p型埋层30、体区、n型漂移区40，利用热氧化法形成栅氧化层60，所述外延层20、埋层30、漂移区40均位于衬底中，栅氧化层60位于衬底10上方，漏极区位于漂移区内右侧上方，在栅氧化层上方利用CVD的方法淀积多晶硅材料；

步骤3：在多晶硅材料上旋涂光刻胶，使用第一光刻版进行光刻，不对多晶硅进行刻蚀，将高能p型离子注入的注入窗口形成，进行高能p型离子注入，退火后形成体区高能p型离子注入层51；

步骤4：不去除光刻胶，利用第二光刻版进行光刻，刻蚀多晶硅栅材料，形成所述多晶硅栅结构63和多晶硅虚栅结构62，所述多晶硅栅63结构一部分位于漂移区40上方，一部分位于体区上方，所述虚栅结构62位于所述漂移区40上且位于所述多晶硅栅极63及所述漏极之间，所述虚栅中设有多个离子注入窗口，所述多个离子注入窗口均匀排列，利用多晶硅虚栅结构作为掩膜，进行低能p型离子注入，去除光刻胶，经过退火后，形成低能p型离子注入层甲53和低能p型离子注入层乙52；

步骤5：利用薄膜生长工艺然后利用刻蚀工艺在多晶硅栅两侧形成多晶硅栅侧墙71；

步骤6：通过离子注入的方法形成源接触重掺杂55、漏接触重掺杂54，所述漏极接触重掺杂形成于所述栅极层的一侧的衬底中，且与所述漂移区相接触，所述源极接触重掺杂形成于所述体区的顶层；

步骤7：通过薄膜生长和刻蚀工艺在所述多晶硅虚栅上方形成金属硅化物阻挡层80，；

步骤8：接触孔刻蚀，利用刻蚀工艺形成源接触孔91、栅接触孔92、漏接触孔93和接触孔甲94，所述源极接触重掺杂上设有源接触孔91，所述多晶硅上设有栅接触孔92，，所述漏极接触重掺杂上设有漏接触孔93，所述多晶硅虚栅62上方金属硅化物阻挡层80上设有接触孔甲94，接触孔甲刻蚀停止层在金属硅化物阻挡层中；

步骤9：利用CVD工艺在接触孔中填充导电材料

作为示例，步骤3中，透过多晶硅材料进行的高能p型离子注入可以减少阱临近效应对器件性能的影响。

作为示例，步骤4中，多晶硅虚栅作为低能p型离子注入的掩膜，可以通过调整虚栅结构实现对器件漂移区内的电场的控制，使器件的耐压提高。

作为示例，通过离子注入或推结或其他可行的方式形成的所述p型埋层30其深度、掺杂浓度可以根据需要进行设置。

作为示例，通过离子注入或推结或其他可行的方式形成的所述n型漂移区40包括其中的漏极区,其深度、掺杂浓度可以根据需要进行设置。

作为示例，栅极材料的形成方法可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等方法。形成栅极材料层，并采用光刻、刻蚀等工艺图形化所述栅极材料层以得到所述栅极和虚栅结构。

可选地，栅极材料的形成可以通过两次工艺步骤形成。

作为示例，由于多晶硅虚栅62中间存在离子注入窗口，低能p型离子注入甲的浓度可以通过调整虚栅之间的距离进行控制，并且在注入完成后，无需去除，在填充介质材料后，作为场板的介质层使用，大大减少了工艺成本与工艺难度，减少工艺时间，提高生产效率。

作为示例，通过离子注入形成的低能p型离子注入层甲53，其浓度低于通过离子注入形成的低能p型离子注入层乙52，因为虚拟栅之间的注入窗口更小，所以进入到漂移区内的杂质浓度也更少。

作为示例，步骤5中，生长的薄膜材料自下而上分别是氧化硅、氮化硅、氧化硅。

作为示例，低能p型离子注入层甲53经过高温退火过程，形成一整片的掺杂区域。

可选的，如图4，低能p型离子注入层甲53不经过高温退火过程，形成分离的掺杂区域。

可选的，通过CVD的方法形成金属硅化物阻挡层，其结构自下而上为：氧化硅、氮化硅、氧化硅。

作为示例，所述p型埋层30、n型漂移区40、低能p型离子注入层甲、低能p型离子注入层乙、高能p型离子注入层、源极重掺杂、漏极重掺杂，掺杂的离子包括N型的P、As或者P型的B、BF2中的至少一种。

作为示例，金属硅化物阻挡层80可以通过化学气相沉积、物理气相沉积或其它合适的方法填充虚栅之间的空隙并在虚栅上表面保留一定的厚度。

作为示例，金属硅化物阻挡层80可以延伸到多晶硅栅63上表面，延伸到多晶硅栅63上表面可以有效改善多晶硅栅63延伸到n型漂移区40上表面部分电场的曲率半径，增大曲率半径，防止电场的集中，造成器件提前击穿。

作为示例，金属硅化物阻挡层80包括氧化物层，例如氧化硅。

进一步地，金属硅化物阻挡层80还可以为多层结构，例如包括自下而上依次层叠的氧化物层、氮化物层和氧化物层。在一个实施例中，氮化物层是氮化硅。

作为示例，源接触孔91与源极重掺杂电连接、栅接触孔92与多晶硅栅电连接、漏接触孔93与漏极重掺杂电连接，源接触孔91、栅接触孔92、漏接触孔93与接触孔甲中填充的导电材料为金属钨。

进一步地，接触孔中的导电材料也可以是本领域人员熟知的其他材料，包括但不限于金属材料。

通过本方法实现的横向扩散金属氧化物半导体在漂移区上表面具有虚栅结构，在离子注入过程中，虚栅结构作为掩膜版使用，在n型漂移区内引入一层p型离子注入层，辅助漂移区耗尽，从而提高漂移区内的掺杂浓度，降低器件的导通电阻的同时，保持器件较高的击穿电压。虚栅结构在后续工艺过程中，通过介质材料的填充后，作为接触孔甲下方的介质层，成为场板结构，对器件漂移区内的电场进行调制，同时针对在漂移区内由于高电场产生的热载流子，虚栅结构具有一定的提高器件可靠性的能力。最终实现，在不增加工艺成本、工艺难度的条件下，对器件的电学性能和可靠性问题完成优化。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种横向功率半导体器件，其特征在于：包括p型衬底(10)、p型衬底(10)上方的p型外延(20)、p型外延(20)上方的p型埋层(30)；所述p型埋层(30)上部右侧设有n型漂移区(40)；所述n型漂移区(40)内的上方中部嵌有低能p型离子注入层甲(53)；所述n型漂移区(40)左侧设有体区；所述体区包括自下而上分布的高能p型离子注入层(51)、低能p型离子注入层乙(52)、源极接触重掺杂(55)；n型漂移区(40)内的右侧上部设有漏极区；所述漏极区设有漏极接触重掺杂(54)；所述n型漂移区(40)上表面设有栅氧化层(60)；所述栅氧化层(60)上设有多个沿着多晶硅栅指向漏极区的横向排列的多晶硅虚栅(62)，相邻多晶硅虚栅(62)之间的间隙为离子注入窗口；所述多晶硅虚栅(62)左侧设有多晶硅栅(63)，所述多晶硅栅(63)结构一部分位于n型漂移区(40)上方，一部分位于体区上方；所述多晶硅栅(63)两侧设有侧墙(71)；所述多晶硅虚栅(62)上包覆填充有金属硅化物阻挡层(80)，所述金属硅化物阻挡层(80)填充到多晶硅虚栅(62)之间的空隙，形成场板结构；所述源极接触重掺杂(55)上设有源接触孔(91)；所述多晶硅栅(63)上设有栅接触孔(92)；所述多晶硅虚栅(62)上方金属硅化物阻挡层(80)上设有接触孔甲(94)；所述漏极接触重掺杂(54)上设有漏接触孔(93)。

2.根据权利要求1所述的横向功率半导体器件，其特征在于：所述多晶硅虚栅(62)之间的横向空隙均匀设置。

3.根据权利要求1所述的横向功率半导体器件，其特征在于：所述横向排列的多晶硅虚栅(62)之间的横向间隙非均匀设置，多个离子注入窗口在所述多晶硅栅(63)指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲(53)的浓度分布也是非均匀的。

4.根据权利要求1所述的横向功率半导体器件，其特征在于：所述横向排列的多晶硅虚栅(62)的宽度是非均匀的，多个离子注入窗口在所述多晶硅栅(63)指向所述漏极区的方向上也是非均匀的，形成的低能p型离子注入层甲(53)的浓度分布也是非均匀的。

5.根据权利要求1所述的横向功率半导体器件，其特征在于：多个离子注入窗口之间填充的介质为氧化硅材料，其和多晶硅虚栅一起作为接触孔甲(94)下方的介质层。

6.根据权利要求1所述的横向功率半导体器件，其特征在于：所述的金属硅化物阻挡层(80)中，设有氧化物层和氧化物层上方的接触孔甲刻蚀停止层。

7.根据权利要求1至6任意一项所述的横向功率半导体器件，其特征在于：各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。

8.根据权利要求1至6任意一项所述的横向功率半导体器件，其特征在于：所述的高能离子注入能量在300keV以上；低能离子注入能量在300keV以下。

9.权利要求1至8任意一项所述的一种横向功率半导体器件的制备方法，其特征在于，包括以下步骤：

步骤1：获取衬底，所述衬底中形成有p型外延、p型埋层、n型漂移区；在所述衬底上形成栅氧化层和多晶硅材料；

步骤2：使用第一光刻版进行光刻，不对多晶硅进行刻蚀，通过离子注入并退火形成所述高能p型离子注入层；

步骤3：使用第二光刻版进行光刻，刻蚀多晶硅材料，形成所述多晶硅栅和多晶硅虚栅结构，利用多晶硅虚栅结构作为掩膜，通过离子注入并退火形成所述低能p型离子注入层甲和低能p型离子注入层乙；

步骤4：形成多晶硅侧墙和源极接触重掺杂、漏极接触重掺杂，所述漏极接触重掺杂形成于所述栅极层的一侧的衬底中，且与所述漂移区相接触，所述源极接触重掺杂形成于所述体区的顶层，所述多晶硅虚栅结构位于所述多晶硅栅和漏极区之间；

步骤5：形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述多晶硅虚栅，还覆盖所述漂移区位于所述多晶硅虚栅和漏极区之间的表面；

步骤6：形成接触孔，所述源极接触重掺杂上设有源接触孔，所述多晶硅上设有栅接触孔，所述多晶硅虚栅上方金属硅化物阻挡层上设有接触孔甲，接触孔甲刻蚀停止层在金属硅化物阻挡层中，所述漏极接触重掺杂上设有漏接触孔。

步骤7：接触孔内填充导电材料。

10.根据权利要求9所述的制备方法，其特征在于：对于低能p型离子注入层甲，不经过退火工艺，形成分立的掺杂区域；

并且/或者通过CVD的方法形成金属硅化物阻挡层，其结构自下而上为：氧化硅、氮化硅、氧化硅。