CN116437716A - 电致发光显示器 - Google Patents
电致发光显示器 Download PDFInfo
- Publication number
- CN116437716A CN116437716A CN202211360695.5A CN202211360695A CN116437716A CN 116437716 A CN116437716 A CN 116437716A CN 202211360695 A CN202211360695 A CN 202211360695A CN 116437716 A CN116437716 A CN 116437716A
- Authority
- CN
- China
- Prior art keywords
- layer
- trench
- thickness
- cathode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80523—Multilayers, e.g. opaque multilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2101/00—Properties of the organic materials covered by group H10K85/00
- H10K2101/90—Multiple hosts in the emissive layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开涉及通过防止反射外部光而具有增强显示质量的电致发光显示器。根据本公开的电致发光显示器包括:像素,其被限定在基板上;第一电极,其被设置在像素处;沟槽,其围绕像素;下金属层,其被设置在沟槽中的底表面上;堤部,其被沉积在第一电极的周边处以及下金属层上;上金属层,其被设置在沟槽中的堤部上;发光层,其被设置在第一电极、堤部以及上金属层上;以及第二电极,其被设置在发光层上。
Description
技术领域
本公开涉及通过防止反射外部光而具有增强的显示质量的电致发光显示器。尤其是,本公开涉及底部发光型电致发光显示器,其抑制来自阴极电极和来自被设置在像素之间的沟槽区的外部光反射以防止水平漏电流。
背景技术
近来,已经开发了诸如阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示板(PDP)以及电致发光显示器的各种类型的显示器。这些不同类型的显示器被用于根据其独特的特性和目的来显示各种产品(例如,计算机、移动电话、银行存款和取款设备(ATM)以及车辆导航系统)的图像数据。
作为自发光显示器的电致发光显示器可以具有其中设置有包括发光二极管的多个像素区域的结构。随着像素的密度增大,像素与像素之间的距离增大,并且像素信息可能由于在水平方向上相邻的像素之间的漏电流而失真。为了确保优异的显示质量,需要开发一种用于电致发光显示器的结构,以抑制邻近像素区域之间的水平漏电流。
此外,在作为具有优异显示质量的自发光显示装置的电致发光显示器中,可以通过在显示板的前面设置偏振元件来实现外部光反射抑制结构。用于抑制外部光反射的偏振元件可能具有减少由显示装置提供的光量的问题,并且它是非常昂贵的元件。因此,需要开发一种能够在不增加偏振元件的情况下抑制外部光反射的电致发光显示器用结构。
发明内容
为了解决上述问题,本公开的目的是,提供一种具有低反射阴极电极的电致发光显示器,其能够防止由于阴极电极对外部光的反射而造成的显示质量劣化。本公开的另一目的是,提供一种用于当具有高像素密度的显示器中的像素区域之间的距离变窄时,防止因水平方向上的电流泄漏而造成的显示质量变差的电致发光显示器。本公开的又一目的是,提供一种电致发光显示器,其具有包括低反射阴极电极以及像素区域之间的沟槽的结构,以防止漏电流,从而抑制由于在沟槽中不正常地沉积低反射阴极电极而造成的外部光反射。
为了实现本公开的上述目的,根据本公开的电致发光显示器包括:像素,所述像素被限定在基板上;第一电极,所述第一电极被设置在所述像素处;沟槽,所述沟槽围绕所述像素;下金属层,所述下金属层被设置在所述沟槽中的底表面上;堤部,所述堤部被沉积在所述第一电极的周边处以及所述下金属层上;上金属层,所述上金属层被设置在所述沟槽中的堤部上;发光层,所述发光层被设置在所述第一电极、所述堤部以及所述上金属层上;以及第二电极,所述第二电极被设置在所述发光层上。
在示例实施方式中,该电致发光显示器还包括:第一虚设电极,该第一虚设电极被设置在下金属层与沟槽中的堤部之间,并且与第一电极分离。
在示例实施方式中,将第一电极形成在覆盖基板的平坦化层上。沟槽具有被形成在平坦化层处的凹陷形状。
在示例实施方式中,该电致发光显示器还包括:滤色器,所述滤色器被设置在所述平坦化层下方:驱动元件,所述驱动元件被设置在所述滤色器下方,并且被连接至所述第一电极;以及数据线,所述数据线被设置在所述驱动元件和所述基板之间,并且被设置在所述沟槽的两侧。
在示例实施方式中,数据线包括:金属氧化物层,以及被层叠在金属氧化物层上的金属层。
在示例实施方式中,金属氧化物层具有这样的厚度,通过该厚度,来自金属氧化物层的下表面的第一反射光与来自金属层的第二反射光被相位消除。
在示例实施方式中,第一电极是每像素通过沟槽来划分的。发光层是每像素通过沟槽来划分的。第二电极是在沟槽上方连接在两个相邻像素之间的。
在示例实施方式中,第二电极包括:第一阴极层,所述第一阴极层被设置在所述发光层上;第二阴极层,所述第二阴极层被设置在所述第一阴极层上;以及第三阴极层,所述第三阴极层被设置在所述第二阴极层上。
在示例实施方式中,第一阴极层具有用于确保40%至60%的透光率的第一厚度。第二阴极层具有第二厚度,该第二厚度用于使来自第一阴极层的下表面的第一反射光与来自第三阴极层的第二反射光发生相位消除。第三阴极层具有用于确保100%的透光率的第三厚度。
在示例实施方式中,下金属层具有用于确保40%至60%的透光率的第一厚度。堤部具有用于使来自下金属层的下表面的第一反射光与来自上金属层的第二反射光发生相位消除的第二厚度。
在示例实施方式中,上金属层具有第三厚度,该第三厚度针对穿过堤部的透射光确保80%或更多的透光率。
在示例实施方式中,堤部包括具有硅氮化物的无机材料。将堤部沉积在第一电极的边缘的上表面、第一沉积的侧表面、沟槽的侧壁以及沟槽的底表面上,与沟槽的截面外形相对应。
根据本公开的电致发光显示器可以包括:用于通过顺序地层叠用于构成发光元件的阴极电极的三个导电层来抑制外部光反射的结构。在下层处设置薄金属层以确保透射率,在中间层处层叠由导电树脂材料制成的透明树脂层,并且在上层处层叠具有高反射率的厚金属层。因此,入射到下层的外部光被下层部分地反射,而剩余部分穿过下层和透明树脂层,并被上层反射。这里,通过使从下层反射的光的相位与从上层反射的光的相位相反,可以通过相消干涉来将外部光的反射抑制到2%或更少。
另外,通过在像素区域之间提供沟槽以分离像素区域之间的发光层,当实现超高分辨率时,可以防止水平方向上的漏电流。而且,由于沟槽具有用于抑制外部光的反射的特定层叠结构,因此,可以防止沟槽区处的外部光。根据本公开,可以提供超高分辨率电致发光显示器,用于防止因漏电流而造成的图像失真,并且可以不引起因外部光反射而造成的质量劣化。
附图说明
附图被包括进来以提供对本公开的进一步理解,并且被并入并构成本申请的一部分,例示了本公开的实施方式,并与本描述一起用于说明本公开的原理。在图中:
图1是例示根据本公开的电致发光显示器的示意性结构的平面图。
图2是例示被包括在根据本公开的电致发光显示器中的一个像素的结构的电路图。
图3是例示被设置在根据本公开的电致发光显示器中的像素的结构的平面图。
图4是沿着图3中的切割线I-I'的截面图,用于例示根据本公开的第一实施方式的电致发光显示器的低反射结构。
图5是说明根据本公开的第一实施方式的电致发光显示器中的具有低反射结构的阴极电极的放大截面图。
图6是例示根据本公开的第一实施方式的电致发光显示器中的具有低反射结构的遮光层和选通线的放大截面图。
图7是例示具有用于抑制外部光反射的结构的阴极电极的截面图。
图8是例示根据本公开的第一实施方式的电致发光显示器的结构的放大截面图,其中,图4的标记有矩形形状X的部分被放大了。
图9是例示在沟槽区处形成的低反射结构的放大截面图。
图10是例示根据本公开的第二实施方式的电致发光显示器的放大截面图。
图11是例示根据本公开的第三实施方式的电致发光显示器的放大截面图。
具体实施方式
本公开的优点和特征及其实现方法通过下面参照附图描述的实施方式而清楚。然而,本公开可以以不同的形式具体实施,而不应解释为对在此阐述的实施方式进行限制。相反,提供这些示例实施方式,以使本公开可以足够详尽且完整,以帮助本领域技术人员全面理解本公开的范围。此外,本公开的保护范围由权利要求及其等同物来限定。
现在,对本公开的示例性实施方式进行详细说明,其示例在附图中进行了例示。在可能的情况下,贯穿附图使用相同的附图标记来指相同或相似部件。在说明书中,应注意,在其它附图中已经被用于表示相同元件的相同附图标记尽可能用于该元件。在下面的描述中,当本领域技术人员已知的功能和配置与本公开的基本配置无关时,将省略它们的详细描述。本说明书中描述的术语应当被理解如下。
为了描述本公开的各种示例实施方式而在附图中例示的形状、尺寸、比例、角度、数量等仅作为示例给出。因此,本公开不限于所例示的细节。除非另外指定,否则在整个说明书中相同的附图标记指代相同的元件。在下面的描述中,在相关已知功能或配置的具体描述可能不必要地使本公开的重要点模糊的情况下,可以省略这种已知功能或配置的详细描述。
在本说明书中,除非使用诸如“仅”的术语,否则在使用术语“包括”、“具有”、“包含”等的情况下,可以添加一个或更多个其它元件。除非上下文另有明确指示,否则以单数形式描述的元件旨在包括多个元件。
在构造元件时,该元件被解释为包括误差或公差范围,即使没有提供这种误差或公差范围的明确描述。
在本公开的各种实施方式的描述中,在描述位置关系的情况下,例如,在使用“上”、“上方”、“下”、“之上”、“下方”、“旁边”、“下一”等来描述两个部件之间的位置关系的情况下,除非使用诸如“紧接(地)”、“直接(地)”或“紧密(地)”的更具限制性的术语,否则一个或更多个其它部件可以位于这两个部件之间,例如,在将元件或层设置在另一元件或层“上”时,第三层或第三元件可以将插置于其间。此外,如果将第一元件描述为定位“在第二元件上”,则不一定意味着第一元件在图中定位在第二元件上方。所涉及物体的上部和下部可以根据物体的取向而改变。从而,在将第一元件描述为定位“在第二元件上”的情况下,根据物体的取向,可以在图中或者在实际配置中将第一元件定位“在第二元件下方”或定位“在第二元件上方”。
在描述时间关系方面,当将时间次序例如描述为“之后”、“随后”、“接下来”或“之前”时,除非使用诸如“恰好”、“立即(地)”或“直接(地)”的更具限制性的术语,否则可以包括不连续的情况。
应理解,尽管在本文中可以将术语“第一”、“第二”等用于描述各个元件,但是这些元件不应受这些术语的限制,因为它们不用于定义特定次序。这些术语仅被用于区分一个元件与另一元件。例如,在不脱离本公开的范围的情况下,第一元件可以被称作第二元件,并且类似地,第二元件可以被称作第一元件。
在对本公开的各种元件的描述中,可以使用诸如第一、第二、A、B、(a)以及(b)的术语。这些术语仅被用于区分一个元件与另一元件,而不是定义元件的特定性质、次序、序列或数量。在将元件描述为“链接”、“联接”或“连接”至另一元件的情况下,除非另外指定,否则该元件可以直接或间接地连接至该另一元件。要理解,可以将一个或多个附加元件“插置”在被描述为彼此“链接”、“连接”或“联接”的两个元件之间。
应理解,术语“至少一个”应被理解为包括多个关联列出项目中的一个或更多个的任意和全部组合。例如,“第一元件、第二元件以及第三元件中的至少一个元件”的含义涵盖了所有列出的三个元件的组合、这三个元件中的任两个元件的组合以及各个单独的元件(第一元件、第二元件和第三元件)。
本公开的不同实施方式的特征可以部分或者总体上彼此联接或组合,并且并且如本领域技术人员可以充分理解地,可以彼此不同地互操作和技术上驱动。本公开的实施方式可以彼此独立地执行,或者可以以相互依赖的关系一起执行。
下文中,参照附图,对根据本公开的显示设备的示例进行详细描述。在可能的情况下,贯穿附图使用相同附图标记来指相同或相似部分。由于为了便于描述,附图中所示的每个元件的比例可能与实际比例不同,因此,本公开不限于附图中所示的比例。
在下文中,参照附图,对本公开进行说明。图1是例示根据本公开的电致发光显示器的示意性结构的平面图。在图1中,X轴是指与扫描线平行的方向,Y轴是指数据线的方向,并且Z轴是指显示装置的高度方向。
参照图1,电致发光显示器包括:基板110、选通(或扫描)驱动器210、数据焊盘部分300、源极驱动IC(集成电路)410、柔性膜430、电路板450以及定时控制器500。
基板110可以包括电绝缘材料或柔性材料。基板110可以由玻璃、金属或塑料制成,但不限于此。当电致发光显示器是柔性显示器时,基板110可以由诸如塑料的柔性材料制成。例如,基板110可以包括透明聚酰亚胺材料。
基板110可以包括显示区域AA和非显示区域NDA。作为用于呈现视频图像的区域的显示区域AA可以被限定为基板110的大部分中间区域,但不限于此。在显示区域AA中,可以形成或设置多条扫描线(或选通线)、多条数据线以及多个像素。每个像素皆可以包括多个子像素。每个子像素分别包括扫描线和数据线。
作为不呈现视频图像的区域的非显示区域NDA可以被限定在基板110的围绕全部或部分显示区域AA的周边区域处。在非显示区域NDA中,可以形成或设置选通驱动器210和数据焊盘部分300。
选通驱动器210可以根据从定时控制器500接收的选通控制信号来向扫描线提供扫描(或选通)信号。选通驱动器210可以在基板110上的显示区域AA的任一外侧处的非显示区域NDA处作为GIP(面板内栅极驱动器)类型形成。GIP类型是指将选通驱动器210直接形成在基板110上。
数据焊盘部分300可以根据从定时控制器500接收的数据控制信号来将数据信号提供给数据线。数据焊盘部分300可以被制成驱动器芯片并安装在柔性膜430上。此外,柔性膜430可以作为TAB(带式自动接合)类型附接在基板110上的显示区域AA的任一外侧处的非显示区域NDA处。
源极驱动IC 410可以从定时控制器500接收数字视频数据和源极控制信号。源极驱动IC 410可以根据源极控制信号将数字视频数据转换成模拟数据电压,然后将该模拟数据电压提供给数据线。当将源极驱动IC 410制成芯片型时,可以将其作为COF(膜上芯片)或COP(塑料上芯片)型安装在柔性膜430上。
柔性膜430可以包括将数据焊盘部分300连接至源极驱动IC 410的多条第一链接线,以及将数据焊盘部分300连接至电路板450的多条第二链接线。可以使用各向异性导电膜将柔性膜430附接在数据焊盘部分300上,以使数据焊盘部分300可以连接至柔性膜430的第一链接线。
电路板450可以附接至柔性膜430。电路板450可以包括被实现为驱动芯片的多个电路。例如,电路板450可以是印刷电路板或柔性印刷电路板。
定时控制器500可以通过电路板450的线缆从外部系统板接收数字视频数据和定时信号。定时控制器500可以基于定时信号来生成用于控制选通驱动器210的操作定时的选通控制信号以及用于控制源极驱动IC 410的源极控制信号。定时控制器500可以向选通驱动器210提供选通控制信号,并且向源极驱动IC 410供应源极控制信号。根据产品类型,定时控制器500与源极驱动IC 410可以形成为一个芯片并安装在基板110上。
<第一实施方式>
在下文中,参照图2至图4,对本公开的优选实施方式进行说明。图2是例示根据本公开的一个像素的结构的电路图。图3是例示根据本公开的像素的结构的平面图。图4是沿着图3中的切割线I-I'的截面图,用于例示根据本公开的第一实施方式的电致发光显示器的低反射结构。
参照图2至图4,电致发光显示器的一个像素可以由扫描线SL、数据线DL以及驱动电流线VDD来限定。电致发光显示器的一个像素可以包括:开关薄膜晶体管ST、驱动薄膜晶体管DT、发光二极管OLE以及存储电容器Cst。可以向驱动电流线VDD提供用于驱动发光二极管OLE的高电平电压。
可以在基板110上形成开关薄膜晶体管ST和驱动薄膜晶体管DT。例如,开关薄膜晶体管ST可以被设置在扫描线SL和数据线DL交叉的部分处。开关薄膜晶体管ST可以包括:开关栅极电极SG、开关源极电极SS以及开关漏极电极SD。开关栅极电极SG可以连接至扫描线SL。开关源极电极SS可以连接至数据线DL,并且开关漏极电极SD可以连接至驱动薄膜晶体管DT。通过将数据信号提供给驱动薄膜晶体管DT,开关薄膜晶体管ST可以起到选择将被驱动的像素的作用。
驱动薄膜晶体管DT可以起到通过开关薄膜晶体管ST来驱动所选像素的发光二极管OLE的作用。驱动薄膜晶体管DT可以包括:驱动栅极电极DG、驱动源极电极DS以及驱动漏极电极DD。驱动栅极电极DG可以连接至开关薄膜晶体管ST的开关漏极电极SD。例如,驱动栅极电极DG可以经由穿透栅极绝缘层GI的漏极接触孔DH连接至开关漏极电极SD。可以将驱动源极电极DS连接至驱动电流线VDD,并且可以将驱动漏极电极DD连接至发光二极管OLE的阳极电极ANO。可以将存储电容器Cst设置在驱动薄膜晶体管DT的驱动栅极电极DG与发光二极管OLE的阳极电极ANO之间。
可以将驱动薄膜晶体管DT设置在驱动电流线VDD与发光二极管OLE之间。驱动薄膜晶体管DT可以根据被连接至开关薄膜晶体管ST的开关漏极电极SD的驱动栅极电极DG的电压电平来控制从驱动电流线VDD流向发光二极管OLE的电流的量。
发光二极管OLE可以包括:阳极电极ANO、发光层(light emitting layer)EL以及阴极电极CAT。发光二极管OLE可以根据由驱动薄膜晶体管DT控制的电流的量来发光。换句话说,可以通过由驱动薄膜晶体管DT控制的高电平电压与低电平电压之间的电压差来驱动发光二极管OLE。发光二极管OLE的阳极电极ANO可以连接至驱动薄膜晶体管DT的驱动漏极电极DD,并且阴极电极CAT可以连接至其中提供有低电平电位电压的低电平电压线VSS。也就是说,可以通过由驱动薄膜晶体管DT控制的高电平电压以及从低电平电压线VSS提供的低电平电压来驱动发光二极管OLE。
参照图4,将说明根据本公开的第一实施方式的电致发光显示器的截面结构。可以将遮光层LS设置在基板110上。遮光层LS可以包括光屏蔽区域和信号线区域。遮光层LS的信号线区域可以包括数据线DL和驱动电流线VDD。此外,将遮光层LS的光屏蔽区域设置为与数据线DL和驱动电流线VDD隔开预定距离,并且具有与开关薄膜晶体管ST的开关半导体层SA和驱动薄膜晶体管DT的驱动半导体层DA交叠的岛形形状。遮光层LS的未被用于任何导线的光屏蔽区域可以阻挡外部光侵入半导体层SA和DA,以减少半导体层SA和DA的特性的劣化。在一个实施方式中,可以将遮光层LS的光屏蔽区域设置为与半导体层SA和DA中的沟道区域交叠,该半导体层SA和DA分别与栅极电极SG和DG交叠。另外,可以将遮光层LS的光屏蔽区域设置为与分别接触半导体层SA和DA的源极电极SS、SD以及漏极电极DS、DD的一些部分交叠。
在遮光层LS上,缓冲层BUF被设置为覆盖基板110的整个表面。在缓冲层BUF上,形成开关半导体层SA和驱动半导体层DA。优选地,将半导体层SA和DA中的沟道区域设置为与遮光层LS的光屏蔽区域交叠。
可以将栅极绝缘层G1设置在基板110的具有半导体层SA和DA的表面上。在栅极绝缘层GI上,可以将开关栅极电极SG形成为与开关半导体层SA交叠,并且可以将驱动栅极电极DG形成为与驱动半导体层DA交叠。在开关栅极电极SG的两侧,可以形成与开关半导体层SA的一侧接触并且与开关栅极电极SG间隔开的开关源极电极SS,并且可以形成与开关半导体层SA的另一侧接触并且与开关栅极电极SG间隔开的开关漏极电极SD。另外,在驱动栅极电极DG的两侧,可以形成与驱动半导体层DA的一侧接触并且与驱动栅极电极DG间隔开的驱动源极电极DS,并且可以形成与驱动半导体层DA的另一侧接触并且与驱动栅极电极DG间隔开的驱动漏极电极DD。
栅极电极SG和DG以及源极-漏极电极SS、SD、DS和DD被形成在同一层处,但是它们彼此分离。开关源极电极SS可以经由穿透栅极绝缘层GI和缓冲层BUF的接触孔连接至被形成为遮光层LS的信号线区域的一部分的数据线DL。另外,驱动源极电极DS可以经由穿透栅极绝缘层GI和缓冲层BUF的另一接触孔连接至被形成为遮光层LS的信号区的另一部分的驱动电流线VDD。
在具有薄膜晶体管ST和DT的基板110上,可以沉积钝化层PAS。钝化层PAS可以由诸如硅氧化物或硅氮化物的无机层形成。可以将滤色器CF形成在钝化层PAS上。滤色器CF可以是用于表示在每个像素处分配的颜色的元件。对于一示例,一个滤色器CF可以具有与一个像素的尺寸和形状相对应的尺寸和形状。对于另一示例,一个滤色器CF的尺寸可以略大于发光二极管OLE的尺寸,这样的滤色器将稍后形成并且可以被设置成与发光二极管OLE交叠。
可以将平坦化层PL沉积在滤色器CF上。平坦化层PL可以是用于使基板110的其上形成有薄膜晶体管ST和DT的非均匀表面平坦化或平整的薄膜。为此,平坦化层PL可以由有机材料形成。钝化层PAS和平坦化层PL可以具有用于暴露驱动薄膜晶体管DT的漏极电极DD的一些部分的像素接触孔PH。
在平坦化层PL的表面上,可以形成阳极电极ANO。阳极电极ANO可以经由像素接触孔PH连接至驱动薄膜晶体管DT的漏极电极DD。阳极电极ANO可以根据发光二极管OLE的发光条件而具有不同的元件。对于可以将所发出的光提供给基板110的底发光型,优选的是,阳极电极ANO可以由透明导电材料制成。对于可以向与基板110相反的方向提供所发出的光的顶发光型,优选的是,阳极电极ANO可以包括具有优良反射率的金属材料。
在诸如电视机的大面积显示装置的情况下,可以将阴极电极CAT形成为覆盖大面积的一个层。阴极电极CAT在宽面积上保持均匀的低电压。因此,在大面积显示装置的情况下,阴极电极CAT可以由不透明金属材料形成,以便保持低的薄层电阻。因此,在大面积显示装置的情况下,使用底发光型结构。对于底发光型,阳极电极ANO可以由透明导电材料制成。例如,阳极电极ANO可以包括诸如铟锌氧化物(IZO)或铟锡氧化物(ITO)的氧化物导电材料。
在阳极电极ANO上,可以形成堤部BA。堤部BA可以通过覆盖阳极电极ANO的周边区域并且暴露阳极电极ANO的大部分中间区域来限定发光区域。
可以将发光层EL沉积在阳极电极ANO和堤部BA上。可以将发光层EL沉积在基板110上的显示区域AA的整个表面上,以覆盖阳极电极ANO和堤部BA。对于一个示例,发光层EL可以包括用于发出白色光的两个或更多个层叠的发光部分。具体地,发光层EL可以包括提供第一颜色光的第一发光层以及提供第二颜色光的第二发光层,用于通过组合第一颜色光和第二颜色光来发出白色光。
对于另一示例,发光层EL可以包括蓝色发光层、绿色发光层以及红色发光层中的至少任一个发光层以便于发出颜色与被分配给像素的颜色相对应的光。此外,发光二极管OLE还可以包括用于增强发光层EL的发光效率和/或使用寿命的至少一个功能层。
可以将阴极电极CAT设置在发光层EL上。阴极电极CAT可以层叠在发光层EL上,以便于彼此的表面接触。可以将阴极电极CAT在基板110的整个区域上形成为一个片状元件,以便于公共连接被设置在所有像素处的整个发光层EL。在底发光型的情况下,阴极电极CAT可以包括具有优良光反射率的金属材料。例如,阴极电极CAT可以包括银(Ag)、铝(Al)、钼(Mo)、金(Au)、镁(Mg)、钙(Ca)或钡(Ba)中的至少任一种。
本公开提供了一种用于防止外部光通过显示装置的金属材料反射的低反射结构。对于一示例,本公开提供了一种用于防止外部光被形成在基板110的整个表面区域上的阴极电极CAT反射的结构。此外,本公开提供了一种用于防止外部光被设置在最靠近基板100的层处的遮光层LS反射的结构。另外,由于选通线SL的暴露部分不与遮光层LS交叠,因此,本公开提供了用于防止外部光被暴露于基板110的底表面的选通线SL的一些部分反射的结构。
参照图5,在本公开的第一实施方式中,将说明用于抑制外部光的反射的阴极电极CAT的结构。图5是说明根据本公开的第一实施方式的电致发光显示器中的具有低反射结构的阴极电极的放大截面图。
在根据本公开的底发光型电致发光显示器中,阴极电极CAT可以包括三个阴极层。例如,阴极电极CAT可以包括被依次层叠在发光层EL上的第一阴极层CAT1、第二阴极层CAT2以及第三阴极层CAT3。可以将第一阴极层CAT1首先层叠在发光层EL上,以便与发光层EL直接表面接触。第一阴极层CAT1可以由具有相对低表面电阻的金属材料制成。例如,第一阴极层CAT1可以包括铝(Al)、银(Ag)、钼(Mo)、金(Au)、镁(Mg)、钙(Ca)或钡(Ba)中的任意一种。考虑到制造工艺和成本,第一阴极层CAT1可以由铝形成的情况将作为最优选的示例来进行说明。
在第一阴极层CAT1由铝制成的情况下,优选的是,可以将第一阴极层CAT1可以形成为至的厚度。诸如铝的金属材料是不透明的并且具有相对高的反射性。然而,由于铝被形成得非常薄,因此,光可以穿过铝薄层。例如,对于厚度为或更小的薄铝层,入射光的一些部分(40%~50%)可以被铝层反射,并且剩余部分(50%~60%)可以透射铝层。
第二阴极层CAT2可以包括导电树脂材料。导电树脂材料可以包括由具有高电子迁移率的树脂材料制成的域材料以及用于降低域材料的势能的掺杂剂。具有高电子迁移率的树脂材料可以包括选自Alq3、TmPyPB、Bphen、TAZ以及TPB中的任一种。Alq3可以是“Tris(8-hydroxyquinoline)Aluminum”的简写,并且是化学式为Al(C9H6NO)3的络合物。TmPyPB可以是作为“1,3,5-tri(m-pyrid-3-yl-phenyl)benzene”的缩写的有机材料。Bphen可以是作为“Bathophenanthroline”的缩写的有机材料。TAZ可以是作为“1,2,3-triazole”的缩写的有机材料。TPB可以是作为三苯基铋(triphenyl bismuth)的缩写的有机材料。由于这些有机材料具有高电子迁移率,因此,可以将它们用于发光元件中。
掺杂材料可以包括基于碱的掺杂材料。例如,掺杂材料可以包括锂(Li)、铯(Cs)、氧化铯(Cs2O3)、氮化铯(CsN3)、铷(Rb)以及氧化铷(Rb2O)中的至少任意一种。对于另一示例,掺杂剂材料可以包括具有高电子迁移率的富勒烯(fullerene)。富勒烯可以是其中碳原子以球形、椭圆形或圆柱形排列的分子的通称。例如,掺杂剂材料可以包括其中60个碳原子主要以足球形状键合的巴克明斯特富勒烯(Buckminster-fullerene(C60))。另外,掺杂剂材料可以包括诸如C70、C76、C78、C82、C90、C94以及C96的更高的富勒烯。
第二阴极层CAT2可以具有与被包括在发光层EL中的电子传输层或电子注入层相同的材料。然而,与电子传输层或电子注入层不同,优选的是,第二阴极层CAT2可以具有比电子传输层或电子注入层更高的电子迁移率。例如,电子传输层或电子注入层可以具有5.0×10-4(S/m)至9.0×10-1(S/m)的电子迁移率,而第二阴极层CAT2可以具有1.0×10-3(S/m)至9.0×10+1(S/m)的电子迁移率。为此,优选的是,包括在第二阴极层CAT2中的导电树脂材料可以具有比电子传输层或电子注入层更高的掺杂剂含量。
例如,电子传输层或电子注入层具有2%至10%的掺杂剂掺杂浓度,而第二阴极层CAT2可以优选为具有10%至30%的掺杂剂掺杂浓度的导电树脂材料。其中掺杂剂具有0%的掺杂浓度的域材料本身可以具有1.0×10-4(S/m)至5.0×10-3(S/m)的导电率。通过将10%至30%的掺杂剂掺杂到域材料中,第二阴极层CAT2可以具有提高的导电率1.0×10-3(S/m)至9.0×10+1(S/m),以用作阴极电极。
在一种情况下,第二阴极层CAT2可以具有与发光层EL的电子功能层(电子传输层和/或电子注入层)相同的导电率。在这种情况下,由于第一阴极层CAT1由铝制成,因此,阴极电极CAT的薄层电阻可以维持在足够低的值。
第三阴极层CAT3可以由与第一阴极层CAT1相同的材料制成。优选的是,第三阴极层CAT3可以具有足够的厚度,以使阴极电极CAT的薄层电阻可以在不透过光而是反射所有的光的同时维持在恒定值,而与基板SUB的位置无关。例如,第三阴极层CAT3可以优选地由具有低薄层电阻的金属材料形成,以具有比第一阴极层CAT1和第二阴极层CAT2相对更厚的厚度,以便于降低阴极电极CAT的总薄层电阻。例如,第三阴极层CAT3可以由厚度在至范围内的铝形成。
具有这种厚度和上面提及的层叠结构的阴极电极CAT可以使相对于从基板的底部方向(即,从外部到第一阴极层CAT1)入射的光的反射率最小化。需要外部光反射抑制的部分可以是主要影响图像信息的显示区域。因此,优选对通常施加在整个显示区域AA上的阴极电极CAT实现低反射结构。下文中,参照指示图5所示的光路的箭头进行描述。
参照被包括在发光二极管OLE中的阴极电极CAT的结构,来自阴极电极CAT的下部外侧的入射光①可以穿过透明的阳极电极ANO和发光层EL。一些入射光①可以在第一阴极层CAT1的底(或下)表面处反射,然后作为第一反射光②朝向基板110前进。由于第一阴极层CAT1具有或更小的薄厚度,因此,可能不是所有入射光①都被反射。例如,入射光①的40%可以被反射为第一反射光②,并且入射光①的剩余60%可以穿过第一阴极层CAT1。穿过第一阴极层CAT1的透射光③的总量可以穿过透明的第二阴极层CAT2。此后,透射光③可以被第三阴极层CAT3反射。由于第三阴极层CAT3可以具有至的厚度,因此,全部量的透射光③可以被反射并且作为第二反射光④朝向基板110前进。
这里,通过调节或改变第二阴极层CAT2的厚度,第一反射光②和第二反射光④两者的相位可以被设定成彼此消除。因此,作为从阴极电极CAT外部入射并最终反射到基板110外部的反射光的强度的反射光亮度可以减小到2%或更小。
此外,在从发光层EL发出的光当中,向阴极电极CAT的方向发出并且被阴极电极CAT反射的光的量可以通过相同的机制减少大约2%。然而,由于从发光层EL发出的光可以在所有方向上传播,因此,由阴极电极CAT减少的光量可以仅是来自发光层EL的光的总量的约50%,并且剩余的50%可以朝向基板110发出。
根据第一实施方式的电致发光显示器可以是包括具有三层层叠结构的阴极电极CAT的底发光型。通过具有三层层叠结构的阴极电极CAT的结构,可以尽可能地抑制外部光的反射比。因此,不需要在基板110的外部设置偏振元件以减少外部光反射。偏振元件具有抑制外部光反射的积极效果,但是具有将从发光层EL发光的光量降低至少50%的不利效果。
在根据第一实施方式的电致发光显示器中,由于具有三层层叠结构的阴极电极CAT,因此,从发光层EL发出的光量可以减少约50%,但是这几乎与由于偏振元件而造成的光量的减少相同。因此,根据本公开的电致发光显示器可以在不使用昂贵的偏振元件的情况下在提供相同水平的发光效率的同时使外部光反射最小化。
下文中,参照图6,将说明用于抑制外部光在遮光层LS和选通线SL中的反射的结构。图6是例示根据本公开的优选实施方式的电致发光显示器中的具有低反射结构的遮光层和选通线的放大截面图。
在第一实施方式中,遮光层LS和选通线SL、栅极电极SG和DG、源极-漏极电极SS、SD、DS和DD以及将驱动漏极电极DD连接至驱动电流线VDD的链接线VDL可以具有用于抑制外部光反射的结构。例如,选通线SL以及包括数据线DL和驱动电流线VDD的遮光层LS可以具有其中第一金属氧化物层101和第二金属层200可以依次层叠的结构。
第一金属氧化物层101可以包括厚度在至范围内的低反射金属氧化物材料。低反射金属氧化物材料可以由诸如钼钛氧化物(MTO)、钼铜氧化物(MoCuOx)或钨氧化物(WOx)的金属氧化物材料来形成。第二金属层200可以包括厚度在 至范围内的低电阻金属材料。例如,第二金属层200可以包括由诸如铜(Cu)、铝(Al)、银(Ag)、金(Au)等金属材料制成的单金属层,或者具有彼此层叠的铜(Cu)和钼-钛合金的双金属层。
这里,第一金属氧化物层101可以是用于匹配折射率的氧化物层。由于作为氧化物的第一金属氧化物层101的折射率可以显著与作为金属材料的第二金属层200的折射率不同,因此,可以通过使用从第一金属氧化物层101反射的光与从第二金属层200反射的光之间的相位相消干涉来抑制外部光的反射。
例如,如图6所示,从遮光层LS和选通线SL的底侧穿过基板110的入射光①中的一些可以被第一金属氧化物层101的底(或下)表面反射,然后作为第一反射光②朝向基板110前进。第一金属氧化物层101是氧化物材料并且具有相对高的透明度,并且由于在与基板110的干涉处的折射率的差异而可能不反射所有的入射光①。例如,入射光①的约40%可以被反射为第一反射光②,入射光①的其它60%可以穿过第一金属氧化物层101。穿过第一金属氧化物层101的透射光③可以被不透明的第二金属层200反射。由于第二金属层200由不透明金属材料形成,因此,所有透射光③可以被反射并且作为第二反射光④朝向基板110前进。
这里,通过调节或控制第一金属氧化物层101的厚度,可以将第一反射光②和第二反射光④两者的相位设定成彼此消除。当希望选择性地降低人眼最敏感的绿光的反射比时,可以将第一金属氧化物层101的厚度设定成与绿光的半波长的倍数相对应。例如,当绿光的代表性波长为550nm时,可以将第一金属氧化物层101形成为具有作为绿光的半波长的275nm的倍数的的厚度,或者作为的整数倍的 以及中的任一个厚度。结果,作为入射到遮光层LS和选通线的底部外侧并且从该遮光层和选通线SL的底部外侧反射的反射光的强度的反射光亮度可以减小到2%或更小的水平。
根据第一实施方式的电致发光显示器可以通过将低反射结构应用至包括金属材料并且被沉积在基板的整个区域上的阴极电极CAT来抑制外部光在阴极电极CAT处的反射。另外,通过将使用金属氧化物层的低反射结构应用至遮光层LS以及未被遮光层LS覆盖的选通线SL,可以抑制外部光的反射。
如上所述,即使遮光层LS和选通线SL具有外部光反射抑制结构并且阴极电极具有外部光反射抑制结构,在像素区域之间的沟槽中也未形成用于抑制外部光反射的结构,而使得在沟槽区中可能发生外部光反射。例如,在沟槽区的结构中,可以将沟槽TR设置在形成在遮光层LS中的两个相邻数据线DL之间。数据线DL可以具有外部光反射抑制结构。然而,沟槽TR被暴露在数据线DL之间。可以将阴极电极CAT层叠在沟槽TR中。由于阴极电极CAT可以具有外部光反射结构,因此,可以抑制沟槽TR中的外部光。
随着显示器的分辨率逐渐增加,像素的尺寸减小并且像素之间的空间也随之减小。结果,沟槽TR的宽度也变窄。例如,当分辨率小于每英寸4K像素(PPI)时,即使在将阴极电极CAT沉积在沟槽TR内部之后,沟槽TR通常也可以具有正常的外部光反射抑制结构。然而,在分辨率为4K或更高的情况下,沟槽TR的宽度非常窄,因而,阴极电极CAT的外部光抑制结构可能在沟槽TR内部被破坏。
在根据本公开的具有外部光反射抑制结构的阴极电极CAT中,依次层叠第一阴极层CAT1、第二阴极层CAT2以及第三阴极层CAT3。下文中,进一步参照图7,将描述根据本公开的具有外部光反射抑制结构的阴极电极CAT的详细结构,以及其中将该阴极电极CAT沉积在具有非常窄的宽度的沟槽TR中的结构。图7是例示具有用于抑制外部光反射的结构的阴极电极的截面图。
例如,第一阴极层CAT1可以具有的厚度,第二阴极层CAT2可以具有 的厚度,以及第三阴极层CAT3可以具有的厚度。例如,使用铝沉积第一阴极层CAT1,并且分别在铝层的下方和上方形成氧化物层。如图7所示,可以层叠在下层处具有的厚度的第一氧化铝层ALO1以及在上层处具有的厚度的第二氧化铝层ALO2,并且可以在第一氧化铝层ALO1与第二氧化铝层ALO2之间形成厚度为的铝层AL。
当在沟槽TR内部层叠具有结构的第一阴极层CAT1时,通常可以不层叠的厚度,而是可以层叠有低于的厚度。在这种情况下,由于被层叠在第一阴极层CAT1的中间层中的铝层AL特别薄,因而,通常可以不形成用于抑制外部光反射的反射光的相消干涉的结构。由于将第一阴极层CAT1的厚度设定成抑制发光二极管OLE中的外部光的外部反射的反射,因此,仅在沟槽TR区中不可能具有不同的厚度。
参照图3和图4,可以将数据线DL或驱动电流线VDD设置在沟槽TR下面。将数据线DL和驱动电流线VDD形成在与遮光层LS相同的层上,并且具有相同的配置。然而,在具有超高分辨率结构并且具有沟槽TR以防止相邻像素区域之间的水平漏电流的情况下,在数据线DL之间暴露的部分中可能严重引起外部光的反射程度。为了进一步克服这个问题,本公开的第一实施方式提供了一种电致发光显示器,其在沟槽TR内部还具有特定的外部光反射抑制结构。
下文中,将进一步参照图8来描述本公开的第一实施方式中的具有外部光反射抑制结构的沟槽区。图8是例示根据本公开的第一实施方式的电致发光显示器的结构的放大截面图,其中,图4的标记有矩形形状X的部分被放大了。在图8的组件当中,当没有必要时,将省略与图4中所示相同的元件的描述。
参照图8,依次排列多个像素P。在两个相邻像素P之间,通过蚀刻平坦化层PL来形成沟槽TR。在图8中,可以将沟槽TR的深度描绘为与平坦化层PL的厚度相同。然而,不限于此,沟槽TR的深度可以小于平坦化层PL的厚度。
在沉积平坦化层PL之后,通过对平坦化层PL进行图案化,可以在两个邻近像素之间形成沟槽TR。优选的是,可以将沟槽TR形成为围绕整个一个像素区域P。这里,在平坦化层PL由负型有机材料形成的情况下,由于平坦化层PL的材料的特性,沟槽TR可以具有宽度朝向沟槽TR的下部变宽的倒锥形结构。
将厚度在至范围内的下金属层10层叠在沟槽TR的底表面上。下金属层10可以包括:银(Ag)、钯(Pd)、铜(Cu)或银-钯-铜合金(APC;Ag-Pd-Cu)。透明导电材料被沉积在具有沟槽TR的平坦化层PL上,其中,下金属层10被形成在沟槽TR的底表面上。结果,形成通过沟槽TR按每个像素P分隔开的阳极电极ANO。另外,阳极电极ANO也被层叠在沟槽TR内部的下金属层10上。层叠在沟槽TR中的阳极电极ANO与层叠在平坦化层PL上的阳极电极ANO在物理和电上分离。因此,层叠在沟槽TR中的阳极电极ANO可以被称为虚设阳极电极,以将其与被设置在像素P区中的阳极电极ANO区分开。
为了在每像素P由沟槽TR分隔开的阳极电极ANO中限定发光区域,可以形成堤部BA。这里,由于当堤部BA覆盖沟槽TR时不能实现沟槽TR的目的,因此,优选的是,堤部BA可以由无机材料形成,以使沟槽TR的形状可以维持原样。例如,可以将堤部BA形成为包括硅氮化物(SiNx)、二氧化硅(SiO2)以及硅氧化物(SiOx)中的任意一种的单层或双层结构。由无机绝缘材料制成的堤部BA可以是透明的。堤部BA可以具有覆盖阳极电极ANO的周边的结构,并且沿着沟槽TR的内部的截面轮廓层叠在阳极电极ANO上。结果,堤部BA可以被层叠在沟槽TR的底表面上的阳极电极ANO上。
发光层EL被沉积在基板110的具有沟槽TR的整个表面上,在沟槽中层叠了上金属层20。在像素P区的发光区域,发光层EL被沉积在阳极电极ANO上。发光层EL也被沉积在像素P区中的堤部BA上。另外,在沟槽TR中,将发光层EL沉积在上金属层20上。由于沟槽TR的深度,因此,发光层EL可以通过沟槽TR与相邻像素P在物理和电方面分离。
沟槽TR可以是用于使相邻像素P之间的发光层EL物理断开连接和电断开连接的结构元件。因此,优选的是,沟槽TR可以具有尽可能足够的深度。此外,优选的是,在发光层EL之前沉积的层可以具有尽可能薄的厚度。考虑到这些条件,优选的是,可以将下金属层10、阳极电极ANO、堤部BA以及上金属层20形成为具有上述材料的厚度。
根据本公开的第一实施方式,平坦化层PL的厚度在1μm至2μm的范围内。例如,平坦化层PL可以具有1.8μm的厚度,并且沟槽TR可以具有1.8μm的深度。具体地,当层叠厚度为约的下金属层10、厚度为约的阳极电极ANO、厚度为约的堤部BA以及厚度为约的上金属层20时,整个厚度可以是小于的结果,沟槽TR可以确保为(=1.2μm)的厚度。因此,可以按各个像素P来分离发光层EL。
阴极电极CAT被沉积在发光层EL上。阴极电极CAT可以包括:第一阴极层CAT1、第二阴极层CAT2以及第三阴极层CAT3。在沟槽TR中,也层叠阴极电极CAT。具体地,当阴极电极CAT的第一阴极层CAT1和第三阴极层CAT3由无机材料制成时,可以将它们沉积成具有遵循沟槽TR的截面形状的截面轮廓。由于第二阴极层CAT2由有机材料制成,因此,可以通过沟槽TR将它断开连接。然而,至少,第三阴极层CAT3可以不通过沟槽TR断开连接,而是连续地沉积在基板110的所有像素P上。
参照沟槽TR中的层叠结构,下金属层10、阳极电极ANO、堤部BA、上金属层20以及阴极电极CAT从下至上依次层叠。从光学的观点来看,它具有这样的结构,即,其中作为半透明层的下金属层10、作为透明层的阳极电极ANO和堤部BA以及作为反射层的上金属层20和阴极电极CAT是依次层叠的。因此,通过调节(或控制)半透明层(下金属层10)的厚度和/或透明层(阳极电极ANO和堤部BA)的厚度,可以抑制外部光反射。
参照图9,将描述根据第一实施方式的用于抑制沟槽中的外部光反射的机制。图9是例示在沟槽区处形成的低反射结构的放大截面图。
例如,下金属层10可以具有确保40%至60%的透光率的第一厚度。优选的是,堤部BA具有第二厚度,使得来自下金属层10的下表面的第一反射光与来自上金属层的第二反射光在穿过下金属层和堤部之后彼此发生相位偏移(phase-offset)(或相位消除)。
参照沟槽TR处的光学结构,从沟槽TR的下部外侧进入的入射光①可以从半透明下金属层10的底表面部分地反射,并且作为第一反射光②朝向基板110前进。由于下金属层10具有至的薄厚度,因此,它可能不反射所有的入射光①。例如,入射光①的约40%被反射为第一反射光②,而剩余的60%穿过下金属层10。穿过下金属层10的透射光③照原样穿过透明堤部BA。然后,透射光③被上金属层20反射。由于上金属层20具有至的厚度,因此,透射光③的至少80%被反射成为第二反射光④并朝向基板110行进。
这里,调节堤部BA的厚度,可以将第一反射光②和第二反射光④两者的相位设定成彼此消除。结果,作为从阴极电极CAT的下表面入射并反射的反射光的强度的反射光亮度可以减小到2%的水平。
此外,为了确保沟槽TR的深度,未将上金属层20形成为具有100%反射率的厚度,而是形成为可以具有至少80%的反射率的厚度。因此,最大20%的透射光③可以是穿过上金属层20的再透射光⑤。再透射光⑤穿过发光层EL并入射到阴极电极CAT上。再透射光⑤的反射可以通过与图5所述相同的机制来抑制。
<第二实施方式>
下文中,参照图10,对本公开的第二实施方式进行描述。图10是例示根据本公开的第二实施方式的电致发光显示器的放大截面图。第二实施方式在形成沟槽TR的方法和工艺方面不同于第一实施方式。在下面的描述中,将主要描述因方法不同而造成的结构特征。
参照图10,将多个像素P以矩阵方式排列。在两个相邻像素P之间,通过蚀刻平坦化层PL来形成沟槽TR。
可以将平坦化层PL沉积在基板110的具有滤色器CF的整个表面上。在平坦化层PL上沉积透明导电材料之后,通过对透明导电材料层进行图案化来形成阳极电极ANO。通过使用阳极电极ANO作为掩模来对平坦化层PL进行图案化,可以形成沟槽TR。这里,当平坦化层PL由负型有机材料制成时,由于材料的特性,沟槽TR可以具有倒锥形形状,其中,沟槽的宽度可以朝向沟槽TR的下部更宽。
将具有至的厚度的下金属层10层叠在沟槽TR的底表面上。下金属层10可以包括:银(Ag)、铂(或钯)(Pd)、铜(Cu)或银-钯-铜合金(APC)。在由沟槽TR为各个像素P划分的阳极电极ANO中形成用于限定发光区的堤部BA。
这里,当堤部BA覆盖沟槽TR时,可能无法实现沟槽TR的目的,因此优选的是,沟槽TR可以由硅氮化物(SiNx)制成,该硅氮化物是用于遵循沟槽TR的截面外形的无机材料。堤部BA可以覆盖阳极电极ANO的边缘(或周边)部分,并且遵循堤部BA的截面形状进行沉积。因此,在被层叠在沟槽TR的底表面上的下金属层10上沉积堤部BA。
具有至的厚度上金属层20沉积在沟槽TR中,在沟槽中,下金属层10层叠在底表面上并且堤部BA层叠在该下金属层上。上金属层20包括:银(Ag)、铂(或钯)(Pd)、铜(Cu)以及银-钯-铜合金(APC)中的任一种。
发光层EL沉积在基板110的具有沟槽TR的整个表面上,在沟槽中层叠了上金属层20。在像素P的发光区域中,发光层EL被沉积在阳极电极ANO上。发光层EL被沉积在像素P区中的堤部BA上。由于沟槽TR的深度,发光层EL可以通过沟槽TR按每个像素P在物理和电方面进行分离(或划分)。
在本公开的第二实施方式中,平坦化层PL可以具有在1μm至2μm范围内的厚度。例如,平坦化层PL可以具有1.8μm的厚度,并且沟槽TR可以具有1.8μm的深度。具体地,当层叠厚度为约的下金属层10、厚度为约的堤部BA以及厚度为约的上金属层20时,整个厚度可以是小于的结果,沟槽TR可以确保(=1.4μm)的厚度。因此,可以按每个像素P来分离发光层EL。
阴极电极CAT沉积在发光层EL上。阴极电极CAT可以包括:第一阴极层CAT1、第二阴极层CAT2以及第三阴极层CAT3。在沟槽TR中,也层叠阴极电极CAT。具体地,阴极电极CAT不是在沟槽TR处断开连接,而是在所有像素P上方连续连接。
参照沟槽TR中的层叠结构,下金属层10、堤部BA、上金属层20以及阴极电极CAT从下至上依次层叠。从光学的观点来看,它具有这样的结构,即,其中作为半透明层的下金属层10、作为透明层的堤部以及作为反射层的上金属层20和阴极电极CAT是依次层叠的。因此,通过调节(或控制)半透明层(下金属层10)的厚度和/或透明层(堤部BA)的厚度,可以通过与阴极电极CAT相同的机制来抑制外部光反射。
<第三实施方式>
下文中,参照图11,对本公开的第三实施方式进行描述。图11是例示根据本公开的第三实施方式的电致发光显示器的放大截面图。
根据本公开的第三实施方式的电致发光显示器具有平坦化层PL由正型树脂材料制成的特征。当使用正型树脂材料时,沟槽TR不是具有倒锥形结构,而是具有正向锥形结构。当沟槽TR具有向前逐渐变细的形状时,发光层EL对于各个像素不会被沟槽TR断开连接。因此,在第三实施方式中,通过过蚀刻平坦化层PL来形成沟槽TR以在阳极电极ANO下方具有底切结构。
参照图11,多个像素P串联排列。在两个相邻像素P之间,通过蚀刻平坦化层PL来形成沟槽TR。形成沟槽TR的过程如下。
平坦化层PL可以被沉积在基板110的具有滤色器CF的整个表面上。在平坦化层PL上沉积透明导电材料之后,通过对透明导电材料层进行图案化来形成阳极电极ANO。通过使用阳极电极ANO作为掩模来对平坦化层PL进行图案化,可以形成沟槽TR。这里,当平坦化层PL由正型有机材料制成时,由于材料的特性,沟槽TR可以具有沟槽的宽度可以朝向沟槽TR的下部更窄的正向锥形形状。
在这种情况下,随后层叠的发光层EL可以不被沟槽TR断开连接。为了实现发光层EL的断开连接结构,可以通过过蚀刻平坦化层PL将沟槽TR形成为在阳极电极ANO的边缘区域下方具有底切结构。
此后,将具有至的厚度的下金属层10层叠在沟槽TR的底表面上。下金属层10可以包括:银(Ag)、铂(或钯)(Pd)、铜(Cu)或银-钯-铜合金(APC)。在通过沟槽TR针对每个像素P划分的阳极电极ANO中形成用于限定发光区的堤部BA。
这里,当堤部BA覆盖沟槽TR时,可能无法实现沟槽TR的目的,因此优选的是,沟槽TR可以由作为用于遵循沟槽TR的截面轮廓的无机材料的硅氮化物(SiNx)制成。堤部BA可以覆盖阳极电极ANO的边缘(或周边)部分,并且遵循堤部BA的截面形状进行沉积。因此,在被层叠在沟槽TR的底表面上的下金属层10上沉积堤部BA。
具有至的厚度上金属层20沉积在沟槽TR中,在沟槽中,将下金属层10层叠在底表面上并且将堤部BA层叠在该下金属层上。上金属层20包括:银(Ag)、铂(或钯)(Pd)、铜(Cu)以及银-钯-铜合金(APC)中的任一种。
发光层EL沉积在基板110的具有沟槽TR的整个表面上,在沟槽中层叠了上金属层20。在像素P的发光区域中,发光层EL沉积在阳极电极ANO上。发光层EL沉积在像素P区中的堤部BA上。由于沟槽TR的深度,因此,发光层EL可以通过沟槽TR按每个像素P在物理和电方面进行分离(或划分)。
在本公开的第三实施方式中,平坦化层PL可以具有在1μm至2μm范围内的厚度。例如,平坦化层PL可以具有1.8μm的厚度,并且沟槽TR可以具有1.8μm的深度。具体地,当层叠厚度为约的下金属层10、厚度为约的堤部BA以及厚度为约的上金属层20时,整个厚度可以是小于的结果,沟槽TR可以(=1.4μm)的厚度加以固定。因此,可以按每个像素P来分离发光层EL。
阴极电极CAT沉积在发光层EL上。阴极电极CAT可以包括:第一阴极层CAT1、第二阴极层CAT2以及第三阴极层CAT3。在沟槽TR中,也层叠阴极电极CAT。具体地,阴极电极CAT不是在沟槽TR处断开连接,而是在所有像素P上方连续连接。
结果,参照沟槽TR中的层叠结构,将下金属层10、堤部BA、上金属层20以及阴极电极CAT从下至上依次层叠。从光学的观点来看,它具有这样的结构,即,其中作为半透明层的下金属层10、作为透明层的堤部以及作为反射层的上金属层20和阴极电极CAT是依次层叠的。因此,通过调节(或控制)半透明层(下金属层10)的厚度和/或透明层(堤部BA)的厚度,可以通过与阴极电极CAT相同的机制来抑制外部光反射。
根据本公开的各种实施方式的电致发光显示器具有如下优点:即使实现超高分辨率,被设置在像素之间的沟槽也可以防止水平漏电流。因此,本公开可以提供具有高图像质量的超高分辨率显示器。另外,阴极电极和线具有外部光反射抑制结构。此外,由于沟槽也具有外部光反射抑制结构,因此,可以防止因外部光反射而造成的图像质量失真。
在本公开的上述示例实施方式中描述的特征、结构、效果等被包括在本公开的至少一个示例实施方式中,并且不必仅限于一个示例实施方式。而且,在至少一个示例实施方式中说明的特征、结构、效果等可以由本公开所针对的本领域技术人员相对于其它示例实施方式进行组合或修改来实现。因此,这样的组合和变化应被解释为包括在本公开的范围内。
对于本领域技术人员显见的是,在不脱离本公开的精神和范围的情况下,在本公开的范围内进行各种替换、修改以及变化是可能的。因此,本公开的实施方式旨在覆盖本公开的各种替换、修改以及变化,只要它们落入所附权利要求及其等同物的范围内。根据上面详细说明的描述,可以对实施方式进行这些和其它改变。一般来说,在所附权利要求中,所使用的术语不应被解释为将权利要求限于在说明书和权利要求中公开的特定示例实施方式,而是应被解释为包括所有可能的实施方式以及此类权利要求所授权的等同物的全部范围。因此,权利要求不受本公开的限制。
Claims (15)
1.一种电致发光显示器,所述电致发光显示器包括:
像素,所述像素被限定在基板上;
第一电极,所述第一电极被设置在所述像素处;
沟槽,所述沟槽围绕所述像素;
下金属层,所述下金属层被设置在所述沟槽中的底表面上;
堤部,所述堤部被沉积在所述第一电极的周边处以及所述下金属层上;
上金属层,所述上金属层被设置在所述沟槽中的堤部上;
发光层,所述发光层被设置在所述第一电极、所述堤部以及所述上金属层上;以及
第二电极,所述第二电极被设置在所述发光层上。
2.根据权利要求1所述的电致发光显示器,所述电致发光显示器还包括:
第一虚设电极,所述第一虚设电极被设置在所述沟槽中的所述堤部与所述下金属层之间,并且与所述第一电极分离。
3.根据权利要求1所述的电致发光显示器,其中,所述第一电极被形成在覆盖所述基板的平坦化层上,并且
其中,所述沟槽具有被形成在所述平坦化层处的凹陷形状。
4.根据权利要求3所述的电致发光显示器,所述电致发光显示器还包括:
滤色器,所述滤色器被设置在所述平坦化层下方:
驱动元件,所述驱动元件被设置在所述滤色器下方,并且被连接至所述第一电极;以及
数据线,所述数据线被设置在所述驱动元件和所述基板之间,并且被设置在所述沟槽的两侧。
5.根据权利要求4所述的电致发光显示器,其中,所述数据线包括:
金属氧化物层,以及
金属层,所述金属层被层叠在所述金属氧化物层上。
6.根据权利要求5所述的电致发光显示器,其中,所述金属氧化物层具有这样的厚度,通过所述厚度,来自所述金属氧化物层的下表面的第一反射光与来自所述金属层的第二反射光被相位消除。
8.根据权利要求1所述的电致发光显示器,其中,所述第一电极是每像素通过所述沟槽划分的,
其中,所述发光层是每像素通过所述沟槽划分的,并且
其中,所述第二电极是在所述沟槽上方连接在两个相邻像素之间的。
9.根据权利要求1所述的电致发光显示器,其中,所述第二电极包括:
第一阴极层,所述第一阴极层被设置在所述发光层上;
第二阴极层,所述第二阴极层被设置在所述第一阴极层上;以及
第三阴极层,所述第三阴极层被设置在所述第二阴极层上。
10.根据权利要求9所述的电致发光显示器,其中,所述第一阴极层具有用于确保40%至60%的透光率的第一厚度,
其中,所述第二阴极层具有用于使来自所述第一阴极层的下表面的第一反射光与来自所述第三阴极层的第二反射光发生相位消除的第二厚度,并且
其中,所述第三阴极层具有用于确保100%的透光率的第三厚度。
12.根据权利要求1所述的电致发光显示器,其中,所述下金属层具有用于确保40%至60%的透光率的第一厚度,并且
其中,所述堤部具有用于使来自所述下金属层的下表面的第一反射光与来自所述上金属层的第二反射光发生相位消除的第二厚度。
13.根据权利要求12所述的显示器,其中,所述上金属层具有第三厚度,所述第三厚度针对穿过所述堤部的透射光确保80%或更多的透光率。
15.根据权利要求1所述的显示器,其中,所述堤部包括具有硅氮化物的无机材料,并且
与所述沟槽的截面外形相对应,所述堤部被沉积在所述第一电极的边缘的上表面、所述第一电极的侧表面、所述沟槽的侧壁以及所述沟槽的底表面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210193055A KR20230102709A (ko) | 2021-12-30 | 2021-12-30 | 전계 발광 표시장치 |
| KR10-2021-0193055 | 2021-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116437716A true CN116437716A (zh) | 2023-07-14 |
Family
ID=84044407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211360695.5A Pending CN116437716A (zh) | 2021-12-30 | 2022-11-02 | 电致发光显示器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12446410B2 (zh) |
| EP (1) | EP4207987B1 (zh) |
| KR (1) | KR20230102709A (zh) |
| CN (1) | CN116437716A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20250021723A (ko) | 2023-08-07 | 2025-02-14 | 주식회사 엘지에너지솔루션 | 전지 모듈 및 이를 포함하는 전지 팩 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090105261A (ko) * | 2008-04-02 | 2009-10-07 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102265750B1 (ko) * | 2014-09-22 | 2021-06-17 | 삼성디스플레이 주식회사 | 표시패널 |
| KR102611500B1 (ko) * | 2016-08-31 | 2023-12-06 | 엘지디스플레이 주식회사 | 유기발광표시장치와 그의 제조방법 |
| CN109411619B (zh) * | 2017-08-17 | 2020-05-26 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| KR102727043B1 (ko) | 2018-12-28 | 2024-11-05 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102663872B1 (ko) | 2019-08-07 | 2024-05-03 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
-
2021
- 2021-12-30 KR KR1020210193055A patent/KR20230102709A/ko active Pending
-
2022
- 2022-10-31 EP EP22204782.1A patent/EP4207987B1/en active Active
- 2022-10-31 US US17/977,956 patent/US12446410B2/en active Active
- 2022-11-02 CN CN202211360695.5A patent/CN116437716A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4207987B1 (en) | 2024-09-04 |
| KR20230102709A (ko) | 2023-07-07 |
| EP4207987A1 (en) | 2023-07-05 |
| US20230217722A1 (en) | 2023-07-06 |
| US12446410B2 (en) | 2025-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231834B (zh) | 发光显示装置及其制造方法 | |
| US12538661B2 (en) | Electroluminescence display | |
| US12471441B2 (en) | Electroluminescence display | |
| US12446410B2 (en) | Electroluminescence display | |
| CN116344700A (zh) | 顶部发光型电致发光显示器 | |
| US20230217700A1 (en) | Electroluminescence Display | |
| US12477935B2 (en) | Top emission type electroluminescence display having micro-cavity structure | |
| US12532603B2 (en) | Electroluminescence display | |
| US12495671B2 (en) | Light emitting display device | |
| TWI864475B (zh) | 電致發光顯示器 | |
| US20240008349A1 (en) | Light emitting display device | |
| KR102771649B1 (ko) | 전계 발광 표시장치 | |
| KR20240004088A (ko) | 발광 표시장치 | |
| CN117355164A (zh) | 发光显示装置 | |
| KR20230103898A (ko) | 발광 표시장치 | |
| CN120129396A (zh) | 显示装置 | |
| KR20250078691A (ko) | 유기발광 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |