CN116247136B - 一种集成式倒装led芯片的制备方法 - Google Patents

Abstract

本发明属于半导体制备技术领域，涉及一种集成式倒装LED芯片的制备方法，其包括以下步骤：1)、提供外延片；2)、形成n接触电极平台(201)；3)、形成分割槽(202)；4)、制备n接触电极(301)；5)、制备p接触电极(401)；6)、蒸镀DBR薄膜(501)；7)、沉积第一绝缘钝化层(502)；8)、暴露n接触电极(301)；9)、制备n连接电极(601)；10)、沉积第二绝缘钝化层(701)；11)、暴露p接触电极(401)；12)、制备p连接电极(702)；13)、沉积第三绝缘钝化层(801)；14)、暴露P连接电极(702)和n连接电极(601)；15)、制备p焊盘电极(802)和n焊盘电极(901)。其能有效稳定产品性能及生产良率。

Description

一种集成式倒装LED芯片的制备方法

技术领域

本发明属于半导体制备技术领域，涉及一种芯片的制备方法，尤其涉及一种集成式倒装LED芯片的制备方法。

背景技术

半导体照明被誉为第四代照明光源或绿色光源，具有节能、环保、寿命长、体积小等特点，可以广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。其应用领域也正在迅速的扩大，比如紫外消毒杀菌、紫外固化、通讯等领域。

LED(发光二极管)是一种常用的发光器件，其通过电子与空穴复合释放能量发光，它在照明领域应用广泛。发光二极管可高效地将电能转化为光能，在现代社会具有广泛的用途，如照明、平板显示、医疗器件等。

目前LED芯片结构主要有三种流派，分别为正装结构、倒装结构和垂直结构。不同结构的芯片在不同领域均有应用，各有优势。随着市场对产品性能的需求提高及技术发展，制备芯片技术也在不断的创新和优化。其中，倒装结构芯片在下游封装及对产品性能上均有很好的优势，也是目前市场主流的技术路线，并且经过长期专业人员的研发，目前已处于非常成熟的阶段。但随着市场对器件性能的要求提升，如大功率、高寿命等性能要求的提高，对芯片制备技术仍有很多技术点需要专业人士的创新和突破，从而将器件性能到性价比达到一个新的高度。

在芯片制备技术中，如小尺寸、高功率、低成本、高寿命等技术指标为各专业研发人员不断突破的目标，市场对器件性价比的需求也是越来越高。在芯片制备方面，对比部分领域，如目前较为新兴的深紫外芯片领域，受限于上游外延结构的特性及一些芯片制造技术的局限，目前在该领域还是以倒装结构为主流方向，行业内芯片的有效光提取效率仍处于一个比较低的阶段，而市场对大功率的需求却越来越高。

目前，应用端多采取的方式为将多个小功率器件集成为一个大的器件模组，来达到大功率的应用效果，但随之而来也会造成制造成本的大幅度升高，交易价格也会升高。

随着问题的浮现，芯片端研发人员也在不断的创新，如制备大尺寸、大功率芯片，但制备大功率芯片也有一些关键技术点需要去优化，如电流分布、电流密度、散热等问题。同时，在制备小尺寸芯片可以达到很高的电光转换效率，但增大尺寸后，通常并不能按理论值达到相同的电光转换效率。针对该技术点的优化，部分专业人员也做了很多尝试，如通过单纯的电极版图设计来改善电流分布和密度；导入粗化技术、反射技术、增透技术来提高光提取等等。但是，结合工艺实施的稳定性和可操作性，部分技术还是很难导入批量生产阶段，且提升有限，优化过程周期长。

鉴于现有技术的上述技术缺陷，迫切需要研制一种新型的倒装LED芯片的制备方法。

发明内容

为了克服现有技术的缺陷，本发明提供一种集成式倒装LED芯片的制备方法，其在器件的稳定性、可靠性、高电光转换效率、高散热等方面均可达到很好的效果。

为了实现上述目的，本发明提供如下技术方案：

一种集成式倒装LED芯片的制备方法，其特征在于，包括以下步骤：

1)、提供外延片，所述外延片从下到上依次包括衬底、n型层、量子发光层和p型层；

2)、通过光刻与刻蚀的方法对部分所述p型层和量子发光层进行刻蚀，以刻蚀到所述n型层，形成n接触电极平台；

3)、通过光刻与刻蚀的方法对紧邻所述n接触电极平台的部分所述p型层、量子发光层和n型层进行刻蚀，以刻蚀到所述衬底，形成分割槽；

4)、通过光刻与蒸镀的方法在所述n接触电极平台上制备n接触电极；

5)、通过光刻与蒸镀的方法在所述p型层的未刻蚀部分上制备p接触电极；

6)、整体蒸镀一层DBR薄膜；

7)、整体沉积一层第一绝缘钝化层；

8)、通过光刻与刻蚀的方法对部分所述第一绝缘钝化层和DBR薄膜进行刻蚀，以暴露所述n接触电极；

9)、通过光刻与蒸镀的方法制备与所述n接触电极相连的n连接电极；

10)、整体沉积一层第二绝缘钝化层；

11)、通过光刻与刻蚀的方法对部分所述第二绝缘钝化层、第一绝缘钝化层和DBR薄膜进行刻蚀，以暴露所述p接触电极；

12)、通过光刻与蒸镀的方法制备与所述p接触电极相连的p连接电极；

13)、整体沉积一层第三绝缘钝化层；

14)、通过光刻与刻蚀的方法对部分所述第三绝缘钝化层进行刻蚀，以暴露所述p连接电极，并对部分所述第三绝缘钝化层和第二绝缘钝化层进行刻蚀，以暴露所述n连接电极；

15)、通过光刻与蒸镀的方法分别制备与所述p连接电极相连的p焊盘电极和与所述n连接电极相连的n焊盘电极。

优选地，所述分割槽包括单元芯粒内分割槽和单元芯粒间分割槽，所述单元芯粒内分割槽的宽度要小于所述单元芯粒间分割槽的宽度。

优选地，所述单元芯粒内分割槽的宽度为5-10μm，所述单元芯粒间分割槽的宽度为15-30μm。

优选地，所述n接触电极由金属体系Cr/Al/Ti/Au制成且其厚度为10/150/10/200nm。

优选地，在所述步骤4)中，制备了所述n接触电极后，通过高温快速退火技术进行高温退火，其中，退火温度为500-1000℃，退火氛围为N₂，退火时间为1-5min。

优选地，所述p接触电极由金属体系Ni/Au制成且其厚度为10/20nm。

优选地，在所述步骤5)中，制备了所述p接触电极后，通过高温快速退火技术进行高温退火，其中，退火温度为500-900℃，退火时间为1-5min，退火氛围为N₂。

优选地，DBR薄为SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂，且其厚度为3-5um。

优选地，所述第一绝缘钝化层、第二绝缘钝化层和第三绝缘钝化层都采用SiO₂制成，且其厚度都为1-3um。

优选地，所述步骤9)中，在光刻时采用负胶工艺，使用掩膜将所述p接触电极正上方的部分区域遮挡以不在其上制备所述n连接电极。

优选地，所述步骤11)中，刻蚀的是与被所述掩膜遮挡的部分相对的部分。

优选地，所述p连接电极由金属体系Cr/Al/Ti/Au制成且其厚度为20/3000/20/200nm。

优选地，所述p焊盘电极和n焊盘电极由金属体系Ti/Au/Cr/AuSn制成，且其厚度为200/300/20/3000nm。

优选地，所述集成式倒装LED芯片的制备方法进一步包括：

16)、通过研磨、抛光、划片技术将所述步骤15)制备的晶圆切割为单元芯粒。

优选地，所述集成式倒装LED芯片的制备方法进一步包括：

17)、对切割后的所述单元芯粒进行光电测试，完成芯片制备。

此外，本发明还提供一种集成式倒装LED芯片，其特征在于，其采用上述制备方法制备而成。

与现有技术相比，本发明的集成式倒装LED芯片的制备方法具有如下有益技术效果中的一者或多者：

1、其将单颗芯粒通过深刻蚀分割成多个小单元，然后再通过集成方式将多个小单元的p、n电极相连，从而在注入同等比例的电流后，各小单元区域可达到高电流密度，以提升整个芯粒的光电转换效率。

2、其导入了大面积高反射薄膜，可将部分光源反射至出光面，降低电极及其他材料的光吸收，从而也可提升光提取效率。

3、其采用分割设计形式，相较传统结构不仅能有效提高芯片散热，延长芯片工作寿命，而且对芯片的内应力释放也有一定好处，能避免以往经常出现的大尺寸大功率芯片在长时间工作状态下由于温升而导致破裂的现象。

附图说明

图1是本发明的集成式倒装LED芯片的制备方法的流程图。

图2是本发明使用的外延片的结构示意图。

图3是在外延片上刻蚀了n接触电极平台和分割槽后的结构示意图。

图4是在图3的基础上制备了n接触电极后的结构示意图。

图5是在图4的基础上制备了p接触电极后的结构示意图。

图6是在图5的基础上制备了DBR层、第一绝缘钝化层并刻蚀以暴露了所述n接触电极后的结构示意图。

图7是在图6的基础上制备了n连接电极后的结构示意图。

图8是另一个地方的截面图，示出了制备了p连接电极后的结构示意图。

图9是在图8的基础上制备了第三绝缘钝化层和p焊盘电极后的结构示意图。

图10是在图7的基础上制备了第二钝化层、第三绝缘钝化层和n焊盘电极后的结构示意图。

其中，由于本发明的结构复杂，上述附图采用了不同截面位置的示意图。具体地，在上述附图中，图8和图9是在同一个部位，也就是，p电极区域上进行剖视的剖视图；图6-7和图10是在同一个部位，也就是，n电极区域上进行剖视的剖视图。

具体实施方式

下面结合附图和实施例对本发明进一步说明，实施例的内容不作为对本发明的保护范围的限制。

本发明涉及一种集成式倒装LED芯片的制备方法，尤其是一种集成式大功率倒装LED芯片的制备方法，其通过将发光区域的分割和集成的形式，提高电流分布均匀性，从而提光电转换效率，实现光功率的提升；并且，通过将发光区域的分割，可改善器件散热效果，缓解内应力，提高使用寿命；此外，通过导入高反射绝缘材料薄膜层，覆盖除p、n电极连接区域外的所有区域，包含深刻蚀分割槽的填充，从而提高反射率，提升光提取效率。

图1示出了本发明的集成式倒装LED芯片的制备方法的流程图。如图1所示，本发明的集成式倒装LED芯片的制备方法包括以下步骤：

一、提供外延片。

在本发明中，如图1所示，提供的所述外延片从下到上依次包括衬底101、n型层102、量子发光层103和p型层104。

优选地，所述衬底101为蓝宝石衬底。

此外，优选地，对提供的所述外延片进行清洗。更优选地，使用盐酸和双氧水清洗所述外延片，以去除其表面污渍。

二、通过光刻与刻蚀的方法对部分所述p型层104和量子发光层103进行刻蚀，以刻蚀到所述n型层102，形成n接触电极平台201。

具体地，其包括以下步骤：

1、光刻一：通过光刻技术制作MESA图形，采用正胶工艺，将待刻蚀区域，也就是，部分所述p型层104暴露。

2、采用干法刻蚀方法，采用Cl₂条件，将暴露区域刻蚀至所述n型层102，也就是，刻蚀掉暴露区域的p型层104和量子发光层103，而后去除掩膜，形成所述n接触电极平台201。

其中，根据所述外延片的尺寸，刻蚀深度通常为0.5-1um。

需要说明的是，在本发明中，需要将所述P型层104的多个部分暴露，以便于形成多个所述n接触电极平台201，从而实现对发光区域的分割，也就是，能将单颗芯粒通过深刻蚀分割成多个小单元。

三、通过光刻与刻蚀的方法对紧邻所述n接触电极平台201的部分所述p型层104、量子发光层103和n型层102进行刻蚀，以刻蚀到所述衬底101，形成分割槽202。

具体地，其包括以下步骤：

1、光刻二：通过光刻技术制作ISO图形，采用正胶工艺，将待刻蚀区域，也就是，紧邻所述n接触电极平台201的部分所述p型层104暴露。

其中，在该步骤中，在设计图形时，所述图形应包括单元芯粒内分割区域和单元芯粒间分割区域。

2、采用干法刻蚀方法，采用Cl₂条件，将暴露区域刻蚀至所述衬底101，也就是，刻蚀掉暴露区域的p型层104、量子发光层103和n型层102，而后去除掩膜，形成所述分割槽202。

其中，根据所述外延片的尺寸，刻蚀深度通常为3-7μm。

在本发明中，单元芯粒内刻蚀宽度要小于单元芯粒间切割道宽度。

优选地，本实施例中，单元芯片内深刻蚀宽度为5-10μm，单元芯粒间刻蚀宽度为15-30μm。

通过该步骤，形成如图3所示的形状。

四、通过光刻与蒸镀的方法在所述n接触电极平台201上制备n接触电极301。

具体地，其包括以下步骤：

1、光刻三：通过光刻技术，在所述n接触电极平台201上制作n接触电极的图形，采用负胶工艺，将所述n接触电极平台201上制备n接触电极的区域暴露。

2、通过金属蒸镀技术，蒸镀n接触电极金属。

其中，所述n接触电极金属的金属体系为Cr/Al/Ti/Au，厚度10/150/10/200nm。也就是，包括依次叠加的Cr层、Al层、Ti层和Au层，且Cr层的厚度为10nm、Al层的厚度为150nm、Ti层的厚度为10nm、Au层的厚度为200nm。

3、蒸镀n接触电极金属之后，剥离、去除掩膜，形成所述n接触电极301。

优选地，在形成所述n接触电极301之后，通过高温快速退火技术进行高温退火。其中，退火温度为500-1000℃，退火氛围为N2，退火时间为1-5min。通过高温退火工艺，使所述n接触电极301与所述n型层102之间形成良好的欧姆接触。

通过该步骤，形成如图4所示的结构。

五、通过光刻与蒸镀的方法在所述p型层104的未刻蚀部分上制备p接触电极401。

具体地，其包括以下步骤：

1、光刻四：通过光刻技术，在所述p型层104的未刻蚀部分上制作p接触电极的图形，采用负胶工艺，将制备p电极接触电极的区域暴露。

2、通过金属蒸镀技术，蒸镀p接触电极金属。

其中，所述p接触电极金属的金属体系为Ni/Au，厚度为10/20nm。也就是，包括依次叠加的Ni层和Au层，且Ni层的厚度为10nm，Au层的厚度为20nm。

3、蒸镀p接触电极金属后，剥离、去除掩膜，形成所述p接触电极401。

优选地，在形成所述p接触电极401之后，通过高温快速退火技术进行高温退火。其中，退火温度为500-900℃，退火时间为1-5min，退火氛围为N₂。通过高温退火，使所述p接触电极401与所述p型层104形成良好的欧姆接触。

通过该步骤，形成如图5所示的结构。

六、整体蒸镀一层DBR薄膜501。

在制备了所述p接触电极401之后，整体蒸镀一层DBR薄膜501。

在本发明中，可以采用真空蒸镀技术蒸镀DBR(分布式布拉格反射镜)薄膜501。

并且，在本发明中，所述DBR薄膜501采用SiO₂和TiO₂交替排列的结构。

所述DBR薄膜501为SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂，并且，其厚度为3-5um。由此，使得其对深紫外波段光源的反射率可达95％以上。

由此，在本发明中，通过导入高反射绝缘材料薄膜层(也就是，所述DBR薄膜501)，覆盖除p、n电极连接区域外的所有区域，包含深刻蚀隔离区域(也就是，所述分割槽202)的填充，从而能够提高反射率，提升光提取效率。

七、整体沉积一层第一绝缘钝化层502。

在蒸镀了所述DBR薄膜501之后，在所述DBR薄膜501上整体沉积一层第一绝缘钝化层502。

在本发明中，可以采用PECVD(等离子体增强化学气相沉积)技术沉积所述第一绝缘钝化层502。其中，钝化材料可采用SiO₂，且厚度为1-3um。

八、通过光刻与刻蚀的方法对部分所述第一绝缘钝化层502和DBR薄膜501进行刻蚀，以暴露所述n接触电极301。

具体地，其包括以下步骤：

1、光刻五：通过光刻技术，采用负胶工艺，将n连接电极区域暴露，也就是，将所述n接触电极301正上方的所述第一绝缘钝化层502暴露。

优选地，本步骤中的光刻图形与光刻三中的光刻图形一致。

2、采用干法刻蚀方法，采用CF₄+Cl₂条件，刻蚀暴露区域，也就是，刻蚀暴露的所述第一绝缘钝化层502以及其下方的DBR薄膜501，直至所述n接触电极301的金属表面，以暴露所述n接触电极301。

通过该步骤，其结构如图6所示。

九、通过光刻与蒸镀的方法制备与所述n接触电极301相连的n连接电极601。

具体地，其包括以下步骤：

1、光刻六：通过光刻技术，采用负胶工艺，使用掩膜将所述p接触电极401正上方的部分所述第一绝缘钝化层502遮挡。

其中，被所述掩膜遮挡的区域作为后面工艺制备p连接电极的预留区域。

2、通过金属蒸镀技术，蒸镀n连接电极金属。

其中，所述n连接电极金属的金属体系为Ti/Al/Ti/Au，且其厚度为20/200/20/20nm。也就是，其包括依次叠加的厚度为20nm的Ti层、厚度为200nm的Al层、厚度为20nm的Ti层和厚度为20nm的Au层。

3、蒸镀了所述n连接电极金属之后，剥离、去除掩膜，完成所述n连接电极601的制备。

所述n连接电极601能够将所有的所述n接触电极301连接起来。

经过该步骤，形成如图7所示的结构。

十、整体沉积一层第二绝缘钝化层701。

在制备了所述n连接电极601之后，整体沉积一层第二绝缘钝化层701。

在本发明中，可以采用PECVD技术沉积所述第二绝缘钝化层701。其中，钝化材料可采用SiO₂，且厚度为1-3um。

十一、通过光刻与刻蚀的方法对部分所述第二绝缘钝化层701、第一绝缘钝化层502和DBR薄膜501进行刻蚀，以暴露所述p接触电极401。

具体地，其包括以下步骤：

1、光刻七：通过光刻技术，采用正胶工艺，按设计图形，暴露部分所述第二绝缘钝化层701，也就是，位于光刻六工艺中用掩膜遮挡的部分正上方的部分所述第二绝缘钝化层701。

2、采用湿法+干法刻蚀方法，刻蚀暴露区域。

其中，本步骤中刻蚀厚度较厚，包括所述DBR薄膜501、第一绝缘钝化层502和第二绝缘钝化层701，直至暴露所述p接触电极401的金属表面。

十二、通过光刻与蒸镀的方法制备与所述p接触电极401相连的p连接电极702。

具体地，其包括以下步骤：

1、光刻八：通过光刻技术，在所述第二绝缘钝化层701上制作p连接电极的图形，采用负胶工艺，将制备p连接电极的区域暴露。

2、通过金属蒸镀技术，蒸镀p连接电极金属。

其中，所述p连接电极金属使用Cr/Al/Ti/Au，且其厚度为20/3000/20/200nm。也就是，其包括依次叠加的厚度为20nm的Cr层、厚度为3000nm的Al层、厚度为20nm的Ti层和厚度为200nm的Au层。

3、在蒸镀了p连接电极金属后，剥离、去除掩膜，完成p连接电极702的制备。

在本发明中，通过本步骤，可以通过所述p连接电极702将单元芯片内被隔离的所有所述p接触电极401相连。

经过该步骤，形成如图8所示的结构。

十三、整体沉积一层第三绝缘钝化层801。

在制备了所述p连接电极702之后，整体沉积一层第三绝缘钝化层801。

在本发明中，可以采用PECVD技术沉积所述第三绝缘钝化层801。其中，钝化材料可采用SiO₂，且厚度为1-3um。

十四、通过光刻与刻蚀的方法对部分所述第三绝缘钝化层801进行刻蚀，以暴露所述P连接电极702，并对部分所述第三绝缘钝化层801和第二绝缘钝化层701进行刻蚀，以暴露所述n连接电极601。

具体地，其包括以下步骤：

1、光刻九，通过光刻技术，制作p焊盘电极、n焊盘电极的区域图形，将p焊盘电极、n焊盘电极区域暴露，也就是，将制作p焊盘电极和n焊盘电极区域的所述第三绝缘钝化层801进行暴露。

2、通过干法刻蚀工艺，采用CF₄条件，将暴露区域绝缘钝化层去除，分别刻蚀至所述p连接电极702的金属表面和所述n连接电极601的金属表面，而后去除掩膜。

十五、通过光刻与蒸镀的方法制备与所述p连接电极702相连的p焊盘电极802和与所述n连接电极601相连的n焊盘电极901。

具体地，其包括以下步骤：

1、光刻十：通过光刻技术，采用负胶工艺，制作p焊盘电极图形和n焊盘电极图形。

2、通过金属蒸镀技术，蒸镀焊盘金属。

其中，焊盘金属采用金属体系Ti/Au/Cr/AuSn，且其厚度为200/300/20/3000nm。也就是，其包括依次叠加的厚度为200nm的Ti层、厚度为300nm的Au层、厚度为20nm的Cr层和厚度为3000nm的AuSn层。

3、在蒸镀了焊盘金属后，剥离、去除掩膜，完成p焊盘电极802和n焊盘电极901的制备。

其中，制作了p焊盘电极802后的结构如图9所示。制作了n焊盘电极901后的结构如图10所示。

十六、通过研磨、抛光、划片技术将所述步骤十五制备的晶圆切割为单元芯粒。

其中，该步骤采用的都是现有技术，因此，在此不对其进行详细描述。

十七、对切割后的所述单元芯粒进行光电测试，完成芯片制备。

现有传统大尺寸大功率倒装结构LED芯片制备技术与小尺寸小功率倒装结构LED芯片制备工艺流程一致，通常是在原小尺寸的电极设计上进行放大。而随着注入电流的比例增大，在芯片性能上，往往达不到理论的预期效果，如：小尺寸单颗芯粒可以达到高的电光转换效率，而尺寸放大后注入尺寸比例的电流则达不到较高的电光转换效率。而在本发明中，逃离了传统制备思路，将单颗芯粒通过深刻蚀分割成多个小单元，然后再通过集成方式将多个小单元的p、n电极相连，从而在注入同等比例的电流后，各小单元区域可达到高电流密度，以提升整个芯粒的光电转换效率。其次，与传统技术相比，本发明导入大面积高反射薄膜，可将部分光源反射至出光面，降低电极及其他材料的光吸收，从而也可提升光提取效率。并且，本发明的分割设计形式，相较传统结构不仅能有效提高芯片散热，延长芯片工作寿命，并且对芯片的内应力释放也有一定好处，避免以往经常出现的大尺寸大功率芯片在长时间工作状态下由于温升而导致破裂的现象。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案，而非对本发明保护范围的限制。本领域的技术人员，依据本发明的思想，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (15)

1.一种集成式倒装LED芯片的制备方法，其特征在于，包括以下步骤：

1)、提供外延片，所述外延片从下到上依次包括衬底(101)、n型层(102)、量子发光层(103)和p型层(104)；

2)、通过光刻与刻蚀的方法对部分所述p型层(104)和量子发光层(103)进行刻蚀，以刻蚀到所述n型层(102)，形成n接触电极平台(201)；

3)、通过光刻与刻蚀的方法对紧邻所述n接触电极平台(201)的部分所述p型层(104)、量子发光层(103)和n型层(102)进行刻蚀，以刻蚀到所述衬底(101)，形成分割槽(202)；所述分割槽(202)包括单元芯粒内分割槽和单元芯粒间分割槽，且所述单元芯粒内分割槽的宽度要小于所述单元芯粒间分割槽的宽度；

4)、通过光刻与蒸镀的方法在所述n接触电极平台(201)上制备n接触电极(301)；

5)、通过光刻与蒸镀的方法在所述p型层(104)的未刻蚀部分上制备p接触电极(401)；

6)、整体蒸镀一层DBR薄膜(501)；

7)、整体沉积一层第一绝缘钝化层(502)；

8)、通过光刻与刻蚀的方法对部分所述第一绝缘钝化层(502)和DBR薄膜(501)进行刻蚀，以暴露所述n接触电极(301)；

9)、通过光刻与蒸镀的方法制备与所述n接触电极(301)相连的n连接电极(601)；

10)、整体沉积一层第二绝缘钝化层(701)；

11)、通过光刻与刻蚀的方法对部分所述第二绝缘钝化层(701)、第一绝缘钝化层(502)和DBR薄膜(501)进行刻蚀，以暴露所述p接触电极(401)；

12)、通过光刻与蒸镀的方法制备与所述p接触电极(401)相连的p连接电极(702)；

13)、整体沉积一层第三绝缘钝化层(801)；

14)、通过光刻与刻蚀的方法对部分所述第三绝缘钝化层(801)进行刻蚀，以暴露所述p连接电极(702)，并对部分所述第三绝缘钝化层(801)和第二绝缘钝化层(701)进行刻蚀，以暴露所述n连接电极(601)；

15)、通过光刻与蒸镀的方法分别制备与所述p连接电极(702)相连的p焊盘电极(802)和与所述n连接电极(601)相连的n焊盘电极(901)。

2.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述单元芯粒内分割槽的宽度为5-10μm，所述单元芯粒间分割槽的宽度为15-30μm。

3.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述n接触电极(301)由金属体系Cr/Al/Ti/Au制成且其厚度为10/150/10/200nm。

4.根据权利要求3所述的集成式倒装LED芯片的制备方法，其特征在于，在所述步骤4)中，制备了所述n接触电极(301)后，通过高温快速退火技术进行高温退火，其中，退火温度为500-1000℃，退火氛围为N₂，退火时间为1-5min。

5.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述p接触电极(401)由金属体系Ni/Au制成且其厚度为10/20nm。

6.根据权利要求5所述的集成式倒装LED芯片的制备方法，其特征在于，在所述步骤5)中，制备了所述p接触电极(401)后，通过高温快速退火技术进行高温退火，其中，退火温度为500-900℃，退火时间为1-5min，退火氛围为N₂。

7.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述DBR薄(501)为SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂/TiO₂/SiO₂，且其厚度为3-5um。

8.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述第一绝缘钝化层(502)、第二绝缘钝化层(701)和第三绝缘钝化层(801)都采用SiO₂制成，且其厚度都为1-3um。

9.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述步骤9)中，在光刻时采用负胶工艺，使用掩膜将所述p接触电极(401)正上方的部分区域遮挡以不在其上制备所述n连接电极(601)。

10.根据权利要求9所述的集成式倒装LED芯片的制备方法，其特征在于，所述步骤11)中，刻蚀的是与被所述掩膜遮挡的部分相对的部分。

11.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述p连接电极(702)由金属体系Cr/Al/Ti/Au制成且其厚度为20/3000/20/200nm。

12.根据权利要求1所述的集成式倒装LED芯片的制备方法，其特征在于，所述p焊盘电极(802)和n焊盘电极(901)由金属体系Ti/Au/Cr/AuSn制成，且其厚度为200/300/20/3000nm。

13.根据权利要求1-12中任一项所述的集成式倒装LED芯片的制备方法，其特征在于，进一步包括：

16)、通过研磨、抛光、划片技术将所述步骤15)制备的晶圆切割为单元芯粒。

14.根据权利要求13所述的集成式倒装LED芯片的制备方法，其特征在于，进一步包括：

17)、对切割后的所述单元芯粒进行光电测试，完成芯片制备。

15.一种集成式倒装LED芯片，其特征在于，其采用权利要求1-14中

任一项所述的制备方法制备而成。