CN116209148A - 印刷电路板 - Google Patents

Abstract

本公开提供一种印刷电路板。所述印刷电路板包括：布线板，包括多个绝缘层、多个布线层和多个过孔层；第一裸片，嵌在所述多个绝缘层中；桥接件，嵌在所述多个绝缘层中并设置在所述第一裸片上；第二裸片，安装在所述布线板上；以及第三裸片，安装在所述布线板上。

Description

印刷电路板

本申请要求于2021年12月1日在韩国知识产权局提交的第10-2021-0170043号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。

技术领域

本公开涉及一种印刷电路板，所述印刷电路板具有嵌入其中的用于实现裸片到裸片(die-to-die)连接的桥接件等。

背景技术

随着半导体规格变得相对较高，晶圆厂节点(fab node)正在小型化，而裸片的尺寸正在增加。当裸片的尺寸增加时，成本进一步增加。为了改善这一点，正在使用各种封装平台，诸如多芯片封装、芯片组或3D堆叠，在多芯片封装中，具有裸片内部的每个区域所需的不同晶圆厂节点的块被设计为单独的裸片以连接裸片，在芯片组中，通过将大裸片分成用于相同功能的多个较小裸片来封装多个裸片，在3D堆叠中，裸片竖直堆叠。

在最近的封装平台中，减小封装件的尺寸并将裸片与裸片良好地连接以及降低成本已经变得重要。

发明内容

提供本发明内容以简化的形式介绍所选择的构思，并在以下具体实施方式中进一步描述这些构思。本发明内容既不意在明确所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。

本公开的一方面在于提供一种印刷电路板，所述印刷电路板具有嵌入其中的能够将裸片与裸片互连的桥接件。

本公开的一方面在于提供一种可减小封装件的尺寸的印刷电路板。

本公开的一方面在于提供一种可降低成本的印刷电路板。

本公开的一方面在于提供一种印刷电路板，在所述印刷电路板中，裸片与桥接件一起嵌在有机基板中以减小板以及由此提供的封装件的尺寸，并且促进裸片与裸片连接。

根据本公开的一方面，一种印刷电路板包括：布线板，包括多个绝缘层、多个布线层和多个过孔层，所述多个绝缘层中的至少一个绝缘层包括有机绝缘材料；第一裸片，嵌在所述多个绝缘层中；桥接件，嵌在所述多个绝缘层中并设置在所述第一裸片上；第二裸片，安装在所述布线板上；以及第三裸片，安装在所述布线板上。

根据本公开的一方面，一种印刷电路板包括：布线板，包括多个绝缘层、多个布线层和多个过孔层；第一裸片，嵌在所述多个绝缘层中；桥接件，嵌在所述多个绝缘层中并设置在所述第一裸片上；第二裸片，安装在所述布线板上；以及第三裸片，安装在所述布线板上。所述第一裸片的厚度小于所述第二裸片和所述第三裸片中的至少一个的厚度。

附图说明

通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：

图1是示意性地示出电子装置系统的示例的框图；

图2是示意性地示出电子装置的示例的立体图；

图3是示意性地示出将BGA封装件安装在电子装置的主板上的情况的截面图；

图4是示意性地示出硅中介器封装件安装在主板上的情况的截面图；

图5是示意性地示出有机中介器封装件安装在主板上的情况的截面图；

图6是示意性地示出根据示例的印刷电路板的截面图；

图7是示意性地示出根据示例的印刷电路板的俯视状态下的平面图；

图8是示意性地示出根据示例的桥接件的截面图；以及

图9是示意性地示出根据另一示例的桥接件的截面图。

具体实施方式

提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此所描述的方法、设备和/或系统的各种改变、修改及等同方案对于本领域普通技术人员将是易于理解的。在此描述的操作的顺序仅仅是示例，并且不限于在此阐述的顺序，而是除了必须按照特定顺序发生的操作之外，可做出对于本领域普通技术人员将是易于理解的改变。此外，为了提高清楚性和简洁性，可省略本领域普通技术人员已知的功能和构造的描述。

在此描述的特征可以以不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例，因此，本公开将是彻底的和完整的，并且将向本领域普通技术人员充分传达本公开的范围。

在此，注意的是，关于实施例或示例的术语“可”的使用(例如，关于实施例或示例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个实施例或示例，并不限于所有实施例或示例包括或实现这样的特征。

在整个说明书中，当诸如层、区域或基板的要素被描述为“在”另一要素“上”、“连接到”另一要素或“结合到”另一要素时，该要素可直接“在”另一要素“上”、直接“连接到”另一要素或直接“结合到”另一要素，或者可存在介于它们之间的一个或更多个其他要素。相比之下，当要素被描述为“直接在”另一要素“上”、“直接连接到”另一要素或“直接结合到”另一要素时，不存在介于它们之间的其他要素。

如在此使用的，术语“和/或”包括相关所列项中的任意一项或任意两项或更多项的任意组合。

尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分将不受这些术语限制。更确切地说，这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。

为了易于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语来描述如附图中所示的一个要素与另一要素的关系。这样的空间相对术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一要素在“上方”或“上面”的要素于是将相对于所述另一要素在“下方”或“下面”。因此，术语“上方”根据装置的空间方位包括“上方”和“下方”两种方位。装置还可以以其他方式(例如，旋转90度或者处于其他方位)定位，并且将相应地解释在此使用的空间相对术语。

在此使用的术语仅用于描述各种示例，并且将不用于限制本公开。除非上下文另外清楚指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、要素和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、要素和/或它们的组合。

由于制造技术和/或公差，附图中所示出的形状可能发生变化。因此，在此描述的示例不限于附图中所示的特定形状，而是包括制造期间发生的形状的改变。

在此描述的示例的特征可以以在理解本申请的公开内容之后将易于理解的各种方式进行组合。此外，虽然在此描述的示例具有多种构造，但在理解本申请的公开内容之后将易于理解的其他构造是可行的。

附图可不按照比例绘制，并且为了清楚、说明和方便，可夸大附图中的要素的相对尺寸、比例和描绘。

电子装置

图1是示出电子装置系统的示例的示意性框图。

参照图1，电子装置1000可将主板1010容纳在其中。主板1010可物理连接和/或电连接到芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到下面将描述的其他电子组件。

芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；以及逻辑芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器、应用处理器、模-数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。另外，芯片相关组件1020可彼此组合。芯片相关组件1020可具有包括上述芯片或电子组件的封装件形式。

网络相关组件1030可包括与诸如以下协议兼容或者根据诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、EV-DO(evolution-data only,cdma2000 1x的一种演进)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据速率全球演进(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议、5G协议以及在上述协议之后指定的任何其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者根据各种其他无线标准或协议或者有线标准或协议通信的组件。另外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。

其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)组件、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还包括用于各种其他用途的无源组件等。另外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。

根据电子装置1000的类型，电子装置1000可包括物理连接和/或电连接到主板1010或者不物理和/或不电连接到主板1010的其他电子组件。例如，这些其他电子组件可包括相机1050、天线1060、显示器1070、电池1080等，但不限于此。例如，其他电子组件还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。此外，电子装置1000还可根据电子装置1000的类型而包括用于各种目的的其他电子组件等。

电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是用于处理数据的任何其他电子装置。

图2是示出电子装置的示例的示意性立体图。

参照图2，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种组件1120物理连接和/或电连接到主板1110。另外，物理连接和/或电连接到主板1110或者不物理连接和/或不电连接到主板1110的其他部件(诸如相机模块1130和/或扬声器)可容纳在电子装置中。组件1120的一部分可以是上述芯片相关组件，例如组件封装1121，但不限于此。组件封装件1121可以是包括有源组件和/或无源组件的电子组件表面安装在印刷电路板上的形式。可选地，组件封装件1121可以是有源组件和/或无源组件嵌入印刷电路板中的形式。另一方面，电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。

包括有机中介器的半导体封装件

通常，半导体芯片具有集成在其中的许多微电子电路，但是它本身不能用作成品半导体产品，并且存在被外部物理冲击或化学冲击损坏的可能性。因此，半导体芯片本身不按原样使用，而是将半导体芯片进行封装，并作为封装件在电子装置中使用。

需要进行半导体封装的原因是因为从电连接的角度来看，半导体芯片和电子装置的主板之间的电路宽度存在差异。详细地，在半导体芯片的情况下，连接焊盘的尺寸和连接焊盘之间的间隔都非常小，而在用于电子装置的主板的情况下，组件安装焊盘的尺寸和组件安装焊盘之间的间隔远大于半导体芯片的规模。因此，难以将半导体芯片直接安装在这样的主板上，并且需要能够缓冲彼此之间的电路宽度差异的封装技术。

在下文中，将参照附图更详细地描述通过这样的封装技术制造的包括有机中介器或硅中介器的半导体封装件。

图3是示意性地示出将BGA封装件安装在电子装置的主板上的情况的截面图。

在半导体芯片中，对于每个芯片而言，集成电路(IC)(诸如图形处理单元(GPU))具有非常高的价格，因此，进行具有高良率的封装是非常重要的。因此，在安装半导体芯片之前，首先制备能够将数千到数十万个连接焊盘进行重新布线的球栅阵列(BGA)基板2210，并且制备诸如GPU 2220的昂贵组件。随后使用表面安装技术(SMT)等将诸如GPU 2220的组件安装并封装在BGA基板2210上，然后最终安装在主板2110上。

另一方面，在GPU 2220的情况下，有必要显著减少与存储器(诸如高带宽存储器(HBM))的信号路径，为此，将半导体芯片(诸如HBM 2240)安装在中介器2230上并进行封装，然后以层叠封装(POP)的形式堆叠在安装有GPU 2220的封装件上并使用。然而，在这种情况下，存在装置的厚度变得太厚的问题，并且在使信号路径最小化方面也存在限制。

图4是示意性地示出硅中介器封装件安装在主板上的情况的截面图。

作为用于防止上述问题的方法，可考虑使用中介器技术来制造包括硅中介器的半导体封装件2310，在中介器技术中，将诸如GPU 2220的第一半导体芯片和诸如HBM 2240的第二半导体芯片并排地表面安装在硅中介器2250上，然后进行封装。在这种情况下，具有数千到数十万个连接焊盘的GPU 2220和HBM 2240可通过硅中介器2250重新分布，并且可通过最小路径电连接。另外，当将包括硅中介器的半导体封装件2310安装在BGA基板2210等上并使其重新分布时，半导体封装件2310可最终安装在主板2110上。然而，在硅中介器2250的情况下，很难形成硅通孔(TSV)等，并且制造成本也相当大，这在大面积和低成本方面是不利的。

图5是示意性地示出有机中介器封装件安装在主板上的情况的截面图。

作为用于防止上述问题的方法，可考虑使用有机中介器2260代替硅中介器2250。例如，使用中介器技术，可将诸如GPU 2220的第一半导体芯片和诸如HBM 2240的第二半导体芯片并排表面安装在有机中介器2260上，然后进行封装，从而制造半导体封装件2320。在这种情况下，具有数千到数十万个连接焊盘的GPU 2220和HBM 2240可通过有机中介器2260重新分布，并且可通过最小路径电连接。另外，当将包括有机中介器的半导体封装件2320安装在BGA基板2210等上并使其重新分布时，半导体封装件2320可最终安装在主板2110上。此外，这对于增大面积和降低成本可能是有利的。

另一方面，在包括有机中介器的半导体封装件2320的情况下，将半导体芯片(GPU2220和HBM 2240)安装在有机中介器2260上，然后执行对其进行模制的封装工艺，从而制造半导体封装件2320。这是因为，如果不执行模制工艺，则将无法执行处理并且可能无法执行与BGA基板2210的连接。因此，通过模制来保持刚性。然而，在执行模制工艺的情况下，如上所述，由于有机中介器2260和半导体芯片(GPU 2220和HBM 2240)与模制材料的热膨胀系数(CTE)不匹配等，因此可能发生诸如翘曲、底部填充树脂的填充性劣化以及芯片和模制材料之间的裂纹的问题。

具有桥接件和嵌入其中的裸片的印刷电路板

在下文中，将参照附图描述具有新结构的印刷电路板，在具有新结构的印刷电路板中，能够将裸片与裸片互连的桥接件嵌在布线板中。

当下面描述的布线板用作半导体封装件的BGA板时，如果需要，则可省略上述单独的中介器。

图6是示意性地示出根据示例的印刷电路板的截面图。

图7是示意性地示出根据示例的印刷电路板的俯视状态下的平面图。

参照图6和图7，根据示例的印刷电路板100包括：布线板110，包括多个绝缘层111a、111b、111c、111d和111e、多个布线层112a、112b和112c以及多个过孔层113a、113b和113c；第一裸片130，嵌在多个绝缘层111a、111b、111c、111d和111e中；桥接件120，嵌在多个绝缘层111a、111b、111c、111d和111e中且设置在第一裸片130上；第二裸片140，安装在布线板110上；以及第三裸片150，安装在布线板110上。例如，根据示例的印刷电路板100可具有封装结构。

如上所述，根据示例的印刷电路板100包括桥接件120，因此，可更有效地实现裸片到裸片互连。另外，由于第一裸片130也与桥接件120一起嵌在布线板110中，因此可减小印刷电路板100的整体尺寸。例如，通过将第一裸片130与第二裸片140分开并将分开的第一裸片130与桥接件120一起沿堆叠方向上堆叠以嵌入布线板110中，可减小设置在布线板110上的裸片的尺寸，结果，可减小印刷电路板100的尺寸。此外，还可降低成本。

在本公开中，堆叠方向可指在截面图中堆叠各个组件的方向，例如，堆叠方向可指堆叠多个绝缘层111a、111b、111c、111d和111e的方向，从另一角度来看，堆叠方向还可指厚度方向。

另一方面，第一裸片130、第二裸片140和第三裸片150可分别电连接到桥接件120。例如，第一裸片130、第二裸片140和第三裸片150可电连接到桥接件120的一个或更多个电路层，这将在稍后描述。因此，第一裸片130、第二裸片140和第三裸片150可通过桥接件120彼此互连。从这个角度来看，第一裸片130可面朝上设置，使得连接焊盘135面向桥接件120。另外，第一裸片130、第二裸片140和第三裸片150以及桥接件120可设置成使得它们的至少一部分在平面上叠置。因此，第一裸片130、第二裸片140和第三裸片150以及桥接件120可通过最小路径彼此电连接。

在本公开中，关于截面的含义可指当对象被竖直地切割时的截面形状，或可指当以侧视角度观察对象时的形状。另外，关于平面的含义可以是当对象被水平地切割时的形状，或者可以是以俯视视角或仰视视角观察对象时的平面形状。

另一方面，多个绝缘层111a、111b、111c、111d和111e中的至少一个可包括有机绝缘材料。详细地，至少堆积绝缘层111b和111c均可包括有机绝缘材料，更详细地，芯绝缘层111a、堆积绝缘层111b和111c以及钝化层111d和111e均可包括有机绝缘材料。例如，布线板110可以是有机基板。因此，与硅基板相比，可降低工艺的难度，并且可降低成本。有机绝缘材料可包括绝缘树脂。此外，多个绝缘层111a、111b、111c、111d和111e中的至少一个还可包括分散在绝缘树脂中的无机填料，如果需要，还可包括分散在绝缘树脂中的作为用于翘曲控制的芯材料的玻璃纤维(或者玻璃布、玻璃织物)等，但是本公开不限于此。

此外，第一裸片130可比第二裸片140和第三裸片150中的至少一个薄。例如，第一裸片130可比第三裸片150薄。可选地，第一裸片130可比第二裸片140薄，并且可比第三裸片150薄。因此，由于嵌在布线板110中的第一裸片130的厚度可相对较薄，因此可使布线板110更薄，并且还可降低嵌入工艺的难度和成本。

此外，第一裸片130和第二裸片140可包括逻辑裸片，并且第三裸片150可包括存储器裸片。例如，可通过分割一个大尺寸逻辑裸片来提供第一裸片130和第二裸片140。在这种情况下，可将第一裸片130与桥接件120一起堆叠并嵌在布线板110中来代替将第一裸片130安装在布线板110上。另外，第三裸片150可以为堆叠裸片(诸如其中多个存储器裸片在堆叠方向上堆叠的HBM)，并且第三裸片150可安装在布线板110上而非嵌在布线板110中。因此，可减小印刷电路板100的尺寸，同时可减小布线板110的厚度，并且可降低成本。例如，可以以相对小的尺寸制造高性能ASIC、片上系统(SoC)等，并且可降低成本。

此外，第一裸片130、第二裸片140和第三裸片150以及桥接件120可彼此连接为一组，并且可设置多个这样的组。在这种情况下，在每一组中，桥接件120和第一裸片130可堆叠并嵌在布线板110中，因此，与将裸片(或芯片)安装在布线板上而不是将裸片嵌入布线板中的情况相比，印刷电路板100的尺寸可显著减小。

在下文中，将参照附图更详细地描述根据示例的印刷电路板100的组件。

布线板110包括多个绝缘层111a、111b、111c、111d和111e、多个布线层112a、112b和112c以及多个过孔层113a、113b和113c。布线板110可具有芯形状。例如，布线板110可包括：芯绝缘层111a；第一布线层112a，设置在芯绝缘层111a的两个表面上；第一过孔层113a，穿透芯绝缘层111a并电连接位于两侧的第一布线层112a；一个或更多个第一堆积绝缘层111b，堆积在芯绝缘层111a上；一个或更多个第二布线层112b，分别设置在第一堆积绝缘层111b上；一个或更多个第二过孔层113b，分别穿透第一堆积绝缘层111b；一个或更多个第二堆积绝缘层111c，堆积在芯绝缘层111a下方；一个或更多个第三布线层112c，分别设置在第二堆积绝缘层111c上；一个或更多个第三过孔层113c，分别穿透第二堆积绝缘层111c；第一钝化层111d，设置在第一堆积绝缘层111b上；以及第二钝化层111e，设置在第二堆积绝缘层111c上。然而，本公开不限于此，如果需要，布线板110可以是无芯型的。

芯绝缘层111a可用作布线板110的芯层，并且可提供刚性。芯绝缘层111a的材料没有特别限制。例如，可使用绝缘材料。在这种情况下，作为绝缘材料，可使用热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者可使用其中热固性树脂或热塑性树脂与无机填料(诸如二氧化硅)混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸渍在诸如玻璃纤维的芯材料中的树脂(例如半固化片、味之素堆积膜(ABF)、FR-4或双马来酰亚胺三嗪(BT)等)，但绝缘材料不限于此。芯绝缘层111a可通过覆铜层压板(CCL)引入。芯绝缘层111a可具有比堆积绝缘层111b和111c更高的模量，但是本公开不限于此。芯绝缘层111a可比堆积绝缘层111b和111c中的每个厚。

堆积绝缘层111b和111c可被引入到芯绝缘层111a的两侧以进行堆积。堆积绝缘层111b和111c的材料也没有特别限制。例如，可使用绝缘材料，并且作为绝缘材料，可使用热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者可使用其中热固性树脂或热塑性树脂与无机填料(诸如二氧化硅)混合的树脂或者热固性树脂或热塑性树脂与无机填料一起浸渍在芯材料中的树脂(例如半固化片、ABF、FR-4、BT等)，但绝缘材料不限于此。堆积绝缘层111b和111c可等量地堆积在基于芯绝缘层111a的两侧上，因此可具有相同数量的层。层的具体数量没有特别限制，并且可根据设计进行各种改变。

钝化层111d和111e设置在布线板110的两侧的最外侧上，以保护布线板110的内部组件。暴露第二布线层112b的一部分和第三布线层112c的一部分的多个开口可分别形成在钝化层111d和111e中。钝化层111d和111e的材料没有特别限制。例如，可使用绝缘材料，在这种情况下，可使用阻焊剂作为绝缘材料。然而，本公开不限于此，可使用ABF等作为绝缘材料。

布线层112a、112b和112c可根据对应层的设计在布线板110中执行各种功能，例如，布线层112a、112b和112c可包括接地图案、电力图案、信号图案等。在这种情况下，信号图案可包括除了接地图案和电力图案之外的各种信号图案，例如，包括数据信号图案等。这些图案中的每个可包括线图案、面图案和/或焊盘图案。用于形成布线层112a、112b和112c的材料可以是导电材料，具体地，用于形成布线层112a、112b和112c的材料可以是金属(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。布线层112a、112b和112c均可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。

过孔层113a、113b和113c可电连接形成在不同层中的布线层112a、112b和112c，因此，可在布线板110中形成电路径。过孔层113a、113b和113c可根据对应层的设计在布线板110中执行各种功能，例如，过孔层113a、113b和113c可包括接地过孔、电力过孔、信号过孔等。过孔层113a、113b和113c中的每个可包括多个连接过孔。过孔层113a、113b和113c中的每个的连接过孔可包括导电材料，具体地，过孔层113a、113b和113c中的每个的连接过孔可包括金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。连接过孔均可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。过孔层113a、113b和113c中的每个的连接过孔可以是填充有导电材料的类型，但不限于此，并且可以是其中导电材料沿着通路孔的壁表面设置的共形类型。第一过孔层113a的连接过孔可分别具有沙漏形状、圆柱形状等，并且第二过孔层113b和第三过孔层113c的相应的连接过孔可具有在相反方向上渐缩的形状。

如果需要，连接到暴露的第二布线层112b的凸块层114和连接到暴露的第三布线层112c的凸块层115可分别设置在钝化层111d和111e的开口上。凸块层114和115可包括多个凸块，每个凸块包括焊盘和过孔。可通过凸块层114和115促进焊料结合。凸块层114和115可包括导电材料，具体地，凸块层114和115可包括金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。凸块层114和115均可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。

桥接件120可提供裸片到裸片互连等。桥接件120可以是如稍后将描述的硅桥接件、有机桥接件等。稍后将描述它们的细节。

裸片130、140和150中的每个可以是半导体芯片。每个半导体芯片可包括集成电路(IC)，在集成电路中，数百到数百万个器件被集成在单个芯片中。在这种情况下，集成电路可以是逻辑裸片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、加密处理器、微处理器、微控制器、模-数转换器、专用IC(ASIC)等，但不限于此。例如，集成电路可以是存储器裸片等，诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存和高带宽存储器(HBM)，如果需要，集成电路可以是其他类型，诸如功率管理IC(PMIC)。

裸片130、140和150中的每个可基于有源晶圆形成，在这种情况下，硅(Si)、锗(Ge)、砷化镓(GaAs)等可用作构成每个主体的基体材料。可在主体中形成各种电路。可在每个主体上形成连接焊盘，并且连接焊盘可包括诸如铝(Al)或铜(Cu)的导电材料。裸片130、140和150中的每个可以是裸芯片(bare die)。在这种情况下，可使嵌在基板中的第一裸片130的连接焊盘135暴露，并且金属凸块145和155可分别设置在安装在基板上的第二裸片140和第三裸片150的连接焊盘上。如果需要，金属凸块也可设置在第一裸片130的连接焊盘135上。裸片130、140和150中的每个可以是封装的裸片。在这种情况下，在第一裸片130嵌在基板中的情况下，附加的重新分布层形成在连接焊盘135上，使得可暴露最外面的重新分布层，并且附加的重新分布层形成在安装在基板上的第二裸片140的连接焊盘和第三裸片150的连接焊盘上，并且金属凸块145和155分别设置在重新分布层上。如果需要，金属凸块也可设置在附加地形成在第一裸片130的连接焊盘135上的重新分布层上。如果需要，第一裸片130可在下表面和上表面上具有连接焊盘135，但构造不限于此。

裸片130、140和150可通过连接构件171、172和173连接到桥接件120，和/或可安装在布线板110上。例如，第一裸片130的连接焊盘135可通过第一连接构件171连接到桥接件120。此外，第二裸片140的第一金属凸块145可通过第二连接构件172连接到布线板110(例如，凸块层114)。此外，第三裸片150的第二金属凸块155可通过第三连接构件173连接到布线板110(例如，凸块层114)。连接构件171、172和173均利用低熔点金属形成，例如，诸如锡(Sn)-铝(Al)-铜(Cu)、锡(Sn)-银(Ag)等的焊料，但这仅是示例，并且连接构件171、172和173的材料不特别限于此。连接构件171、172和173可分别利用多层或单层形成，例如，当形成为多层时，连接构件171、172和173可包括铜柱和焊料，并且当形成为单层时，连接构件171、172和173可仅包括焊料，但不限于此。

图8是示意性地示出根据示例的桥接件的截面图。

参照图8，根据示例的桥接件120a可以是有机桥接件，并且可被实现为上述桥接件120。例如，桥接件120a可具有包括有机绝缘材料的主体。因此，即使当桥接件120a设置在布线板110中时，也几乎不会发生由于热膨胀系数不匹配而导致的可靠性问题。另外，可降低用于形成桥接件120a的工艺的难度和成本。为了形成微电路，可使用感光介电材料(PID)作为有机绝缘材料，但不限于此。

根据示例的桥接件120a可包括一个或更多个绝缘层121、一个或更多个电路层122以及一个或更多个过孔层123。一个或更多个电路层122可具有比多个布线层112a、112b和112c更高的密度。例如，一个或更多个电路层122可以为具有比多个布线层112a、112b和112c更小的线/间隔(L/S)和/或厚度的高密度电路，从而对裸片到裸片互连更有效。在这方面，一个或更多个过孔层123可形成为具有比多个过孔层113a、113b和113c更精细的间距(例如更小的间隔或厚度)，从而更容易进行高密度设计。

绝缘层121可提供桥接件120a的主体。绝缘层121可包括绝缘材料，在这种情况下，绝缘材料可以是感光介电材料(PID)。当使用感光介电材料(PID)作为绝缘层121的材料时，可显著减小绝缘层121的厚度并且可形成光通路孔，使得可容易地对电路层122和过孔层123进行高密度设计。然而，绝缘层121的材料不限于此，并且可使用其他有机绝缘材料。绝缘层121的层数没有特别限制，并且可根据设计进行各种改变。绝缘层121的边界可以是清晰的或可以是不确定的。

电路层122可提供裸片到裸片互连路径。电路层122可根据对应层的设计执行各种功能，并且可至少包括信号图案。电路层122可包括导电材料，具体地，电路层122可包括金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。电路层122均可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。电路层122的数量也没有特别限制，并且可根据设计进行各种改变。电路层122中的最上电路层122可通过上述布线板110的第二过孔层113b连接到第二布线层112b。电路层122中的最下电路层122可通过前述第一连接构件171连接到前述第一裸片130。

过孔层123可电连接形成在不同层中的电路层122，因此，可在桥接件120a中提供电路径。过孔层123可根据对应层的设计来执行各种功能，并且可至少包括信号过孔。每个过孔层123可包括多个连接过孔。每个过孔层123的连接过孔可包括导电材料，具体地，每个过孔层123的连接过孔可包括金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。连接过孔均可包括无电镀层(或化学镀铜)和电解镀层(或电解镀铜)。每个过孔层123的连接过孔可以是填充有导电材料的类型或者可以是其中导电材料沿着通路孔的壁表面设置的共形类型。过孔层123的相应的连接过孔可具有在相同方向上渐缩的形状。

图9是示意性地示出根据另一示例的桥接件的截面图。

参照图9，根据另一示例的桥接件120b可以是半导体裸片的形式，并且可被实现为上述桥接件120。例如，桥接件120b可以是硅桥接件。例如，桥接件120b可具有包括硅的主体，并且可通过半导体工艺形成电路。在这种情况下，可在桥接件120b中形成更精细的电路，这对于裸片到裸片互连可能是更有利的。

根据另一示例的桥接件120b可包括一个或更多个绝缘层121'、一个或更多个电路层122'以及一个或更多个过孔层123'。一个或更多个电路层122'可具有比多个布线层112a、112b和112c更高的密度。例如，一个或更多个电路层122'可以是具有比多个布线层112a、112b和112c更小的线/间隔(L/S)和/或厚度的高密度电路，从而对于裸片到裸片互连更有效。在这方面，一个或更多个过孔层123'可形成为具有比多个过孔层113a、113b和113c更精细的间距，从而更容易进行高密度设计。

绝缘层121'可提供桥接件120b的主体，并且可包括绝缘材料，并且绝缘材料可以是硅，更具体地，绝缘材料可以是二氧化硅。在这种情况下，由于桥接件120b可通过半导体晶圆工艺形成，因此可容易地对电路层122'和过孔层123'进行高密度设计。然而，绝缘层121'的材料没有特别限制，并且可使用其他半导体材料。绝缘层121'的层数没有特别限制，并且可根据设计进行各种改变。绝缘层121'之间的边界可以是清晰的或可以是不确定的。

电路层122'可提供裸片到裸片互连路径。电路层122'可根据相应层的设计执行各种功能，并且可至少包括信号图案。电路层122'可包括导电材料，具体地，电路层122'可包括金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。电路层122'可通过沉积工艺(诸如化学气相沉积(CVD))形成，但不限于此。电路层122'的数量也没有特别限制，并且可根据设计改变。电路层122'中的最上电路层122'可通过上述布线板110的第二过孔层113b连接到第二布线层112b。电路层122'中的最下电路层122'可通过前述第一连接构件171连接到前述第一裸片130。

过孔层123'可电连接形成在不同层中的电路层122'，因此，可在桥接件120b中提供电路径。过孔层123'可根据对应层的设计来执行各种功能，并且可至少包括信号过孔。每个过孔层123'可包括多个连接过孔。每个过孔层123'的连接过孔可具有导电材料，具体地，每个过孔层123'的连接过孔可具有金属材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)。每个过孔层123'的连接过孔可以是硅通孔(TSV)，但不限于此。

如上所述，根据实施例，可提供一种具有嵌入其中的能够进行裸片到裸片互连的桥接件的印刷电路板。

提供一种可减小封装尺寸的印刷电路板。

提供一种可降低成本的印刷电路板。

在本公开中，为了方便起见，基于附图的截面，下侧、下部、下表面等用于指示朝向包括有机中介器的半导体封装件的安装表面的方向，并且上侧、上部、上表面等在与其相反的方向上使用。然而，该方向是为了便于描述而定义的，并且权利要求的范围不受该方向的描述的特别限制。

虽然本公开包括具体示例，但是对于本领域普通技术人员将易于理解的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可在形式和细节上对这些示例做出各种改变。在此描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为是可适用于其他示例中的类似特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的方式组合所描述的系统、架构、装置或电路中的组件，和/或由其他组件或其等同组件来替换或者添加所描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同方案限定，并且在权利要求及其等同方案的范围内的全部变型将被解释为被包含在本公开中。

Claims (20)

1.一种印刷电路板，包括：

布线板，包括多个绝缘层、多个布线层和多个过孔层，所述多个绝缘层中的至少一个绝缘层包括有机绝缘材料；

第一裸片，嵌在所述多个绝缘层中；

桥接件，嵌在所述多个绝缘层中并设置在所述第一裸片上；

第二裸片，安装在所述布线板上；以及

第三裸片，安装在所述布线板上。

2.根据权利要求1所述的印刷电路板，其中，所述第一裸片和所述桥接件在所述多个绝缘层的堆叠方向上堆叠。

3.根据权利要求1所述的印刷电路板，其中，所述第一裸片、所述第二裸片和所述第三裸片分别连接到所述桥接件。

4.根据权利要求3所述的印刷电路板，其中，所述第一裸片以所述第一裸片的连接焊盘面向所述桥接件的方式面朝上设置。

5.根据权利要求3所述的印刷电路板，其中，所述第一裸片、所述第二裸片和所述第三裸片与所述桥接件在所述多个绝缘层的堆叠方向上至少部分地叠置。

6.根据权利要求1所述的印刷电路板，其中，所述有机绝缘材料包括绝缘树脂。

7.根据权利要求6所述的印刷电路板，其中，所述多个绝缘层中的所述至少一个绝缘层还包括分散在所述绝缘树脂中的无机填料。

8.根据权利要求7所述的印刷电路板，其中，所述多个绝缘层中的所述至少一个绝缘层还包括分散在所述绝缘树脂中的玻璃纤维。

9.根据权利要求1所述的印刷电路板，其中，所述第一裸片和所述第二裸片均包括逻辑裸片，并且

所述第三裸片包括存储器裸片。

10.根据权利要求9所述的印刷电路板，其中，所述第三裸片包括在所述多个绝缘层的堆叠方向上堆叠的多个存储器裸片。

11.根据权利要求1所述的印刷电路板，其中，所述桥接件包括一个或更多个电路层，

其中，所述一个或更多个电路层的密度高于所述多个布线层的密度。

12.根据权利要求1所述的印刷电路板，其中，所述桥接件包括有机桥接件。

13.根据权利要求1所述的印刷电路板，其中，所述桥接件包括硅桥接件。

14.根据权利要求1所述的印刷电路板，其中，所述第一裸片、所述第二裸片和所述第三裸片以及所述桥接件彼此连接为组，

其中，所述组被设置为多个。

15.根据权利要求1所述的印刷电路板，其中，所述第一裸片、所述第二裸片和所述第三裸片中的每个在所述多个绝缘层的堆叠方向上与所述桥接件至少部分地叠置。

16.根据权利要求1所述的印刷电路板，其中，所述第二裸片和所述第三裸片设置在所述桥接件的一侧上，所述一侧与所述桥接件的设置有所述第一裸片的另一侧相对。

17.一种印刷电路板，包括：

布线板，包括多个绝缘层、多个布线层和多个过孔层；

第一裸片，嵌在所述多个绝缘层中；

桥接件，嵌在所述多个绝缘层中并设置在所述第一裸片上；

第二裸片，安装在所述布线板上；以及

第三裸片，安装在所述布线板上，

其中，所述第一裸片的厚度小于所述第二裸片和所述第三裸片中的至少一个的厚度。

18.根据权利要求17所述的印刷电路板，其中，所述第一裸片和所述桥接件在所述多个绝缘层的堆叠方向上堆叠。

19.根据权利要求17所述的印刷电路板，其中，所述第一裸片和所述第二裸片均包括逻辑裸片，并且

所述第三裸片包括存储器裸片。

20.根据权利要求17所述的印刷电路板，其中，所述第三裸片包括在所述多个绝缘层的堆叠方向上堆叠的多个存储器裸片。

Images