CN116153879A - 器件封装件、封装件和形成封装件的方法 - Google Patents

Abstract

器件封装件包括在界面处直接接合至第二管芯的第一管芯，其中，该界面包括金属‑至‑金属接合，以及位于第一管芯上方的散热部件。散热部件包括位于第一管芯上方并且围绕第二管芯的热基底，其中，热基底由金属制成；以及位于热基底上的多个热通孔；以及位于第一管芯上方并且围绕第二管芯、围绕热基底并且围绕多个热通孔的密封剂。本发明的实施例还提供了封装件和形成封装件的方法。

Description

器件封装件、封装件和形成封装件的方法

技术领域

本发明的实施例涉及器件封装件、封装件和形成封装件的方法。

背景技术

由于各个电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的改进来自最小部件尺寸的迭代减小，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求不断增长，已经出现了对更小且更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高水平的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强功能和小覆盖区的半导体器件。

发明内容

本发明的一些实施例提供了一种器件封装件，包括：第一管芯，在界面处直接接合至第二管芯，其中，界面包括金属-至-金属接合；散热部件，位于第一管芯上方，散热部件包括：热基底，位于第一管芯上方并且围绕第二管芯，其中，热基底由金属制成；以及多个热通孔，位于热基底上；以及密封剂，位于第一管芯上方并且围绕第二管芯、围绕散热基底并且围绕多个热通孔。

本发明的另一些实施例提供了一种封装件，包括：第一管芯，位于第二管芯上方并且接合至第二管芯，其中，第一管芯的背侧接合至第二管芯的前侧，并且其中，第一管芯的第一介电层直接接合至第二管芯的第二介电层；晶种层，位于第二介电层上；金属热基底，位于晶种层上；多个金属热通孔，位于金属热基底上；以及密封剂，密封第一管芯、晶种层、金属热基底和多个金属热通孔。

本发明的又一些实施例提供了一种形成封装件的方法，包括：将第一管芯接合至第二管芯，其中，将第一管芯接合至第二管芯包括将第一管芯的第一介电层直接接合至第二管芯的第二介电层；在第一介电层上方沉积晶种层；使用第一光刻和镀工艺在晶种层上镀热基底；使用第二光刻和镀工艺在热基底上镀多个热通孔；去除晶种层的多余部分；以及将第二管芯、热基底和多个热通孔密封在密封剂中。

本发明的再一些实施例提供了集成电路封装件和方法。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B、图2、图3、图4、图5A、图5B、图6、图7、图8A、图8B和图8C示出了根据一些实施例的制造半导体封装件的截面图和俯视图。

图9A、图9B和图9C示出了根据一些实施例的半导体封装件的截面图和俯视图。

图10、图11A和图11B示出了根据一些实施例的制造半导体封装件的截面图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在…之下”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

根据一些实施例，可以将半导体器件接合在一起以提供3D集成芯片(3DIC)封装件，诸如集成芯片系统(SoIC)封装件。底部半导体器件可以横向延伸超出顶部半导体器件的边缘。在一些实施例中，可以通过位于底部半导体器件的表面上并且与顶部半导体器件相邻的金属散热结构来将热量从底部半导体器件消散出去。可以通过两个单独的光刻和镀工艺来形成金属散热结构，该两个单独的光刻和镀工艺形成热基底和位于热基底上的多个热通孔。基于封装器件和/或器件的热管理要求，金属散热结构可以适应特定配置。可以通过提供根据各个实施例的散热结构来实现优势。优势包括散热效率高、通过将散热部件与器件热点重叠来进行有针对性的热点管理、易于与SoIC工艺集成、用两个光刻工艺进行出色的热点面积定位、易于制造和适应不同的封装件配置(例如，不同的封装组件形状和/或尺寸)。

图1A至图8C是根据一些实施例的用于形成半导体封装件400(参见图8A至图8C)的工艺的中间步骤的截面图。半导体封装件400包括包含例如位于热基底上的多个热通孔的散热件。热基底和热通孔各自可以是提供相对高的热导率的金属，诸如比硅更高的热导率。以这种方式，可以准许封装件400中的散热。

参考图1A，示出了半导体管芯200。半导体管芯200可以是形成为较大晶圆的部分的裸芯片半导体管芯(例如，未封装的半导体管芯)。例如，半导体管芯200可以是逻辑管芯(例如，应用处理器(AP)、中央处理单元、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、混合存储立方体(HBC)、静态随机存取存储器(SRAM)管芯、宽输入/输出(宽IO)存储器管芯、磁阻随机存取存储器(mRAM)管芯、电阻随机存取存储器(rRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)、生物医学管芯等。

可以根据适用的制造工艺处理半导体管芯200以在半导体管芯200中形成集成电路。例如，半导体管芯200可以包括半导体衬底202，诸如掺杂或未掺杂的硅，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底202可以包括其他半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。

可以在半导体衬底202中和/或上形成诸如晶体管、二极管、电容器、电阻器等的有源和/或无源器件。可以通过互连结构206互连该器件，该互连结构206包括例如位于半导体衬底202上的一个或多个介电层206B中的金属化图案206A。互连结构206电连接衬底202上的器件以形成一个或多个集成电路。在各个实施例中，器件包括在操作期间生成相对高水平的热量的电路组件204。在一些实施例中，对应于(例如，重叠)组件204的管芯区域可以被称为高温热点(thermal hotspot)。组件204可以提供特定功能，诸如串行器/解串器(SerDes)功能、输入/输出(I/O)信号功能等。

半导体管芯200还包括可以电连接至互连结构206中的金属化图案206A的贯通孔218。贯通孔218可以包括导电材料(例如，铜等)并且可以从互连结构206延伸到衬底202中。可以在衬底202中的贯通孔218的至少部分周围形成一个或多个绝缘阻挡层220。例如，绝缘阻挡层220可以包括氧化硅、氮化硅、氮氧化硅等，并且可以用于将贯通孔218与衬底202物理和电隔离。在随后的处理步骤中，可以减薄衬底202以暴露贯通孔218(参见图2)。在减薄之后，贯通孔218提供从衬底202的背侧到衬底202的前侧的电连接。在各个实施例中，衬底202的背侧可以指衬底202的与器件和互连结构206相对的侧，而衬底202的前侧可以指衬底202的设置器件和互连结构206的侧。

半导体管芯200还包括接触焊盘210，接触焊盘210允许制作连接互连结构206和衬底202上的器件的连接。接触焊盘210可以包括铜、铝(例如，28K铝)或其他导电材料。钝化膜212设置在互连结构206上，并且接触焊盘210暴露在钝化膜212的顶表面处。钝化膜212可以包括氧化硅、氮氧化硅、氮化硅等。在一些实施例中，接触焊盘210可以在钝化膜212的顶表面之上延伸。

半导体管芯200可以形成为较大晶圆的部分(例如，连接至其他半导体管芯200)。在一些实施例中，半导体管芯200可以在封装之后彼此切单。例如，可以在半导体管芯200作为晶圆的部分仍然被连接时封装半导体管芯200。在其他实施例中，可以在半导体管芯200已经与晶圆的其他组件切单之后封装半导体管芯200。在一些实施例中，可以将芯片探针(CP)测试应用于半导体管芯200(例如，通过接触焊盘210)中的每个。CP测试检查半导体管芯200的电功能，并且通过CP测试的管芯被称为已知良好管芯(KGD)。未通过CP测试的半导体管芯200被丢弃或修复。以这种方式，为封装提供了KGD，这减少了封装有缺陷管芯的浪费和费用。

在CP测试之后，在每个KGD的接触焊盘210和互连结构206上方形成介电层214。介电层214可以包括氧化硅、氮氧化硅、氮化硅等。介电层214可以在后续封装工艺期间保护接触焊盘210。在一些实施例中，接触焊盘210之间的额外互连可以由设置在介电层214中的金属化图案216来提供。

在图1B中，示出了随后将接合至半导体管芯200的第二半导体管芯300。可以通过参考半导体管芯200中的类似部件来找到半导体管芯300中的部件的材料和形成工艺，半导体管芯200中的以数字“2”开头的类似部件对应于位于半导体管芯300中并且具有以数字“3”开头的参考标号的部件。例如，半导体管芯300可以包括其上形成有器件(例如，晶体管、电容器、二极管、电阻器等)的半导体衬底302和互连结构306。互连结构306包括位于一个或多个介电层306B中的金属化图案306A，并且金属化图案306A将衬底300上的器件电连接至功能电路终。互连结构306还包括钝化层312和电连接至金属化图案306A的接触焊盘310。介电层314可以设置在接触焊盘310和钝化层312上方。金属化图案316可以提供介电层314内的接合焊盘310之间的互连。半导体管芯300还可以包括位于介电层314中的连接结构322(例如，包括接合焊盘322A和接合焊盘通孔322B)。接合焊盘322A通过接合焊盘通孔322B电连接至接触焊盘310，并且接触焊盘310可以将连接结构322电连接至半导体管芯300的电路。例如，可以通过镶嵌工艺来形成接合焊盘322A和接合焊盘通孔322B，并且可以执行平坦化工艺以使连接结构322的顶表面与介电层314齐平。在一些实施例中，半导体管芯300可以不包括任何延伸到衬底302中的贯通孔。在特定实施例中，半导体管芯300为存储器管芯，但也可以使用其他类型的管芯。

在一些实施例中，也可以将半导体管芯300最初形成为包括多个半导体管芯300的较大晶圆的部分。在形成之后，可以施加切单工艺以将半导体管芯300与晶圆中的其他管芯分隔开。然后可以在随后的工艺步骤中将半导体管芯300接合至半导体管芯200(参见图3)。在一些实施例中，在晶圆上芯片(CoW)封装工艺中，在半导体管芯200仍然附接至晶圆时接合半导体管芯300。在其他实施例中，可以使用其他封装工艺。

在图2中，可以对半导体管芯200施加减薄工艺以暴露贯通孔218。减薄去除了衬底202的位于贯通孔218上方的部分。在一些实施例中，减薄可以还去除位于贯通孔218上的阻挡层(例如，阻挡层208，参见图1A)的横向部分以暴露贯通孔218。减薄工艺可以包括执行化学机械抛光(CMP)、研磨、回蚀刻(例如，湿蚀刻)、它们的组合等。在所示实施例中，减薄工艺引起衬底202的背侧与贯通孔218的横向表面齐平。在一些实施例中，减薄工艺可以使衬底202凹进，从而使得贯通孔218延伸超出衬底202的背部表面。这可以例如通过选择性蚀刻衬底202而不显着蚀刻贯通孔218的选择性蚀刻工艺来实现。在一些实施例中，可以在减薄工艺期间将半导体管芯200附接至临时载体衬底(未明确示出)用于增加机械支撑。

如图2进一步所示，在衬底202上方沉积介电层224。介电层224可以包括氧化硅、氮化硅、氮氧化硅等，并且可以使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等的合适的沉积工艺来沉积介电层224。可以选择的介电层224的材料，使得介电层224适合于在后续工艺步骤中直接熔融接合至介电层314(例如，参见图3)。接合焊盘222可以形成并设置在介电层224中。可以在沉积介电层224之前或之后形成接合焊盘222。例如，接合焊盘222可以包括铜等并且可以通过镀工艺、镶嵌工艺等来形成接合焊盘222。接合焊盘222可以通过贯通孔218电连接至半导体管芯200的器件/电路(例如，组件204)。

可选地，在贯通孔218从衬底202的背侧突出的实施例中，可以省略接合焊盘222，并且可以形成介电层224以围绕贯通孔218的突出部分。在这样的实施例中，可以沉积介电层224来首先覆盖贯通孔218，以及然后可以执行平坦化步骤以使贯通孔218和介电层224的表面基本上齐平。

在图3中，半导体管芯300例如以混合接合配置接合至半导体管芯200以形成封装件400。将半导体管芯300设置为面朝下，从而使得半导体管芯300的前侧面向半导体管芯200并且半导体管芯300的背侧背向远离半导体管芯200。半导体管芯300接合至半导体管芯200背侧上的介电层224以及介电层224中的接合焊盘222。例如，半导体管芯300的介电层314可以直接接合至半导体管芯200的介电层224，并且半导体管芯300的接合焊盘322A可以直接接合至半导体管芯200的接合焊盘222。在实施例中，介电层314和介电层224之间的接合可以是氧化物-至-氧化物接合等。混合接合工艺进一步通过直接金属-至-金属接合将半导体管芯300的接合焊盘322A直接接合至半导体管芯200的接合焊盘222。因此，可以通过接合焊盘322A至接合焊盘222的物理连接来提供半导体管芯200和300之间的电连接。在省略接合焊盘222的可选实施例中，可以通过直接金属-至-金属接合将接合焊盘322A直接接合至贯通孔218。

作为实例，混合接合工艺以将半导体管芯200与半导体管芯300对准开始，例如，通过对介电层224或介电层314中的一个或多个施加表面处理。表面处理可以包括等离子体处理。可以在真空环境中执行等离子体处理。在等离子体处理之后，表面处理可以还包括可以施加至介电层224或介电层314中的一个或多个的清洁工艺(例如，用去离子水冲洗等)。然后可以进行混合接合工艺以将接合焊盘322A与接合焊盘222(或贯通孔218)对准。当半导体管芯200和300对准时，接合焊盘322A可以与对应的贯通孔218重叠。接下来，混合接合包括预接合步骤，在预接合步骤期间使每个半导体管芯200与对应的半导体管芯300接触。可以在室温(例如，在约21℃和约25℃之间)下执行预接合。混合接合工艺继续执行退火，例如，在约150℃和约400℃之间的温度下进行约0.5小时和约3小时之间的持续时间，使得接合焊盘322A中的金属(例如，铜)和接合焊盘222的金属(例如铜)彼此相互扩散，并且因此形成直接的金属-至-金属接合。尽管仅将单个半导体管芯300示出为接合至半导体管芯200，但其他实施例可以包括接合至半导体管芯200的多个半导体管芯300。在这样的实施例中，多个半导体管芯300可以为堆叠配置(例如，具有多个堆叠的接合的管芯300)和/或并排配置。

半导体管芯300可以具有比半导体管芯200更小的表面积。半导体管芯200横向延伸超过半导体管芯300，并且在接合半导体管芯200和300之后，暴露介电层224的部分。通过使介电层224的部分处于暴露状态，散热部件(例如，金属热基底404和金属热通孔406，参见图8A至图8C)可以形成至介电层224以与管芯200的热点(例如，组件204)重叠。

下面描述了形成散热部件的实例。从图4开始，可以在介电层224的暴露表面、半导体管芯300的侧壁和半导体管芯300的背侧上沉积晶种层402。在一些实施例中，晶种层402为金属层，该金属层可以为单层或为包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层402包括导电基层和位于基层上方的铜层。导电基层可以包括钛、一氮化钛、钽、一氮化钽等。可以使用例如CVD、PVD等来形成晶种层402。

在图5A和图5B中，使用第一光刻和镀工艺在晶种层402上形成金属热基底404。具体地，为了形成金属热基底404，在晶种层402上形成并图案化光刻胶(未示出)。可以通过旋涂等来形成光刻胶并且可以将光刻胶暴露至光来进行图案化。光刻胶的图案对应于金属热基底404。图案化形成穿过光刻胶的一个或多个的开口来暴露晶种层402。在光刻胶的开口中和晶种层402的暴露部分上形成金属热基底404。可以通过诸如电镀或化学镀等的镀来形成金属热基底404。金属热基底404可以由金属制成，比如铜、钛、钨、铝等。通过由金属形成金属热基底404，由于金属相对高的热导率，可以改进封装件400中的散热。在一些实施例中，金属热基底404可以具有400W/mK的最小热导率以在实施例封装件中提供足够的散热。然后，通过可接受的灰化或剥离工艺来去除光刻胶，例如使用氧等离子体等。金属热基底404可以与半导体管芯300和/或半导体管芯200中的任何器件电隔离。

在平面图中金属热基底404可以连续且完全围绕半导体管芯300(参见图5B以虚线示出了半导体管芯200的位置)。此外，热基底可以与半导体管芯200的热点(例如，组件204)重叠，以促进热量远离半导体管芯300耗散。金属热基底404的其他配置也是可能的。在一些实施例中，金属热基底404可以具有在约5μm至约180μm范围内的高度H1。此外，金属热基底404可以与半导体管芯300横向间隔开距离D1，并且还可以与半导体管芯200的边界横向间隔开距离D2。距离D1和D2可以各自在10μm至约200μm的范围内，并且距离D1可以等于或可以不等于距离D2。在其他实施例中，金属热基底404的其他尺寸/间距也是可能的。

在图6中，继续使用第二光刻和镀工艺在金属热基底404上形成金属热通孔406来在封装件400中形成散热部件。为了形成金属热通孔406，在金属热基底404上形成并图案化光刻胶(未示出)。可以通过旋涂等来形成光刻胶并且可以将光刻胶暴露至光来进行图案化。光刻胶的图案对应于金属热通孔406。图案化形成穿过光刻胶的一个或多个开口来暴露金属热基底404。在光刻胶的开口中和金属热基底404的暴露部分上形成金属热通孔406。可以通过诸如电镀或化学镀等的镀来形成金属热通孔406。金属热通孔406可以由金属制成，比如铜、钛、钨、铝等。通过由金属形成金属热通孔406，由于金属相对高的热导率，可以改进封装件400中的散热。在一些实施例中，金属热通孔406可以具有400W/mK的最小热导率以在实施例封装件中提供足够的散热。金属热通孔406可以具有或可以不具有与金属热基底404相同的材料成分。每个金属热通孔406可以具有在约5μm至约50μm范围内的截面宽度W1。在其他实施例中，其他尺寸是可能的。然后，通过可接受的灰化或剥离工艺来去除光刻胶，例如使用氧等离子体等。如图6所示，不需要在金属热基底404上方沉积单独的晶种层来形成金属热通孔406。也就是说，镀工艺可以以利用金属热基底404的方式来形成金属热通孔406，在形成金属热通孔406中，不需要单独的晶种层，这降低了制造成本。

在图7中，去除了晶种层402的多余部分。具体地，可以去除未由金属热基底404覆盖的晶种层402的部分，诸如晶种层402的位于半导体管芯300的背侧、半导体管芯300的侧壁以及未由基底404覆盖的半导体管芯200的部分上的部分。可以通过任何合适的干蚀刻工艺和/或湿蚀刻工艺来去除晶种层402。结果，在封装件400中形成了包括晶种层402的剩余部分、金属热基底404和金属热通孔406的散热部件。散热部件可以与管芯200和300电隔离。例如，介电层224可以覆盖散热部件的整个底表面。

在图8A至图8C中，在半导体管芯200上方、半导体管芯300周围以及金属热基底404/金属热通孔406周围形成绝缘材料408。在一些实施例中，绝缘材料408为模塑料(例如环氧树脂、树脂、模制聚合物等)，使用例如可以具有边界的模具(未示出)或者使用在施加绝缘材料408时用于保持绝缘材料408的其它部件来成形或模制模塑料。这种模具可以用于在半导体管芯300周围加压模制绝缘材料408，以迫使绝缘材料408进入开口和凹槽，从而消除绝缘材料408中的气穴等。

在一些实施例中，绝缘材料408为沉积在半导体管芯200上方的电介质，该电介质包括(例如，氧化物、氮化物、氧氮化物等)、聚合物材料(例如，聚酰亚胺等)、旋涂玻璃(SOG)等。在这样的实施例中，可以通过PVD、CVD或其他工艺来形成绝缘材料408。还如图8A所示，可以通过例如研磨、化学机械抛光(CMP)工艺等来平坦化绝缘材料408。在平坦化之后，绝缘材料408、半导体管芯300和金属热通孔406的顶表面是基本齐平的。

封装件400中的散热部件(例如，金属热基底404和金属热通孔406)通过绝缘材料408从半导体管芯200的表面提供散热。由于在金属热基底404和金属热通孔406中使用高导热率材料(例如，金属)，各个实施例可以实现远离半导体管芯200中的热点(例如，组件204)改进的散热。此外，形成金属热基底404和金属热通孔406的两步光刻和镀工艺允许它们基于封装件400的期望配置和半导体管芯300的形状/尺寸可调整，同时仍然提供出色的散热。例如，可以基于半导体管芯300的尺寸和/或形状来调整金属热基底404的尺寸，而无需对制造工艺进行显著调整。作为另一实例，金属热通孔406可以基于封装件400的期望配置在俯视图中具有特定形状。例如，每个金属热通孔406在俯视图中可以具有圆形形状，如图8B所示，或者每个金属热通孔406可以在俯视图中具有矩形/正方形形状，如图8C所示。其他形状的金属热通孔406也是可能的。在一些实施例中，两步光刻和镀工艺允许形成更大的热基底404用以改进覆盖和散热，同时具有更小的金属热通孔406来降低密封剂408中的金属总体积。因为降低了密封剂408中金属的总体积，所以降低了半导体管芯300/密封剂408的热膨胀系数(例如，保持与下面的半导体管芯200大约相同的水平)，从而降低了完成的封装件中的机械应力。

可以将进一步的处理步骤施加至封装件400。例如，可以施加一种或多种切单工艺来将半导体管芯200与其晶圆中的其他半导体管芯分隔开。切单工艺可以包括锯切、切割等。例如，切单工艺可以包括锯切密封剂408、介电层224、衬底202、互连结构206和介电层214。此外，可以通过热界面材料(TIM)将散热盖和/或散热器附接至半导体管芯300的背侧、密封剂408和金属热通孔406用于额外的散热。

散热部件可以适应各种不同的配置。例如，虽然封装件400包括具有一致形状、尺寸和/或间距的金属热通孔406，但其他配置也是可能的。图9A至图9C示出了根据一些实施例的封装件500。封装件500可以类似于封装件400，其中相似的参考标号表示由相似工艺形成的相似元件。图9A示出了封装件500的俯视图；图9B示出了沿图9A的线9B-9B的截面；并且图9C示出了沿图9A的线9C-9C的截面。如图9A至图9C所示，金属热通孔406可以具有不同的尺寸和/或形状。特定的金属热通孔406可以比金属热通孔406中的其他金属热通孔占据更大的表面积/具有更大的宽度。此外，单个封装件可以包括在形状上为圆的(例如圆形)、矩形、正方形和L形的组合的金属热通孔406。此外，封装件500中相邻的热通孔之间的间距也可以改变。可以基于封装件500的期望配置来调整每个金属热通孔406的尺寸、形状和/或间距。例如，金属热通孔406可以与热点重叠，并且每个金属热通孔406的尺寸和/或形状可以对应于对应的热点的尺寸和/或形状。以这种方式，可以调整制造工艺来形成具有不同散热配置的多种不同封装件。需要大幅调整制造工艺来实现不同的封装件配置。

图10、图11A和图11B示出了根据一些实施例的制造半导体封装件600的各个阶段的截面图。封装件600可以类似于封装件400，其中相似的参考标号表示由相似工艺形成的相似元件。图10示出了在管芯300和200如以上关于图3所描述的那样直接接合在一起之后的进一步处理之后的截面图。

在图10中，执行回蚀刻工艺602以使介电层224的暴露表面凹进，例如未由半导体管芯300覆盖的介电层224的表面。回蚀刻工艺602可以是干蚀刻工艺(例如，等离子体蚀刻)、湿蚀刻工艺(例如，使用稀释的氟化氢(dHF))等。回蚀刻工艺602可以是各向异性的。在一些实施例中，回蚀刻工艺602可以利用可选的光刻掩模来在蚀刻期间覆盖半导体管芯300。蚀刻引起介电层224的暴露部分比由半导体管芯300覆盖的介电层224的部分更薄。

图11A和图11B示出了在执行额外的处理来在蚀刻的介电层224上形成包括金属热基底404和金属热通孔406的散热部件之后的封装件600。图11B示出了图11A的区域604的详细截面图。可以使用与以上在图4至图7中描述的类似工艺步骤和材料来执行形成金属热基底404和金属热通孔406。具体地，可以使用两个光刻和镀工艺来在晶种层402上依次镀金属热基底404和金属热通孔406。然后可以去除晶种层402的多余部分，从而产生包括晶种层402的剩余部分、金属热基底404和金属热通孔406的散热部件。

由于以上描述的介电层224的减薄，散热部件可以与半导体管芯200(例如，组件204)的热点间隔得更近。例如，散热部件(具体地，基底404和晶种层402)可以延伸低于管芯300。介电层224具有相对较差的导热率，以此方式，可以通过去除介电层224的部分来进一步改进封装件600中的散热，并且允许将散热部件更靠近管芯200中的热点放置。在所生成的结构中，如图11B的详细视图所示，介电层224在散热部件下方可以具有厚度T1。厚度T1可以在约0.1μm至约3μm或0.5μm至约1μm的范围内，用于改进封装件600中的散热。尽管图11A和图11B示出了金属热通孔406具有特定配置，但应当理解，金属热通孔406可以具有任何形状和/或尺寸(例如，如以上关于图8B、图8C、图9A、图9B和图9C所讨论的)。在封装件600，金属热通孔406可以具有或可以不具有一致的形状和/或尺寸。在形成金属热通孔406之后，如以上关于图8A至图8C所描述的，可以在半导体管芯300、金属热基底404和金属热通孔406周围形成绝缘材料408。

根据一些实施例，可以将半导体器件接合在一起以提供3D集成芯片(3DIC)封装件，例如集成芯片上系统(SoIC)封装件。底部半导体器件可以横向延伸超过顶部半导体器件的边缘。在一些实施例中，可以通过位于底部半导体器件的表面上并且与顶部半导体器件相邻的金属散热结构将热量远离底部半导体器件耗散。可以通过形成热基底和位于热基底上的多个金属柱的两个单独的光刻和电镀工艺来形成金属散热结构。基于封装器件和/或器件的热管理要求，金属散热结构可以调整为特定配置。可以通过提供根据各个实施例的散热结构来实现优势。优势包括散热效率高、通过将散热部件与器件热点重叠来进行有针对性的热点管理、易于与SoIC工艺集成、用两个光刻工艺进行出色的热点面积定位、易于制造和适应不同的封装件配置(例如，不同的封装组件形状和/或尺寸)。

根据一些实施例，器件封装件包括在界面处直接接合至第二管芯的第一管芯，其中，该界面包括金属-至-金属接合和位于第一管芯上方的散热部件，该散热部件包括：位于第一管芯上方并且围绕第二管芯的热基底，其中，热基底由金属制成；以及位于热基底上的多个热通孔。器件封装件还包括位于第一管芯上方并且围绕第二管芯、围绕热基底并且围绕多个热通孔的密封剂。可选地，在一些实施例中，多个热通孔由金属制成。可选地，在一些实施例中，界面包括由第一管芯的第一介电层接触第二管芯的第二介电层形成的氧化物-至-氧化物接合，并且散热部件直接设置在第一管芯的第一介电层上。可选地，在一些实施例中，第一介电层在散热部件正下方具有第一厚度，其中，第一介电层在第二管芯正下方具有第二厚度，并且其中，第一厚度小于第二厚度。可选地，在一些实施例中，第一厚度在0.1μm至3μm的范围内。可选地，在一些实施例中，多个热通孔中的第一热通孔在俯视图中具有比多个热通孔中的第二热通孔更大的面积。可选地，在一些实施例中，多个热通孔中的第一热通孔在俯视图中具有与多个热通孔中的第二热通孔不同的形状。可选地，在一些实施例中，多个热通孔中的每个具有一致的尺寸。可选地，在一些实施例中，多个热通孔中的每个具有一致的形状。可选地，在一些实施例中，散热部件与第一管芯的电路重叠，并且其中该电路为串行器/解串器或输入/输出电路。

根据一些实施例，封装件包括位于第二管芯上方并接合至第二管芯的第一管芯，其中，第一管芯的背侧接合至第二管芯的前侧，并且其中，第一管芯的第一介电层直接接合至第二管芯的第二介电层。封装件还包括位于第二介电层上的晶种层；位于晶种层上的金属热基底；以及位于金属热基底上的多个金属热通孔；以及密封第一管芯、晶种层、金属热基底和多个金属热通孔的密封剂。可选地，在一些实施例中，金属热基底围绕第二管芯。可选地，在一些实施例中，金属热基底与第一管芯和第二管芯电隔离。可选地，在一些实施例中，金属热基底延伸至低于第一管芯。

根据一些实施例，一种方法包括将第一管芯接合至第二管芯，其中，将第一管芯接合至第二管芯包括将第一管芯的第一介电层直接接合至第二管芯的第二介电层；在第一介电层上方沉积晶种层；使用第一光刻和镀工艺在晶种层上镀热基底；使用第二光刻和镀工艺在热基底上镀多个热通孔；去除晶种层的多余部分；以及将第二管芯、热基底和多个热通孔密封在密封剂中。可选地，在一些实施例中，将第一管芯接合至第二管芯还包括将第一管芯的第一接合焊盘直接接合至第二管芯的第二接合焊盘。可选地，在一些实施例中，该方法还包括在沉积晶种层之前并且在将第一管芯接合之第二管芯之后，使第一介电层的暴露表面凹进。可选地，在一些实施例中，在使第一介电层的暴露表面凹进后，第一介电层具有在0.1μm至3μm范围内的厚度。可选地，在一些实施例中，沉积晶种层包括在第二管芯的侧壁上方并且沿第二管芯的侧壁沉积晶种层。可选地，在一些实施例中，在热基底和多个热通孔之间没有沉积晶种层。

前面概述了落干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种器件封装件，包括：

第一管芯，在界面处直接接合至第二管芯，其中，所述界面包括金属-至-金属接合；

散热部件，位于所述第一管芯上方，所述散热部件包括：

热基底，位于所述第一管芯上方并且围绕所述第二管芯，其中，所述热基底由金属制成；以及

多个热通孔，位于所述热基底上；以及

密封剂，位于所述第一管芯上方并且围绕所述第二管芯、围绕所述热基底并且围绕所述多个热通孔。

2.根据权利要求1所述的器件封装件，其中，所述多个热通孔由金属制成。

3.根据权利要求1所述的器件封装件，其中，所述界面包括由所述第一管芯的第一介电层接触所述第二管芯的第二介电层形成的氧化物-至-氧化物接合，并且其中，所述散热部件直接设置在所述第一管芯的所述第一介电层上。

4.根据权利要求3所述的器件封装件，其中，所述第一介电层在所述散热部件正下方具有第一厚度，其中，所述第一介电层在所述第二管芯的正下方具有第二厚度，并且其中，所述第一厚度小于所述第二厚度。

5.根据权利要求4所述的器件封装件，其中，所述第一厚度在0.1μm至3μm的范围内。

6.根据权利要求1所述的器件封装件，其中，所述多个热通孔中的第一热通孔在俯视图中具有比所述多个热通孔中的第二热通孔更大的面积。

7.根据权利要求1所述的器件封装件，其中，所述多个热通孔中的第一热通孔在俯视图中具有与所述多个热通孔中的第二热通孔不同的形状。

8.根据权利要求1所述的器件封装件，其中，所述多个热通孔中的每个具有一致的尺寸。

9.一种封装件，包括：

第一管芯，位于第二管芯上方并且接合至所述第二管芯，其中，所述第一管芯的背侧接合至所述第二管芯的前侧，并且其中，所述第一管芯的第一介电层直接接合至所述第二管芯的第二介电层；

晶种层，位于所述第二介电层上；

金属热基底，位于所述晶种层上；

多个金属热通孔，位于所述金属热基底上；以及

密封剂，密封所述第一管芯、所述晶种层、所述金属热基底和所述多个金属热通孔。

10.一种形成封装件的方法，包括：

将第一管芯接合至第二管芯，其中，将所述第一管芯接合至所述第二管芯包括将所述第一管芯的第一介电层直接接合至所述第二管芯的第二介电层；

在所述第一介电层上方沉积晶种层；

使用第一光刻和镀工艺在所述晶种层上镀热基底；

使用第二光刻和镀工艺在所述热基底上镀多个热通孔；

去除所述晶种层的多余部分；以及

将所述第二管芯、所述热基底和所述多个热通孔密封在密封剂中。

Images