CN116132379A - 一种基于TSN和FlexE的网络与资源分配系统 - Google Patents

Abstract

本发明涉及以太网传输计数领域，具体涉及一种基于TSN和FlexE的网络与资源分配系统；该系统还包括QAV模块、64/66B编解码模块、GMII/XGMII全速率转换模块、GMII/XGMII全功能转换模块、空闲插入与删除模块和控制模块；该系统将TSN技术和FlexE技术分别应用到网络终端和网络节点中，以此来最大限度地提升以太网技术在实时性数据传输和重构网络底层宽带方面的承载能力；该系统应用Calendar机制和FlexE时隙交叉机制；本方案设计了在TSN网络中基于支持帧抢占的MAC IP核，通过帧抢占技术保证高优先级数据的低延迟传输；采用TSN与FlexE相结合的方式来解决以太网技术在实时性数据传输和带宽的灵活分配方面的问题。

Description

一种基于TSN和FlexE的网络与资源分配系统

技术领域

本发明涉及以太网传输计数领域，具体涉及一种基于TSN和FlexE的网络与资源分配系统。

背景技术

时间敏感网络(TSN)时由IEEE802.1工作组提出，目的是为以太网建立一套时间敏感机制，时间敏感网络计数标准由多个协议构成，这些协议主要包括时钟同步协议、带宽预留协议、时间敏感流转发与排队协议、门控制机制协议、帧抢占协议、循环列队转发协议等等。利用这些协议，TSN能够降低数据在以太网上传输时的抖动、时延、以及数据丢包率，保证数据传输的可靠性和实时性。

灵活以太网技术(FlexE)是在标准以太网技术的基础上，为满足高速传送、带宽灵活配置等需求而发展的技术。标准以太网技术在接口层遵循IEEE802.3定义的MAC/PHY层标准，灵活以太网技术在标准以太网接口的MAC子层和PCS层之间引入了一个FlexE Shim层。通过该FlexE Shim层，FlexE能够实现MAC层与PHY层的解耦合，使得MAC实体与PHY的数量从单一1：1关系变为m：n关系，进而大大扩展了以太网接入设备的能力。此外，FlexE还能利用其时隙交叉机制降低数据传输的抖动和延时。

然而，标准以太网技术虽几经发展，但到目前为止，仍旧不能说可以充分保证实时性数据的传输，并且也不能对网络底层的带宽资源进行灵活分配，这一问题已经制约了以太网技术在新领域的应用，尤其是在智能座舱和自动驾驶方向，需要极低的时延来确保安全。

发明内容

针对现有技术中存在的不足，本发明目的是提供一种能够解决以太网技术在实时性数据传输和带宽的灵活分配方面问题的一种基于TSN和FlexE的网络与资源分配系统。

为解决上述技术问题，本发明提供的技术方案是：所述的基于TSN和FlexE的网络与资源分配系统，该系统将TSN技术和FlexE技术分别应用到网络终端和网络节点中，以此来最大限度地提升以太网技术在实时性数据传输和重构网络底层宽带方面的承载能力。

在现实带宽的灵活分配方面，FlexE能够将底层的带宽灵活地分配给不同的用户，因此，将FlexE技术加入到各个网络节点中能够让整个以太网拥有灵活的带宽分配以及物理层业务隔离等功能。由于网络终端对底层带宽没有灵活切换的需求，所以网络终端不需要进行相关的优化。在增强数据的实时性传输方面，TSN技术基于以太网二层的分组转发机制对业务流进行电镀转发，从而干扰保证实时性业务的传输。

该系统应用Calendar机制和FlexE时隙交叉机制；

所述Calendar机制用于实现多个不同速率FlexE Client数据流在FlexE Group中的映射、承载以及宽带分配。Calendar可以将FlexE Group中的每个100G PHY划分为20个时隙，每个PHY所对应的一组slot被称为一个Sub_calendar，每个slot所对应的带宽为5Gbps。对于由n个100G PHY组成的FlexE Group，其Calendar的逻辑长度为20*n，Calendar根据每一个的带宽需求将20*n个slot分配给各个FlexE Clinet，当FlexE Clinet的速率为10G时，Calendar为其分配两个slot，当FlexE Client的速率为25G时，Calendar为其分配5个slot。按照OIF FlexE协议标准，每个FlexE Client的带宽可以设置为10/40或m*25Gbps。

所述FlexE时隙交叉机制用于实现FlexE的低延迟低抖动数据传输，传统以太网以分组转发的方式对接收到的数据流进行转发处理，分组转发发生在网络的L2和L3层，数据流在网络节点要经过成帧、组包、查表、缓存等处理过程才能被转发出去，整个转发过程的传输时延和抖动都比较大。FlexE时隙交叉以FlexE接口技术为基础，直接在网络的L1层以时隙交叉的方式对数据进行转发，省去了数据流在网络节点的成帧、组包、查表、缓存等处理过程，可以实现数据流的低延时低抖动转发。

在整个网络层次化的业务转发架构体系中，FlexE时隙交叉时属于L1层的一种转发技术，FlexE在L1层根据不同的时隙交叉配置信息对数据流进行交叉转发，整个时隙交叉过程不感知具体承载的报文，也不对报文进行缓存和查表，业务时隙块完全基于固定路径和固定速率进行处理，整个时隙交叉过程的处理时延可达到微秒级别，并且在时延抖动上可以做到几乎无抖动。

该系统还包括QAV模块、64/66B编解码模块、GMII/XGMII全速率转换模块、GMII/XGMII全功能转换模块、空闲插入与删除模块和控制模块；

所述QAV模块，该模块用于避免普通异步业务流与时间敏感类业务流再网络中竞争带宽资源，为时间敏感类业务的传输提供QoS保证；

所述64B/66B编解码模块，该模块用于将数据块与控制块转换为66B格式码；

所述GMII/XGMII全速率转换模块，该模块用于实现GMII接口与XGMII接口之间的同等速率转换；

所述GMII/XGMII全功能转换模块，该模块耗费底层多余带宽实现GMII接口在XGMII3接口上的全功能传输；

所述空闲插入与删除模块，该模块用于实现FlexE Clinet与FlexE Calendar之间的速率匹配；

所述控制模块，该模块用于获取和传递控制信息。

在上述技术方案中，分别利用了TSN和FlexE技术，既能让整个以太网拥有灵活的带宽分配能力，也能够在整个传输链路上大幅降低数据传输的时延，同时也能补齐端到端传输链路中最后一块延时短板，使得整个端到端传输链路拥有最小的传输时延，充分保证实时性业务在端到端链路上的传输。

进一步地，所述QAV模块包括Frame Sort单元、Class队列缓存单元以及CBS调度单元；

所述Frame Sort单元对进入到所述QAV模块的数据帧进行分类处理，并根据所述数据帧内源地址后的2byte字段来将所述数据帧分为普通异步数据帧或802.1Q数据帧，若该字段的值为0x8100，则所述数据帧为802.1Q数据帧，若该字段的值不是0x8100，则所述数据帧为普通异步数据帧；

所述Class队列缓存单元用于缓存所述数据帧并生成Class缓存队列，当所述Class队列缓存模块中的所述Class缓存队列数量改变时，所述Frame Sort单元中的优先级重映射操作也需要进行调整；

所述CBS调度单元用于按照预设的调度算法从多个所述Class缓存队列中选择合适的数据帧进行传输，每一个所述Class缓存队列在CBS模块中都对应一种调度算法，在所述QAV模块中Class n～Class 0缓存队列用于缓存不同等级的时间敏感类数据帧，ClassBE队列用于缓存普通异步数据帧；

所述CBS调度单元包括Param Config元件、Ctl Credit元件、Trans Select元件和Trans Control元件；

所述Param Config元件用于为所述Ctl Credit元件提供所述Class缓存队列在更新信用值时所用到的相关参数，分别包括信用值增加率、信用值减小速率、信用值上届以及信用值下界，这四类信息在Param Config元件内以静态配置的方式给出；

所述Ctl Credit元件用于对所述Class缓存队列的信用值进行实时更新，并将更新后的信用值传递给所述Trans Select元件，所述Class缓存队列的信用值大小由信用值更新相关参数、队列的状态信息(是否为空)以及当前正在传输的队列信息共同决定，所述信用值更新相关参数由所述Param Config元件提供，队列的状态信息(是否为空)由所述Class队列缓存单元提供，当前正在传输的队列信息由所述Trans Control元件提供；

所述Trans Select单元用于根据队列的状态信息和队列的信用值从多个所述Class缓存队列中选择出当前最符合传输条件的队列，并将该队列的信息传送给所述TransControl元件；

所述Trans Control元件用于根据Trans Select元件传送的队列信息从对应的缓存队列中读取所述数据帧并传输到输出端口，当Trans Select元件将最符合传输条件的队列信息传送给Trans Control元件时，Trans Control元件并不能立刻去对应的队列中取数据帧，只有在每次帧传输结束时，才能进行该操作。

进一步地，所述64B/66B编解码模块包括64B/66B编码单元和64B/66B解码单元；

所述64B/66B编码单元用于将数据块与控制块转换为66B格式码，该单元首先根据xgmii_in_txc信号来确定当下的xgmii_in_txd为数据块或控制块，若xgmii_in_txc的值为0xff，则表明当下xgmii_in_txd信号上的64bit数据为数据块，此时所述64B/66B编码单元将“01”同步头和xgmii_in_txd上的数据拼接起来构成66B码块，并将所述码块输出到66b_out_txd端口上；若xgmii_in_txc的值不为0xff，则表明当下xgmii_in_txd信号上的64bit数据为控制块，由于只依靠xgmii_in_txc并不能完成对控制块的编码，因此，所述64B/66B编码单元通过xgmii_in_txd上的控制字符以及64B/66B编码格式标准来确定该66B码块内所有字段的值；若出现既不符合数据块格式也不符合控制块格式的数据，则所述64B/66B编码单元将该数据编译为错误码块；

所述64B/66B解码单元用于将66B码块转换为数据块或控制块，该单元首先根据66b_in_rxd信号上的同步头字段来确定当下66b_in_rxd码块为66B数据块或66B控制块，若66b_in_rxd信号的同步头为“01”，则表明当下66b_in_rxd码块为66B数据块，此时所述64B/66B解码单元将66b_in_rxd的2～65位数据赋值给xgmii_out_rxd接口，并将xgmii_out_rxc置为0xff，若66b_in_rxd信号的同步头位“10”，则表明当下66b_in_rxd码块为66B控制块，若解码过程中出现既不符合66B数据块格式也不符合66B控制块格式的码块，所述64B/66B解码单元将该码块解码为错误数据。

进一步地，所述GMII/XGMII全速率转换模块用于转换2.5G以太网MAC层的GMII接口，2.5G以太网MAC层的GMII接口与千兆以太网MAC层的GMII接口一样，唯一不同的是时钟频率。千兆以太网GMII接口的时钟频率为125MHz，而2.5G以太网GMII接口的时钟频率为312.5MHz。

该模块包括gmii_to_xgmii全速率转换单元和xgmii_to_gmii全速率转换单元；

所述gmii_to_xgmii全速率转换单元用于将GMII接口转换为XGMII接口，该单元对参与转换的gmii_txd和gmii_tx_en信号分别进行8B/64B和1B/8B的位宽转换操作，速率的匹配由tx_fifo实现，tx_fifo是一个异步的FIFO，gmii_to_xgmii单元负责将转换好的数据存储到tx_fifo中，64B/66B编码单元负责从tx_fifo中读取数据。

所述xgmii_to_gmii全速率转换单元用于将接收到的XGMII数据转换为GMII数据，该单元采用主动补偿帧间隙的方式来保障转换后的数据帧帧间隙不小于96bit。主动补偿帧间隙过程分为两步，第一步是利用rx_fifo删除64B/66B解码单元输出数据流上的所有空闲控制单元，第二步是从rx_fifo中读取XGMII数据时，找到帧间隙应该插入的位置进行帧间隙补偿操作。

进一步地，所述GMII/XGMII全功能转换模块用于转换千兆以太网的GMII接口。该模块以耗费底层多余带宽为代价实现GMII接口在XGMII3接口上的全功能传输，GMII接口在经过GMII/XGMII全功能转换模块后不会由功能方面的损失。

该模块包括gmii_to_xgmii_ff单元和xgmii_to_gmii_ff单元；

所述gmii_to_xgmii_ff单元用于将GMII接口的信号按照全功能接口转换机制转换为XGMII接口的形式，全功能接口转换机制的核心是将gmii_tx_en和gmii_tx_er信号也当作GMII接口上的有效数据来处理。GMII接口参与转换的每一拍数据将会由原来的8位变成现在的10位。

所述gmii_to_xgmii_ff单元和所述64B/66B编解码模块之间的速率匹配由异步tx_fifo实现，所述gmii_to_xgmii_ff模块向tx_fifo_ff内写入数据，所述64B/66B编解码模块从tx_fifo_ff内读取数据，当tx_fifo_ff被读空时，所述64B/66B编解码模块停止从tx_fifi_ff内读取数据，转而去读取空闲的控制块；

所述xgmii_to_gmii_ff单元用于将XGMII接口上的数据转换为GMII接口的形式。

在发送端，千兆以太网数据流在经过全功能转换和速率匹配操作后，速率提升到了1.5G。在接收端，1.5G数据流经过64B/66B解码后，整个数据流上只包含两种数据块格式，即数据块和空闲控制块。空闲控制块并不包含GMII接口的信息，在进行接口转换前需要删除。在GMII/XGMII全功能转换模块中，空闲控制块的删除由rx_fifo_ff来实现，64B/66B解码模块在向rx_fifo_ff写入数据时，主动删除所有的空闲控制块，这样以来xgmii_to_gmii_ff模块从rx_fifo_ff中读取的数据只是包含数据块。xgmii_to_gmii_ff模块在读取到XGMII格式的数据块后，只需要进行相应的位移操作就能实现XGMII接口与GMII接口的转换。

进一步地，所述空闲插入与删除模块包括空闲删除单元和空闲插入单元；

所述空闲删除单元用于利用异步FIFO来删除66B数据流中的空闲块和帧结束块。在FlexE的Sub_calendar上，开销块每隔20460个承载块插入一次，所以66B数据流也得在每个20461个块周期内删除一次空闲块或者帧结束块。

当66B数据流进入到所述空闲删除单元时，所述空闲删除单元对66B数据流的码块进行监测以及循环计数，计数周期为20461，当监测到66B数据流上的非删除块时，所述空闲删除单元将其写入到内部的FIFO中；当首次监测到66B数据流上的空闲块或帧结束块时，所述空闲删除单元抛弃该数据块，并将已删除标记delete_flag置为1，当再次检测到66B数据流上的空闲块或帧结束块时，所述空闲删除单元检查delete_flag标记，若该标记为1，则表示已执行过删除操作，此时所述空闲删除单元将该空闲块或帧结束块直接写入到FIFO内；若该标记为0，则表示还未执行过删除操作，所述空闲删除单元抛弃该数据块。空闲删除模块会在执行删除操作时将delete_flag标记置1，在循环计数器等于20461时将delete_flag标记置0。通过以上步骤，空闲删除模块就能完成对66B数据流的降速处理。

所述空闲插入单元用于对接收到的66B数据流进行空闲补偿，对于进入到所述空闲插入单元的66B数据流，所述空闲插入单元对66B数据流上的数据块进行实时监测以及循环计数，循环计数的周期为20461，当监测到帧间隙时，所述空闲插入单元对所述帧间隙的大小进行判断，若此时的帧间隙小于96bit，所述空闲插入单元会立刻对所述帧间隙进行补偿，并将当前周期帧补偿标记为inserted_flag置为1，若此时的帧间隙不小于96bit，所述空闲插入单元查看前一个周期帧补偿标记front_inserted_flag，若前一个周期帧补偿标记front_inserted_flag＝1，则此时所述空闲插入单元不会对该帧间隙进行补偿，若前一个周期帧补偿标记front_inserted_flag＝0，则所述空闲插入单元会立刻对该帧间隙进行补偿，并将front_inserted_flag置为1，在当下周期结束时，所述空闲插入单元将inserted_flag的值赋给front_inserted_flag，并将inserted_flag置为0。

进一步地，所述控制模块包括控制信息接收单元和控制信息发送单元；

所述控制信息接收单元用于从开销帧中获取控制信息来对系统的运行做调整，该单元从FlexE开销帧中获取的控制信息包括FlexE Group编号、FlexE Instance编号、FlexEMAP以及FlexE Slot，每一个控制信息在所述控制信息接收单元内都对应一个寄存器，所述控制信息接收单元从开销帧中获取到控制信息后，对应的控制信息寄存器进行更新，然后将寄存器的值输出给FelxE Calendar。在所有的控制信息中，FlexE Slot映射信息最为重要，因为该信息包含了FlexE Slot与FlexE Client之间的映射关系，如果FlexE Slot映射信息出现异常，那么整个系统上的所有用户有可能都无法进行正确的数据传输。

所述控制信息发送单元用于创建开销复帧，该单元在接收到所要传输的控制信息后会首先将控制信息存储到相应的信息寄存器上，随后构造每一个开销块，完成对整个开销复帧的构造。

与现有技术相比，本方案所具备的显著优点有：

本方案设计了在TSN网络中基于支持帧抢占的MAC IP核，通过帧抢占技术保证高优先级数据的低延迟传输；采用TSN与FlexE相结合的方式来解决以太网技术在实时性数据传输和带宽的灵活分配方面的问题。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1为本发明所述的系统中TSN和FlexE技术应用原理图；

图2为本发明所述的系统在实施例中切分后的数据传输原理示意图；

图3为本发明所述的系统中FlexE时隙交叉过程图；

图4为本发明所述的系统的模块结构示意图；

图5为本发明所述的系统中QAV模块结构示意图；

图6为本发明所述的系统中CBS调度单元示意图；

图7为本发明所述的系统中GMII/XGMII全速率转换模块结构示意图；

图8为本发明所述的系统中gmii_to_xgmii全速转换流程示意图；

图9为本发明所述的系统中GMII/XGMII全功能转换模块结构示意图；

图10为本发明所述的系统中空闲插入与删除模块结构示意图；

图11为本发明所述的系统中空闲删除流程示意图；

图12为本发明所述的系统中空闲插入流程示意图；

图13为本发明所述的系统中控制模块结构示意图。

具体实施方式

以下结合附图对本发明的优选实例进行说明，应当理解，此处所描述的优选实例仅用于说明和解释本发明，并不用于限定本发明。

如图1所示，本发明所述的基于TSN和FlexE的网络与资源分配系统，该系统将TSN技术和FlexE技术分别应用到网络终端和网络节点中，以此来最大限度地提升以太网技术在实时性数据传输和重构网络底层宽带方面的承载能力。

在现实带宽的灵活分配方面，FlexE能够将底层的带宽灵活地分配给不同的用户，因此，将FlexE技术加入到各个网络节点中能够让整个以太网拥有灵活的带宽分配以及物理层业务隔离等功能。由于网络终端对底层带宽没有灵活切换的需求，所以网络终端不需要进行相关的优化。在增强数据的实时性传输方面，TSN技术基于以太网二层的分组转发机制对业务流进行电镀转发，从而干扰保证实时性业务的传输。

TSN和FlexE既能让整个以太网拥有灵活的带宽分配能力，也能在整个传输链路上大幅降低数据传输的时延，同时也能补齐端到端传输链路中最后一块延时短板，使得整个端到端传输链路拥有最小的传输时延，充分保证实时性业务在端到端链路上的传输。本方案能够充分利用TSN和FlexE技术最大限度地提升现有以太网技术在实时性数据传输和灵活分配带宽方面的承载能力，拓展以太网技术在新领域的应用。

如图2所示，为了增强系统的可接入性，本实施例中将每一个10G GTY切分成20份，即FlexE Calendar上的每一个slot表示500M带宽。

该系统应用Calendar机制和FlexE时隙交叉机制。

Calendar机制用于实现多个不同速率FlexE Client数据流在FlexE Group中的映射、承载以及宽带分配。Calendar可以将FlexE Group中的每个100G PHY划分为20个时隙，每个PHY所对应的一组slot被称为一个Sub_calendar，每个slot所对应的带宽为5Gbps。对于由n个100G PHY组成的FlexE Group，其Calendar的逻辑长度为20*n，Calendar根据每一个的带宽需求将20*n个slot分配给各个FlexE Clinet，当FlexE Clinet的速率为10G时，Calendar为其分配两个slot，当FlexE Client的速率为25G时，Calendar为其分配5个slot。按照OIF FlexE协议标准，每个FlexE Client的带宽可以设置为10/40或m*25Gbps。

FlexE时隙交叉机制用于实现FlexE的低延迟低抖动数据传输，传统以太网以分组转发的方式对接收到的数据流进行转发处理，分组转发发生在网络的L2和L3层，数据流在网络节点要经过成帧、组包、查表、缓存等处理过程才能被转发出去，整个转发过程的传输时延和抖动都比较大。FlexE时隙交叉以FlexE接口技术为基础，直接在网络的L1层以时隙交叉的方式对数据进行转发，省去了数据流在网络节点的成帧、组包、查表、缓存等处理过程，可以实现数据流的低延时低抖动转发。

在整个网络层次化的业务转发架构体系中，FlexE时隙交叉时属于L1层的一种转发技术，FlexE在L1层根据不同的时隙交叉配置信息对数据流进行交叉转发，整个时隙交叉过程不感知具体承载的报文，也不对报文进行缓存和查表，业务时隙块完全基于固定路径和固定速率进行处理，整个时隙交叉过程的处理时延可达到微秒级别，并且在时延抖动上可以做到几乎无抖动。

FlexE时隙交叉的具体过程如图3所示。设备A、B、C是支持FlexE功能的三个终端设备，其中设备A和设备B由FlexE Group X连接，设备C和设备B由FlexE Group Y连接，两组FlexE Group下各有m个物理链路。利用FlexE GroupX/Y，设备A上的Client1和设备C上的Client2能够在不跨越FlexE Group的情况下直接与设备B上对应的Client进行数据传输。由于Client3的一端在设备A上，另一端在设备C上，并且设备A与设备C之间没有直连的链路，所以Client3必须借助时隙交叉技术来实现跨越FlexE Group的端到端数据传输。整个时隙交叉过程可以分为四步，以Client3的端到端传输为例，其时隙交叉发生在传输路径的中间节点上即设备B上，首先设备B上的Group X从m个PHY上接收Slot，并恢复长度为m×20的Calendar，其次，根据实现配置好的时隙映射表，从13、15、17、19号时隙内提取数据块，恢复Client3的业务流，然后通过设备B中的时隙交叉模块，将Client3的数据块插入到GroupY中的1、2、3、4号时隙内，最后通过FlexE Group Y将Client 3的数据流转发到设备C中，完成Client 3业务流的跨越传输。

如图4所示，该系统还包括QAV模块、64/66B编解码模块、GMII/XGMII全速率转换模块、GMII/XGMII全功能转换模块、空闲插入与删除模块和控制模块。

其中，QAV模块用于避免普通异步业务流与时间敏感类业务流再网络中竞争带宽资源，为时间敏感类业务的传输提供QoS保证，其模块设计如图5所示。

QAV模块包括Frame Sort单元、Class队列缓存单元以及CBS调度单元；

Frame Sort单元对进入到QAV模块的数据帧进行分类处理，并根据数据帧内源地址后的2byte字段来将数据帧分为普通异步数据帧或802.1Q数据帧，若该字段的值为0x8100，则数据帧为802.1Q数据帧，若该字段的值不是0x8100，则数据帧为普通异步数据帧；

Class队列缓存单元用于缓存数据帧并生成Class缓存队列，当Class队列缓存模块中的Class缓存队列数量改变时，Frame Sort单元中的优先级重映射操作也需要进行调整；在本实施例中，Class缓存队列的数量位9个，Class7～Class0用来缓存802.1Q数据帧，剩下以一个位Class BE队列，用来缓存普通异步数据帧。

CBS调度单元用于按照预设的调度算法从多个Class缓存队列中选择合适的数据帧进行传输，每一个Class缓存队列在CBS模块中都对应一种调度算法，在QAV模块中Class7～Class 0缓存队列用于缓存不同等级的时间敏感类数据帧，Class BE队列用于缓存普通异步数据帧。

如图6所示，CBS调度单元包括Param Config元件、Ctl Credit元件、Trans Select元件和Trans Control元件；

Param Config元件用于为Ctl Credit元件提供Class缓存队列在更新信用值时所用到的相关参数，分别包括信用值增加率、信用值减小速率、信用值上届以及信用值下界，这四类信息在Param Config元件内以静态配置的方式给出；

Ctl Credit元件用于对Class缓存队列的信用值进行实时更新，并将更新后的信用值传递给Trans Select元件，Class缓存队列的信用值大小由信用值更新相关参数、队列的状态信息(是否为空)以及当前正在传输的队列信息共同决定，信用值更新相关参数由Param Config元件提供，队列的状态信息(是否为空)由Class队列缓存单元提供，当前正在传输的队列信息由Trans Control元件提供；

Trans Select单元用于根据队列的状态信息和队列的信用值从多个Class缓存队列中选择出当前最符合传输条件的队列，并将该队列的信息传送给Trans Control元件；

Trans Control元件用于根据Trans Select元件传送的队列信息从对应的缓存队列中读取数据帧并传输到输出端口，当Trans Select元件将最符合传输条件的队列信息传送给Trans Control元件时，Trans Control元件并不能立刻去对应的队列中取数据帧，只有在每次帧传输结束时，才能进行该操作。

64B/66B编解码模块是灵活以太网中不可或缺的一部分，因为灵活以太网标准规定，所有接入到灵活以太网中的数据流都必须是66B码块的形式，因此，64B/66B编解码模块按照64B/66B编码标准来进行设计，64B/66B编码标准是万兆以太网PCS(Physical CodingSublayer，物理编码子层)的关键部分，但是万兆以太网的标准是XGMII接口却无法直接进行64B/66B编码操作，主要原因是64B/66B编码标准要求输入的数据位宽为64位、控制信号位宽为8位，而标准XGMII接口的数据位宽为32位、控制信号位宽为4位。因此，标准XGMII接口中的TXD[3:0]与TXC[3:0]在进行64B/66B编码前需要经过位宽转换以变为TXD[63:0]与TXC[7:0]的形式。

64B/66B编解码模块包括64B/66B编码单元和64B/66B解码单元，64B/66B编码单元用于将数据块与控制块转换为66B格式码，其接口信号如下表所示：

该64B/66B编码单元的编码过程是按照查表法来设计的，首先根据xgmii_in_txc信号来确定当下的xgmii_in_txd为数据块或控制块，若xgmii_in_txc的值为0xff，则表明当下xgmii_in_txd信号上的64bit数据为数据块，此时64B/66B编码单元将“01”同步头和xgmii_in_txd上的数据拼接起来构成66B码块，并将码块输出到66b_out_txd端口上；若xgmii_in_txc的值不为0xff，则表明当下xgmii_in_txd信号上的64bit数据为控制块，由于只依靠xgmii_in_txc并不能完成对控制块的编码，因此，64B/66B编码单元通过xgmii_in_txd上的控制字符以及64B/66B编码格式标准来确定该66B码块内所有字段的值；在64B/66B编码格式标准中，控制块和数据块的格式一共由16种，若出现既不符合数据块格式也不符合控制块格式的数据，则64B/66B编码单元将该数据编译为错误码块。

64B/66B解码单元用于将66B码块转换为数据块或控制块，其接口信号如下表所示：

该单元首先根据66b_in_rxd信号上的同步头字段来确定当下66b_in_rxd码块为66B数据块或66B控制块，若66b_in_rxd信号的同步头为“01”，则表明当下66b_in_rxd码块为66B数据块，此时64B/66B解码单元将66b_in_rxd的2～65位数据赋值给xgmii_out_rxd接口，并将xgmii_out_rxc置为0xff，若66b_in_rxd信号的同步头位“10”，则表明当下66b_in_rxd码块为66B控制块，若解码过程中出现既不符合66B数据块格式也不符合66B控制块格式的码块，64B/66B解码单元将该码块解码为错误数据。

GMII/XGMII全速率转换模块用于转换2.5G以太网MAC层的GMII接口，2.5G以太网MAC层的GMII接口与千兆以太网MAC层的GMII接口一样，唯一不同的是时钟频率。千兆以太网GMII接口的时钟频率为125MHz，而2.5G以太网GMII接口的时钟频率为312.5MHz。

如图7所示，该模块包括gmii_to_xgmii全速率转换单元和xgmii_to_gmii全速率转换单元，gmii_to_xgmii全速率转换单元用于将GMII接口转换为XGMII接口，其接口信号如下表所示：

按照全速率接口转换机制的标准，gmii_txd信号上的数据并不都参与转换，只有在使能信号gmii_tx_en＝1时，gmii_txd上的数据才进行接口转换。由于数据帧的长度并不一定都是4的整数倍，所以会有少部分帧间隙伴随数据帧一起进行接口转换。

该单元对参与转换的gmii_txd和gmii_tx_en信号分别进行8B/64B和1B/8B的位宽转换操作，转换流程如图8所示，，速率的匹配由tx_fifo实现，tx_fifo是一个异步的FIFO，gmii_to_xgmii单元负责将转换好的数据存储到tx_fifo中，64B/66B编码单元负责从tx_fifo中读取数据。

xgmii_to_gmii全速率转换单元用于将接收到的XGMII数据转换为GMII数据，其接口信号如下表所示：

该单元采用主动补偿帧间隙的方式来保障转换后的数据帧帧间隙不小于96bit。主动补偿帧间隙过程分为两步，第一步是利用rx_fifo删除64B/66B解码单元输出数据流上的所有空闲控制单元，第二步是从rx_fifo中读取XGMII数据时，找到帧间隙应该插入的位置进行帧间隙补偿操作。

GMII/XGMII全功能转换模块用于转换千兆以太网的GMII接口。该模块以耗费底层多余带宽为代价实现GMII接口在XGMII3接口上的全功能传输，GMII接口在经过GMII/XGMII全功能转换模块后不会由功能方面的损失。

如图9所示，该模块包括gmii_to_xgmii_ff单元和xgmii_to_gmii_ff单元。

gmii_to_xgmii_ff单元用于将GMII接口的信号按照全功能接口转换机制转换为XGMII接口的形式，其接口信号如下表所示：

全功能接口转换机制的核心是将gmii_tx_en和gmii_tx_er信号也当作GMII接口上的有效数据来处理。GMII接口参与转换的每一拍数据将会由原来的8位变成现在的10位。

千兆以太网GMII接口数据经过全功能接口转换后速率会有所提升，位保证接口上的数据在灵活以太网上正确传输，在将全功能转换后的GMII数据流接入到灵活以太网种，分配给该数据流的Slot带宽综合必须要大于标称速率的1.34倍。

在本实施例中，千兆以太网的数据流由3个slot(颗粒度为500M)来承载，分配给千兆以太网数据流的总带宽为1.5G，远大于其标称速率的1.34倍，由于千兆以太网数据流在经过全功能转换后速率只提升了三分之一，而底层FlexE分配给该数据流的带宽相较于标称速率提升了二分之一，所以转换后的数据流在进行64B/66B编码前还需要进行速率匹配操作，gmii_to_xgmii_ff单元和64B/66B编解码模块之间的速率匹配由异步tx_fifo实现。

gmii_to_xgmii_ff模块向tx_fifo_ff内写入数据，64B/66B编解码模块从tx_fifo_ff内读取数据，当tx_fifo_ff被读空时，64B/66B编解码模块停止从tx_fifi_ff内读取数据，转而去读取空闲的控制块。

xgmii_to_gmii_ff单元用于将XGMII接口上的数据转换为GMII接口的形式，其接口信号如下表所示：

在发送端，千兆以太网数据流在经过全功能转换和速率匹配操作后，速率提升到了1.5G。在接收端，1.5G数据流经过64B/66B解码后，整个数据流上只包含两种数据块格式，即数据块和空闲控制块。空闲控制块并不包含GMII接口的信息，在进行接口转换前需要删除。在GMII/XGMII全功能转换模块中，空闲控制块的删除由rx_fifo_ff来实现，64B/66B解码模块在向rx_fifo_ff写入数据时，主动删除所有的空闲控制块，这样以来xgmii_to_gmii_ff模块从rx_fifo_ff中读取的数据只是包含数据块。xgmii_to_gmii_ff模块在读取到XGMII格式的数据块后，只需要进行相应的位移操作就能实现XGMII接口与GMII接口的转换。

如图10所示，空闲插入与删除模块包括空闲删除单元和空闲插入单元。

空闲删除单元用于利用异步FIFO来删除66B数据流中的空闲块和帧结束块，如图11所示，在FlexE的Sub_calendar上，开销块每隔20460个承载块插入一次，所以66B数据流也得在每个20461个块周期内删除一次空闲块或者帧结束块。

当66B数据流进入到空闲删除单元时，空闲删除单元对66B数据流的码块进行监测以及循环计数，计数周期为20461，当监测到66B数据流上的非删除块时，空闲删除单元将其写入到内部的FIFO中；当首次监测到66B数据流上的空闲块或帧结束块时，空闲删除单元抛弃该数据块，并将已删除标记delete_flag置为1，当再次检测到66B数据流上的空闲块或帧结束块时，空闲删除单元检查delete_flag标记，若该标记为1，则表示已执行过删除操作，此时空闲删除单元将该空闲块或帧结束块直接写入到FIFO内；若该标记为0，则表示还未执行过删除操作，空闲删除单元抛弃该数据块。空闲删除模块会在执行删除操作时将delete_flag标记置1，在循环计数器等于20461时将delete_flag标记置0。通过以上步骤，空闲删除模块就能完成对66B数据流的降速处理。

空闲插入单元用于对接收到的66B数据流进行空闲补偿，以保证66B数据流上的所有数据帧之间的帧间隙不小于96bit。如图12所示，对于进入到空闲插入单元的66B数据流，空闲插入单元对66B数据流上的数据块进行实时监测以及循环计数，循环计数的周期为20461，当监测到帧间隙时，空闲插入单元对帧间隙的大小进行判断，若此时的帧间隙小于96bit，空闲插入单元会立刻对帧间隙进行补偿，并将当前周期帧补偿标记为inserted_flag置为1，若此时的帧间隙不小于96bit，空闲插入单元查看前一个周期帧补偿标记front_inserted_flag，若前一个周期帧补偿标记front_inserted_flag＝1，则此时空闲插入单元不会对该帧间隙进行补偿，若前一个周期帧补偿标记front_inserted_flag＝0，则空闲插入单元会立刻对该帧间隙进行补偿，并将front_inserted_flag置为1，在当下周期结束时，空闲插入单元将inserted_flag的值赋给front_inserted_flag，并将inserted_flag置为0。

在本实施例中，所有的控制类信息全部由FlexE的开销帧来承载，控制模块通过开销帧来获取和传递控制信息。如图13所示，控制模块包括控制信息接收单元和控制信息发送单元。

控制信息接收单元用于从开销帧中获取控制信息来对系统的运行做调整，该单元从FlexE开销帧中获取的控制信息包括FlexE Group编号、FlexE Instance编号、FlexE MAP以及FlexE Slot，每一个控制信息在控制信息接收单元内都对应一个寄存器，控制信息接收单元从开销帧中获取到控制信息后，对应的控制信息寄存器进行更新，然后将寄存器的值输出给FelxE Calendar。在所有的控制信息中，FlexE Slot映射信息最为重要，因为该信息包含了FlexE Slot与FlexE Client之间的映射关系，如果FlexE Slot映射信息出现异常，那么整个系统上的所有用户有可能都无法进行正确的数据传输。

控制信息发送单元用于创建开销复帧，该单元在接收到所要传输的控制信息后会首先将控制信息存储到相应的信息寄存器上，随后构造每一个开销块，完成对整个开销复帧的构造。

最后应说明的是：以上所述仅为本发明的优选实例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于TSN和FlexE的网络与资源分配系统，其特征在于，

该系统将TSN技术和FlexE技术分别应用到网络终端和网络节点中；

该系统应用Calendar机制和FlexE时隙交叉机制；

所述Calendar机制用于实现多个不同速率FlexE Client数据流在FlexE Group中的映射、承载以及宽带分配；

所述FlexE时隙交叉机制用于实现FlexE的低延迟低抖动数据传输；

该系统还包括QAV模块、64/66B编解码模块、GMII/XGMII全速率转换模块、GMII/XGMII全功能转换模块、空闲插入与删除模块和控制模块；

所述QAV模块，该模块用于避免普通异步业务流与时间敏感类业务流再网络中竞争带宽资源，为时间敏感类业务的传输提供QoS保证；

所述64B/66B编解码模块，该模块用于将数据块与控制块转换为66B格式码；

所述GMII/XGMII全速率转换模块，该模块用于实现GMII接口与XGMII接口之间的同等速率转换；

所述GMII/XGMII全功能转换模块，该模块耗费底层多余带宽实现GMII接口在XGMII3接口上的全功能传输；

所述空闲插入与删除模块，该模块用于实现FlexE Clinet与FlexE Calendar之间的速率匹配；

所述控制模块，该模块用于获取和传递控制信息。

2.根据权利要求1所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述QAV模块包括Frame Sort单元、Class队列缓存单元以及CBS调度单元；

所述Frame Sort单元对进入到所述QAV模块的数据帧进行分类处理，并根据所述数据帧内源地址后的2byte字段来将所述数据帧分为普通异步数据帧或802.1Q数据帧，若该字段的值为0x8100，则所述数据帧为802.1Q数据帧，若该字段的值不是0x8100，则所述数据帧为普通异步数据帧；

所述Class队列缓存单元用于缓存所述数据帧并生成Class缓存队列，当所述Class队列缓存模块中的所述Class缓存队列数量改变时，所述Frame Sort单元中的优先级重映射操作也需要进行调整；

所述CBS调度单元用于按照预设的调度算法从多个所述Class缓存队列中选择合适的数据帧进行传输，每一个所述Class缓存队列在CBS模块中都对应一种调度算法，在所述QAV模块中Class n～Class 0缓存队列用于缓存不同等级的时间敏感类数据帧，Class BE队列用于缓存普通异步数据帧；

所述CBS调度单元包括Param Config元件、Ctl Credit元件、Trans Select元件和Trans Control元件；

所述Param Config元件用于为所述Ctl Credit元件提供所述Class缓存队列在更新信用值时所用到的相关参数，分别包括信用值增加率、信用值减小速率、信用值上届以及信用值下界；

所述Ctl Credit元件用于对所述Class缓存队列的信用值进行实时更新，并将更新后的信用值传递给所述Trans Select元件，所述Class缓存队列的信用值大小由信用值更新相关参数、队列的状态信息以及当前正在传输的队列信息共同决定，所述信用值更新相关参数由所述Param Config元件提供，队列的状态信息由所述Class队列缓存单元提供，当前正在传输的队列信息由所述Trans Control元件提供；

所述Trans Select单元用于根据队列的状态信息和队列的信用值从多个所述Class缓存队列中选择出当前最符合传输条件的队列，并将该队列的信息传送给所述TransControl元件；

所述Trans Control元件用于根据Trans Select元件传送的队列信息从对应的缓存队列中读取所述数据帧并传输到输出端口。

3.根据权利要求1所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述64B/66B编解码模块包括64B/66B编码单元和64B/66B解码单元；

所述64B/66B编码单元用于将数据块与控制块转换为66B格式码，该单元首先根据xgmii_in_txc信号来确定当下的xgmii_in_txd为数据块或控制块，若xgmii_in_txc的值为0xff，则表明当下xgmii_in_txd信号上的64bit数据为数据块，此时所述64B/66B编码单元将“01”同步头和xgmii_in_txd上的数据拼接起来构成66B码块，并将所述码块输出到66b_out_txd端口上；若xgmii_in_txc的值不为0xff，则表明当下xgmii_in_txd信号上的64bit数据为控制块，所述64B/66B编码单元通过xgmii_in_txd上的控制字符以及64B/66B编码格式标准来确定该66B码块内所有字段的值；若出现既不符合数据块格式也不符合控制块格式的数据，则所述64B/66B编码单元将该数据编译为错误码块；

所述64B/66B解码单元用于将66B码块转换为数据块或控制块，该单元首先根据66b_in_rxd信号上的同步头字段来确定当下66b_in_rxd码块为66B数据块或66B控制块，若66b_in_rxd信号的同步头为“01”，则表明当下66b_in_rxd码块为66B数据块，此时所述64B/66B解码单元将66b_in_rxd的2～65位数据赋值给xgmii_out_rxd接口，并将xgmii_out_rxc置为0xff，若66b_in_rxd信号的同步头位“10”，则表明当下66b_in_rxd码块为66B控制块，若解码过程中出现既不符合66B数据块格式也不符合66B控制块格式的码块，所述64B/66B解码单元将该码块解码为错误数据。

4.根据权利要求3所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述GMII/XGMII全速率转换模块用于转换2.5G以太网MAC层的GMII接口，该模块包括gmii_to_xgmii全速率转换单元和xgmii_to_gmii全速率转换单元；

所述gmii_to_xgmii全速率转换单元用于将GMII接口转换为XGMII接口，该单元对参与转换的gmii_txd和gmii_tx_en信号分别进行8B/64B和1B/8B的位宽转换操作，速率的匹配由tx_fifo实现；

所述xgmii_to_gmii全速率转换单元用于将接收到的XGMII数据转换为GMII数据，该单元采用主动补偿帧间隙的方式来保障转换后的数据帧帧间隙不小于96bit。

5.根据权利要求4所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述GMII/XGMII全功能转换模块用于转换千兆以太网的GMII接口；

该模块包括gmii_to_xgmii_ff单元和xgmii_to_gmii_ff单元；

所述gmii_to_xgmii_ff单元用于将GMII接口的信号按照全功能接口转换机制转换为XGMII接口的形式，所述gmii_to_xgmii_ff单元和所述64B/66B编解码模块之间的速率匹配由异步tx_fifo实现，所述gmii_to_xgmii_ff模块向tx_fifo_ff内写入数据，所述64B/66B编解码模块从tx_fifo_ff内读取数据，当tx_fifo_ff被读空时，所述64B/66B编解码模块停止从tx_fifi_ff内读取数据，转而去读取空闲的控制块；

所述xgmii_to_gmii_ff单元用于将XGMII接口上的数据转换为GMII接口的形式。

6.根据权利要求5所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述空闲插入与删除模块包括空闲删除单元和空闲插入单元；

所述空闲删除单元用于利用异步FIFO来删除66B数据流中的空闲块和帧结束块，当66B数据流进入到所述空闲删除单元时，所述空闲删除单元对66B数据流的码块进行监测以及循环计数，计数周期为20461，当监测到66B数据流上的非删除块时，所述空闲删除单元将其写入到内部的FIFO中；当首次监测到66B数据流上的空闲块或帧结束块时，所述空闲删除单元抛弃该数据块，并将已删除标记delete_flag置为1，当再次检测到66B数据流上的空闲块或帧结束块时，所述空闲删除单元检查delete_flag标记，若该标记为1，则表示已执行过删除操作，此时所述空闲删除单元将该空闲块或帧结束块直接写入到FIFO内；若该标记为0，则表示还未执行过删除操作，所述空闲删除单元抛弃该数据块；

所述空闲插入单元用于对接收到的66B数据流进行空闲补偿，对于进入到所述空闲插入单元的66B数据流，所述空闲插入单元对66B数据流上的数据块进行实时监测以及循环计数，循环计数的周期为20461，当监测到帧间隙时，所述空闲插入单元对所述帧间隙的大小进行判断，若此时的帧间隙小于96bit，所述空闲插入单元会立刻对所述帧间隙进行补偿，并将当前周期帧补偿标记为inserted_flag置为1，若此时的帧间隙不小于96bit，所述空闲插入单元查看前一个周期帧补偿标记front_inserted_flag，若前一个周期帧补偿标记front_inserted_flag＝1，则此时所述空闲插入单元不会对该帧间隙进行补偿，若前一个周期帧补偿标记front_inserted_flag＝0，则所述空闲插入单元会立刻对该帧间隙进行补偿，并将front_inserted_flag置为1，在当下周期结束时，所述空闲插入单元将inserted_flag的值赋给front_inserted_flag，并将inserted_flag置为0。

7.根据权利要求1所述的基于TSN和FlexE的网络与资源分配系统，其特征在于，所述控制模块包括控制信息接收单元和控制信息发送单元；

所述控制信息接收单元用于从开销帧中获取控制信息来对系统的运行做调整，该单元从FlexE开销帧中获取的控制信息包括FlexE Group编号、FlexE Instance编号、FlexE MAP以及FlexE Slot，每一个控制信息在所述控制信息接收单元内都对应一个寄存器，所述控制信息接收单元从开销帧中获取到控制信息后，对应的控制信息寄存器进行更新，然后将寄存器的值输出给FelxE Calendar；

所述控制信息发送单元用于创建开销复帧，该单元在接收到所要传输的控制信息后会首先将控制信息存储到相应的信息寄存器上，随后构造每一个开销块，完成对整个开销复帧的构造。

Images