CN116131858A - 电流舵数模转换电路、芯片及电子设备 - Google Patents

Abstract

本公开的实施例提供一种电流舵数模转换电路、芯片及电子设备，电流舵数模转换电路包括：DAC主电路，被配置为将输入的数字信号转换为单位电流源输出开关组的控制信号，并根据控制信号产生输出电流，输出电流驱动负载电阻，输出电压模拟信号，多个单位电流源由电流镜电路实现；电流镜输入端控制电路，被配置为通过第一运算放大器控制电流镜电路中基准电流输入端的电压等于输入基准电压；共模电压控制电路，被配置为通过第二运算放大器控制多个单位电流源的输出经过单位电流源输出开关组控制后得到的第一输出端电压和第二输出端电压的共模电压等于输入基准电压。解决了现有的电流舵数模转换器存在的输出电压与输入数字量之间线性度低的问题。

Description

电流舵数模转换电路、芯片及电子设备

技术领域

本公开的实施例涉及集成电路技术领域，具体地，涉及电流舵数模转换电路、芯片及电子设备。

背景技术

随着数字技术和数字计算机的发展，数字信号转换为模拟信号成为了现代集成电路设计的重要部分。数字模拟转换器(Digital to analog converter，DAC)实现的方式有多种，其中常用的一种为电流舵DAC。如图1所示为一种常用的电流舵DAC(100)的示例性电路图。其中，DAC输入的数字量DATA经过数字译码器将其转换为电流输出开关110的控制信号，电流输出开关110连接单位电流源的输出，单位电流源是由电流镜电路120实现的。不同的控制信号可以得到不同的DAC输出电流，输出电流直接驱动负载电阻RL，DAC的数模转换结果由Voutp和Voutn输出，其中Voutp＝VDD-DATA*I_LSB*RL，Voutn＝VDD-(2ⁿ-DATA)*I_LSB*RL，其中VDD为电源电压，n为DAC的位数，I_LSB为单位电流。在实际应用中，发明人发现，由于电流镜电路120是由MOS晶体管实现的，电流镜电路120的输出阻抗是有限的，不是能达到理想状态的无限大，这样会导致单位电流源的输出电流会随着输出端的电压的变化而变化，即Voutp和Voutn变化时，I_LSB也会随之变化，即I_LSB不能保持稳定，从而会导致电流舵DAC的输出电压与输入数字量DATA之间的线性度降低。

发明内容

本文中描述的实施例提供了一种电流舵数模转换电路、芯片及电子设备，为了解决现有的电流舵数模转换器存在的电流舵DAC的输出电压与输入数字量之间线性度低的问题。

根据本公开的第一方面，提供了一种电流舵数模转换电路，包括：DAC主电路、电流镜输入端控制电路、共模电压控制电路，其中，所述DAC主电路，被配置为将输入的数字信号转换为单位电流源输出开关组的控制信号，并根据所述控制信号产生输出电流，所述输出电流驱动负载电阻，输出电压模拟信号，单位电流源输出开关组是连接多个单位电流源的输出的开关组，所述多个单位电流源由电流镜电路实现；所述电流镜输入端控制电路，被配置为通过第一运算放大器控制所述电流镜电路中基准电流输入端的电压等于输入基准电压；所述共模电压控制电路，被配置为通过第二运算放大器控制第一输出端电压和第二输出端电压的共模电压等于所述输入基准电压，所述第一输出端电压和第二输出端电压为多个单位电流源的输出经过所述单位电流源输出开关组控制后得到的两个输出的输出端电压。

可选的，所述电流镜输入端控制电路包括：所述第一运算放大器，其中，所述第一运算放大器的反相输入端耦接所述输入基准电压，所述第一运算放大器的同相输入端耦接所述电流镜电路中基准电流的输入端，所述第一运算放大器的输出端耦接所述电流镜电路中接收所述基准电流的输入级晶体管的控制极。

可选的，所述共模电压控制电路包括：第一共模检测电路、第二共模检测电路、所述第二运算放大器、共模补偿电路，其中，所述第一共模检测电路，被配置为检测所述第一输出端电压和所述第二输出端电压的共模电压，并将所述共模电压输入到所述第二运算放大器的同相输入端；所述第二共模检测电路，被配置为将所述输入基准电压转换为基准共模电压，并将所述基准共模电压输入到所述第二运算放大器的反相输入端；所述共模补偿电路耦接所述第二运算放大器的输出端，被配置为根据所述第二运算放大器的输出结果调整所述第一输出端电压和所述第二输出端电压的共模电压。

可选的，所述第一共模检测电路包括：第一电流源、第一晶体管、第二晶体管，其中，所述第一电流源的一端耦接接地端，所述第一电流源的另一端分别耦接所述第一晶体管的第一极、所述第二晶体管的第一极、所述第二运算放大器的同相输入端；所述第一晶体管的第二极和所述第二晶体管的第二极耦接电源电压，所述第一晶体管的控制极耦接所述第一输出端电压，所述第二晶体管的控制极耦接所述第二输出端电压；所述第二共模检测电路包括：第二电流源、第三晶体管、第四晶体管，其中，所述第二电流源的一端耦接接地端，所述第二电流源的另一端分别耦接所述第三晶体管的第一极、所述第四晶体管的第一极、所述第二运算放大器的反相输入端；所述第三晶体管的第二极和所述第四晶体管的第二极耦接电源电压，所述第三晶体管的控制极、所述第四晶体管的控制极耦接所述输入基准电压。

可选的，所述共模补偿电路包括：第五晶体管、第六晶体管、第一电阻、第二电阻，其中，所述第五晶体管的控制极、所述第六晶体管的控制极耦接所述第二运算放大器的输出端，所述第五晶体管的第一极、所述第六晶体管的第一极耦接电源电压，所述第五晶体管的第二极分别耦接所述第一电阻的一端、所述第一输出端电压，所述第六晶体管的第二极分别耦接所述第二电阻的一端、所述第二输出端电压；所述第一电阻的另一端、所述第二电阻的另一端耦接接地端。

可选的，所述DAC主电路包括：所述电流镜电路、所述单位电流源输出开关组、电流转换电压电路、数字译码器，其中，所述电流镜电路，被配置为利用所述基准电流并根据镜像比例镜像出多个单位电流源；所述单位电流源输出开关组中每个开关的第一端分别耦接一个单位电流源的输出端，每个开关的第二端分别耦接第一输出端电压，每个开关的第三端分别耦接所述第二输出端电压，所述单位电流源输出开关组中开关的数量等于单位电流源的数量，所述单位电流源输出开关组接收所述控制信号；所述数字译码器，被配置为接收所述输入的数字信号，并将所述输入的数字信号转换为所述控制信号；所述电流转换电压电路分别耦接所述第一输出端电压、所述第二输出端电压，被配置为将所述输出电流转换为所述输出电压模拟信号。

可选的，所述电流镜电路包括：基准电流源、输入级晶体管、多个输出级晶体管，所述基准电流源用于向所述输入级晶体管输入所述基准电流，所述基准电流源的一端耦接电源电压，所述基准电流源的另一端为所述基准电流输入端，耦接所述输入级晶体管的第二极；所述输入级晶体管的第一极耦接接地端；每个输出级晶体管的第一极耦接接地端，每个输出级晶体管的第二极耦接所述单位电流源输出开关组中对应的一个开关的第一端，每个输出级晶体管的控制极耦接所述输入级晶体管的控制极。

可选的，所述电流转换电压电路包括：第三运算放大器、第一负载电阻、第二负载电阻，其中，所述第三运算放大器的同相输入端分别耦接所述第一输出端电压，所述第一负载电阻的一端，所述第三运算放大器的反相输入端分别耦接所述第二输出端电压，所述第二负载电阻的一端，所述第三运算放大器的反相输出端分别耦接所述第一负载电阻的另一端、所述电压模拟信号中的第一输出电压，所述第三运算放大器的同相输出端分别耦接所述第二负载电阻的另一端、所述电压模拟信号中的第二输出电压。

根据本公开的第二方面，提供了一种芯片，包括根据第一方面中任一项所述的电流舵数模转换电路。

根据本公开的第三方面，提供了一种电子设备，包括第二方面所述的芯片。

本公开的实施例的电流舵数模转换电路、芯片及电子设备中的电流舵数模转换电路，包括：DAC主电路、电流镜输入端控制电路、共模电压控制电路，其中，DAC主电路，被配置为将输入的数字信号转换为单位电流源输出开关组的控制信号，并根据控制信号产生输出电流，输出电流驱动负载电阻，输出电压模拟信号，单位电流源输出开关组是连接多个单位电流源的输出的开关组，多个单位电流源由电流镜电路实现；电流镜输入端控制电路，被配置为通过第一运算放大器控制电流镜电路中基准电流输入端的电压等于输入基准电压；共模电压控制电路，被配置为通过第二运算放大器控制第一输出端电压和第二输出端电压的共模电压等于输入基准电压，第一输出端电压和第二输出端电压为多个单位电流源的输出经过单位电流源输出开关组控制后得到的两个输出的输出端电压。可以看到，本申请实施例中的电流舵数模转换电路，通过第一运算放大器控制电流镜电路中基准电流输入端的电压等于输入基准电压，并且还通过第二运算放大器控制多个单位电流源的输出经过单位电流源输出开关组控制后得到的两个输出的输出端电压的共模电压也等于输入基准电压。这样，在电路稳定工作时，多个单位电流源对应的两个输出端电压能够保持稳定为输入基准电压，从而单位电流源的输出电流也会保持稳定，从而有效改善输出电压与输入数字量DATA之间的线性度降低的问题。

附图说明

为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：

图1是现有的一种电流舵DAC的示例性电路图；

图2是本公开实施例的一种电流舵数模转换电路的示意性框图

图3是本公开实施例的一种电流舵数模转换电路的示例性电路图；

图4是本公开实施例的一种共模电压控制电路的示例性电路图；

图5是图1和图3中电路图对应的微分非线性DNL仿真结果对比示意图；

附图中的元素是示意性的，没有按比例绘制。

具体实施方式

为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

为了解决现有的电流舵数模转换器存在的输出电压与输入数字量之间线性度低的问题，提出了一种新的电流舵数模转换器电路结构。本公开实施例的电流舵数模转换电路主要是在原有的电流舵DAC电路结构的基础上，为实现单位电流源的电流镜电路增加了控制电流镜电路中基准电流输入端的电压恒定的控制电路，以及增加了控制多个单位电流源的输出经过单位电流源输出开关组控制后得到的两个输出的输出端电压(第一输出端电压和第二输出端电压)稳定的控制电路，从而使单位电流源的输出电流保持稳定，从而有效改善现有的电流舵DAC电路中输出电压与输入数字量DATA之间的线性度降低的问题。下面对本公开的电流舵数模转换电路进行详细的说明。

如图2所示为本公开实施例的一种电流舵数模转换电路200的示意性框图，包括：DAC主电路210、电流镜输入端控制电路220、共模电压控制电路230。

其中，DAC主电路210分别耦接电流镜输入端控制电路220、共模电压控制电路230，DAC主电路210被配置为将输入的数字信号DATA转换为单位电流源输出开关组的控制信号，并根据控制信号产生输出电流，输出电流驱动负载电阻，输出电压模拟信号，单位电流源输出开关组是连接多个单位电流源的输出的开关组，多个单位电流源由电流镜电路实现。每个单位电流源的输出连接一个开关，开关组中开关的开合由控制信号确定，不同的控制信号得到不同的开关组合。输入的数字信号DATA转换为单位电流源输出开关组的控制信号是通过数字译码器实现的。本申请实施例中输出的电压模拟信号是一组电压信号(Voutp、Voutn)。

电流镜输入端控制电路220耦接DAC主电路210中的电流镜电路，被配置为通过第一运算放大器控制电流镜电路中基准电流输入端的电压等于输入基准电压VCM。电流镜输入端控制电路220主要是应用了运算放大器的负反馈原理，即在电路稳定工作下，运算放大器的输入端电压相等的原理，将输入基准电压VCM和基准电流输入端分别连接运算放大器的两个输入端，从而实现，在电路稳定工作时，基准电流输入端的电压等于输入基准电压VCM，又由于输入基准电压VCM是一个恒定的电压，因此通过电流镜输入端控制电路220可以使基准电流输入端的电压稳定为一个恒定值(输入基准电压VCM)。

共模电压控制电路230耦接DAC主电路210，被配置为通过第二运算放大器控制第一输出端电压Vp和第二输出端电压Vn的共模电压等于输入基准电压VCM，第一输出端电压Vp和第二输出端电压Vn为多个单位电流源的输出经过单位电流源输出开关组控制后得到的两个输出的输出端电压。共模电压控制电路230是为了控制第一输出端电压Vp和第二输出端电压Vn的共模电压保持稳定。具体的共模电压控制电路230也是应用了运算放大器的负反馈原理，即在电路稳定工作下，运算放大器的输入端电压相等的原理，将第一输出端电压Vp和第二输出端电压Vn的共模电压、两个输入基准电压VCM对应的基准共模电压分别连接运算放大器的两个输入端，从而实现，在电路稳定工作时，第一输出端电压Vp和第二输出端电压Vn的共模电压等于基准共模电压，因为输入基准电压VCM是恒定的，则两个输入基准电压VCM对应的基准共模电压也是恒定的，并且等于输入基准电压VCM，所以可以使第一输出端电压Vp和第二输出端电压Vn的共模电压在电路稳定工作下是一个恒定值(输入基准电压VCM)。

进一步的，如图3所示，本公开实施例提供了一种电流舵数模转换电路200的示例性电路图。图3中，电流镜输入端控制电路220包括：第一运算放大器221，其中，第一运算放大器221的反相输入端耦接输入基准电压VCM，第一运算放大器221的同相输入端耦接电流镜电路211中基准电流的输入端Vr，第一运算放大器221的输出端耦接电流镜电路211中接收基准电流Iref的输入级晶体管Mn0的控制极。输出端耦接电流镜电路211中接收基准电流Iref的输入级晶体管Mn0的控制极是为了使流过输入级晶体管Mn0的电流等于基准电流Iref。

如图3所示，共模电压控制电路230包括：第一共模检测电路231、第二共模检测电路232、第二运算放大器233、共模补偿电路234，其中，第一共模检测电路231，被配置为检测第一输出端电压Vp和第二输出端电压Vn的共模电压Vcm_in，并将共模电压Vcm_in输入到第二运算放大器233的同相输入端；第二共模检测电路232，被配置为将输入基准电压VCM转换为基准共模电压Vcm_ref，并将基准共模电压Vcm_ref输入到第二运算放大器233的反相输入端；共模补偿电路234耦接第二运算放大器233的输出端，被配置为根据第二运算放大器233的输出结果调整第一输出端电压Vp和第二输出端电压Vn共模电压Vcm_in，使Vcm_in等于Vcm_ref。

进一步的，如图4所示，第一共模检测电路231包括：第一电流源2311、第一晶体管Mn1、第二晶体管Mn2，其中，第一电流源2311的一端耦接接地端，第一电流源2311的另一端分别耦接第一晶体管Mn1的第一极、第二晶体管Mn2的第一极、第二运算放大器233的同相输入端；第一晶体管Mn1的第二极和第二晶体管Mn2的第二极耦接电源电压VDD，第一晶体管Mn1的控制极耦接第一输出端电压Vp，第二晶体管Mn2的控制极耦接第二输出端电压Vn；第二共模检测电路232包括：第二电流源2321、第三晶体管Mn3、第四晶体管Mn4，其中，第二电流源2321的一端耦接接地端，第二电流源2321的另一端分别耦接第三晶体管Mn3的第一极、第四晶体管Mn4的第一极、第二运算放大器233的反相输入端；第三晶体管Mn3的第二极和第四晶体管Mn4的第二极耦接电源电压VDD，第三晶体管Mn3的控制极、第四晶体管Mn4的控制极耦接输入基准电压VCM。其中，第一晶体管Mn1、第二晶体管Mn2、第三晶体管Mn3、第四晶体管Mn4为N型晶体管，比如可以为N型MOS管。第一电流源2311和第二电流源2321的电流值相等。

如图4所示，共模补偿电路234包括：第五晶体管Mp5、第六晶体管Mp6、第一电阻R1、第二电阻R2，其中，第五晶体管Mp5的控制极、第六晶体管Mp6的控制极耦接第二运算放大器233的输出端，第五晶体管Mp5的第一极、第六晶体管Mp6的第一极耦接电源电压VDD，第五晶体管Mp5的第二极分别耦接第一电阻R1的一端、第一输出端电压Vp，第六晶体管Mp6的第二极分别耦接第二电阻R2的一端、第二输出端电压Vn；第一电阻R1的另一端、第二电阻R2的另一端耦接接地端。其中，第五晶体管Mp5、第六晶体管Mp6为P型晶体管，比如可以为P型MOS管。第一电阻R1和第二电阻R2的阻值相等。

如图3所示，DAC主电路210包括：电流镜电路211、单位电流源输出开关组212、电流转换电压电路213、数字译码器214，其中，电流镜电路211，被配置为利用基准电流Iref并根据镜像比例镜像出多个单位电流源(I_LSB)；单位电流源输出开关组212中每个开关的第一端分别耦接一个单位电流源的输出端，每个开关的第二端分别耦接第一输出端电压Vp，每个开关的第三端分别耦接第二输出端电压Vn，单位电流源输出开关组212中开关的数量等于单位电流源的数量，单位电流源输出开关组212接收控制信号；数字译码器214，被配置为接收输入的数字信号DATA，并将输入的数字信号DATA转换为控制信号；电流转换电压电路213分别耦接第一输出端电压Vp、第二输出端电压Vn，被配置为将输出电流转换为输出电压模拟信号(Voutp、Voutn)。

如图3所示，电流镜电路211包括：基准电流源2111、输入级晶体管Mn0、输出级晶体管Mn7，基准电流源2111用于向输入级晶体管Mn0输入基准电流Iref，基准电流源2111的一端耦接电源电压VDD，基准电流源2111的另一端为基准电流输入端Vr，耦接输入级晶体管Mn0的第二极；输入级晶体管Mn0的第一极耦接接地端；每个输出级晶体管Mn7的第一极耦接接地端，每个输出级晶体管Mn7的第二极耦接单位电流源输出开关组212中对应的一个开关的第一端，每个输出级晶体管Mn7的控制极耦接输入级晶体管Mn0的控制极。其中，输入级晶体管Mn0、输出级晶体管Mn7为N型晶体管，比如可以为N型MOS管。电流镜电路的镜像比例是由输入级晶体管Mn0和输出级晶体管Mn7的导电沟道宽长比W/L确定的。

电流转换电压电路213包括：第三运算放大器2131、第一负载电阻2132、第二负载电阻2133，其中，第三运算放大器2131的同相输入端分别耦接第一输出端电压Vp，第一负载电阻2132的一端，第三运算放大器2131的反相输入端分别耦接第二输出端电压Vn，第二负载电阻2133的一端，第三运算放大器2131的反相输出端分别耦接第一负载电阻2132的另一端、电压模拟信号中的第一输出电压Voutp，第三运算放大器2131的同相输出端分别耦接第二负载电阻2133的另一端、电压模拟信号中的第二输出电压Voutn。电流转换电压电路213是将输出的差分电流转换为差分电压输出，第三运算放大器2131工作在负反馈模式。

结合图3和图4中的电路图对本公开实施例的电流舵数模转换电路200的工作原理进行说明：电路稳定工作时，第一运算放大器221工作在负反馈模型，根据负反馈原理，第一运算放大器221的输入端电压相等，即基准电流输入端的电压Vr等于输入基准电压VCM，即Vr＝VCM，同时第一运算放大器221的输出控制电流镜电路211中的输入级晶体管Mn0的控制极(栅极)电压，使流过Mn0的电流等于输入的基准电流Iref。第一共模检测电路231检测Vp和Vn的共模电压Vcm_in输出到第二运算放大器233的同相输入端，同时将基准电压VCM转换为基准共模电压Vcm_ref输出到第二运算放大器233的同相输入端，第二运算放大器233的输出端控制共模补偿电路234中的PMOS管Mp5、Mp6，调整Vp和Vn的共模电压Vcm_in，共模电压控制电路230为负反馈结构，所以在电路稳定工作时，Vp和Vn的共模电压，即Vcm_in＝(Vp+Vn)/2＝VCM。电流转换电压电路213中将电流舵数模转换电路200输出的差分电流转换为差分电压输出，第三运算放大器2131工作在负反馈模式，电路稳定工作时Vp＝Vn，结合前述中的得到的(Vp+Vn)/2＝VCM和Vr＝VCM，可以得到在电路稳定工作时，Vr＝Vp＝Vn＝VCM，即多个单位电流源对应的两个输出端电压Vp、Vn相等且保持恒定为VCM，因此，单位电流源的输出电流I_LSB就不会随输入的数字信号DATA发生变化，从而有效提高了电流舵数模转换器的线性度。其中，根据电流舵数模转换电路200的电路原理，可以得到，电流舵数模转换电路的输出差分电压Voutp-Voutn＝DATA*2*I_LSB*RL。

进一步的，为了直观的说明本公开的实施例的电流舵数模转换电路的技术效果，图5示出了现有的电流舵DAC(100)与本公开实施例的电流舵数模转换电路200的微分非线性(Differential Non-linearity，DNL)的仿真结果，其中，横坐标为输出电压，纵坐标为DNL值，曲线a为现有的电流舵DAC(100)的结果；曲线b为本公开实施例的电流舵数模转换电路200的结果，对比a、b两个曲线，可以看到，曲线a中DNL随输出电压的增加而增加，曲线b中DNL基本不变由此可见本公开实施例的电流舵数模转换电路可以有效的改善电流舵DAC的输出电压与输入数字量DATA之间的线性度降低的问题。

本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的电流舵数模转换电路。该芯片例如是数字电源类的芯片、包括数字电源类芯片的CPU处理器。

本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是普通计算机、服务器。

综上，本公开实施例中的电流舵数模转换电路在电路稳定工作时，单位电流源的输出电流能够保持稳定，不随输出电压的变化而变化，从而有效改善输出电压与输入数字量DATA之间的线性度降低的问题。

附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本公开的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本公开的范围。

以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

Claims (10)

1.一种电流舵数模转换电路，其特征在于，包括：DAC主电路、电流镜输入端控制电路、共模电压控制电路，

其中，所述DAC主电路，被配置为将输入的数字信号转换为单位电流源输出开关组的控制信号，并根据所述控制信号产生输出电流，所述输出电流驱动负载电阻，输出电压模拟信号，单位电流源输出开关组是连接多个单位电流源的输出的开关组，所述多个单位电流源由电流镜电路实现；

所述电流镜输入端控制电路，被配置为通过第一运算放大器控制所述电流镜电路中基准电流输入端的电压等于输入基准电压；

所述共模电压控制电路，被配置为通过第二运算放大器控制第一输出端电压和第二输出端电压的共模电压等于所述输入基准电压，所述第一输出端电压和第二输出端电压为多个单位电流源的输出经过所述单位电流源输出开关组控制后得到的两个输出的输出端电压。

2.根据权利要求1所述的电流舵数模转换电路，其特征在于，所述电流镜输入端控制电路包括：所述第一运算放大器，

其中，所述第一运算放大器的反相输入端耦接所述输入基准电压，所述第一运算放大器的同相输入端耦接所述电流镜电路中基准电流的输入端，所述第一运算放大器的输出端耦接所述电流镜电路中接收所述基准电流的输入级晶体管的控制极。

3.根据权利要求1所述的电流舵数模转换电路，其特征在于，所述共模电压控制电路包括：第一共模检测电路、第二共模检测电路、所述第二运算放大器、共模补偿电路，

其中，所述第一共模检测电路，被配置为检测所述第一输出端电压和所述第二输出端电压的共模电压，并将所述共模电压输入到所述第二运算放大器的同相输入端；

所述第二共模检测电路，被配置为将所述输入基准电压转换为基准共模电压，并将所述基准共模电压输入到所述第二运算放大器的反相输入端；

所述共模补偿电路耦接所述第二运算放大器的输出端，被配置为根据所述第二运算放大器的输出结果调整所述第一输出端电压和所述第二输出端电压的共模电压。

4.根据权利要求3所述的电流舵数模转换电路，其特征在于，所述第一共模检测电路包括：第一电流源、第一晶体管、第二晶体管，其中，所述第一电流源的一端耦接接地端，所述第一电流源的另一端分别耦接所述第一晶体管的第一极、所述第二晶体管的第一极、所述第二运算放大器的同相输入端；所述第一晶体管的第二极和所述第二晶体管的第二极耦接电源电压，所述第一晶体管的控制极耦接所述第一输出端电压，所述第二晶体管的控制极耦接所述第二输出端电压；

所述第二共模检测电路包括：第二电流源、第三晶体管、第四晶体管，其中，所述第二电流源的一端耦接接地端，所述第二电流源的另一端分别耦接所述第三晶体管的第一极、所述第四晶体管的第一极、所述第二运算放大器的反相输入端；所述第三晶体管的第二极和所述第四晶体管的第二极耦接电源电压，所述第三晶体管的控制极、所述第四晶体管的控制极耦接所述输入基准电压。

5.根据权利要求3所述的电流舵数模转换电路，其特征在于，所述共模补偿电路包括：第五晶体管、第六晶体管、第一电阻、第二电阻，

其中，所述第五晶体管的控制极、所述第六晶体管的控制极耦接所述第二运算放大器的输出端，所述第五晶体管的第一极、所述第六晶体管的第一极耦接电源电压，所述第五晶体管的第二极分别耦接所述第一电阻的一端、所述第一输出端电压，所述第六晶体管的第二极分别耦接所述第二电阻的一端、所述第二输出端电压；

所述第一电阻的另一端、所述第二电阻的另一端耦接接地端。

6.根据权利要求1至5中任一项所述的电流舵数模转换电路，其特征在于，所述DAC主电路包括：所述电流镜电路、所述单位电流源输出开关组、电流转换电压电路、数字译码器，

其中，所述电流镜电路，被配置为利用所述基准电流并根据镜像比例镜像出多个单位电流源；

所述单位电流源输出开关组中每个开关的第一端分别耦接一个单位电流源的输出端，每个开关的第二端分别耦接第一输出端电压，每个开关的第三端分别耦接所述第二输出端电压，所述单位电流源输出开关组中开关的数量等于单位电流源的数量，所述单位电流源输出开关组接收所述控制信号；

所述数字译码器，被配置为接收所述输入的数字信号，并将所述输入的数字信号转换为所述控制信号；

所述电流转换电压电路分别耦接所述第一输出端电压、所述第二输出端电压，被配置为将所述输出电流转换为所述输出电压模拟信号。

7.根据权利要求6所述的电流舵数模转换电路，其特征在于，所述电流镜电路包括：基准电流源、输入级晶体管、多个输出级晶体管，

所述基准电流源用于向所述输入级晶体管输入所述基准电流，所述基准电流源的一端耦接电源电压，所述基准电流源的另一端为所述基准电流输入端，耦接所述输入级晶体管的第二极；

所述输入级晶体管的第一极耦接接地端；

每个输出级晶体管的第一极耦接接地端，每个输出级晶体管的第二极耦接所述单位电流源输出开关组中对应的一个开关的第一端，每个输出级晶体管的控制极耦接所述输入级晶体管的控制极。

8.根据权利要求7所述的电流舵数模转换电路，其特征在于，所述电流转换电压电路包括：第三运算放大器、第一负载电阻、第二负载电阻，

其中，所述第三运算放大器的同相输入端分别耦接所述第一输出端电压，所述第一负载电阻的一端，所述第三运算放大器的反相输入端分别耦接所述第二输出端电压，所述第二负载电阻的一端，所述第三运算放大器的反相输出端分别耦接所述第一负载电阻的另一端、所述电压模拟信号中的第一输出电压，所述第三运算放大器的同相输出端分别耦接所述第二负载电阻的另一端、所述电压模拟信号中的第二输出电压。

9.一种芯片，其特征在于，包括根据权利要求1-8中任一项所述的电流舵数模转换电路。

10.一种电子设备，其特征在于，包括根据权利要求9所述的芯片。

Images