CN116131839A - 单电源接口电平转换器及芯片 - Google Patents

Abstract

本发明公开了一种单电源接口电平转换器、芯片，单电源接口电平转换器包括：工作于同一电源、并依次连接的第一转换电路、第二转换电路、以及缓冲器；第一转换电路用于接收输入信号，对所述输入信号进行反相及电平转换，得到第一转换信号；第二转换电路用于接收输入信号和第一转换信号，对输入信号和第一转换信号进行电平转换，得到第二转换信号；缓冲器用于输出第二转换信号，输入信号的幅度为0～VIN，第二转换信号作为输出信号，幅度为0～VDD，VDD为电源的电压值。本发明方案能够将一种电平范围的外部逻辑信号转换成适用于芯片内部电源域的信号。

Description

单电源接口电平转换器及芯片

技术领域

本发明涉及集成电路领域，具体涉及一种单电源接口电平转换器及芯片。

背景技术

集成电路(Integrated Circuit，IC)中，多电源域设计早已成为一种可以优化芯片性能、降低芯片功耗的良好解决方案。而电平转换电路在多电源域系统中可以保证低电源域信号和高电源域信号互相置换，满足芯片正常工作需要。例如芯片中的部分模拟电路或数字模块为了节省功耗工作在较低的电源域，而一些关键时序电路或者接口电路对反应速度有一定要求，会工作在较高的电源域。为了满足芯片的时钟需要或与外部控制器的信息交换需求，接口电路的设计至关重要。如果外部控制器给出的时钟或数据信号的电平与芯片内部电平不一致，那么接口电路在提供足够驱动的前提下必须满足电平转换功能。

在现有技术中，接口电路电平转换的实现方式大多采用常用的电平转换加两个不同的电源域，除了芯片内部电源外，芯片接口电平的电源一般由引脚接入或者芯片内部的电压产生电路提供。前者需要芯片增加一个引脚，无疑会增加芯片的封装和制造成本，而且需要外部设备提供多个电压，也增加了外部电路的成本；后者需要芯片内部通过模拟电路产生一个合适的接口电源，如低压差线性稳压器(Low Dropout Regulator，LDO)电路，同时也离不开带隙基准电路，这样芯片的电路设计复杂度和芯片功耗都会有所增加。其次如果芯片是在宽电压范围下工作，而接口电平又位于芯片工作电压范围内，那么在芯片内产生接口电源的难度也会大大增加。

发明内容

本发明实施例提供一种单电源接口电平转换器及芯片，能够将一种电平范围的外部逻辑信号转换成适用于芯片内部电源域的信号。

为此，本发明实施例提供如下技术方案：

一方面，本发明实施例提供一种单电源接口电平转换器，包括：工作于同一电源、并依次连接的第一转换电路、第二转换电路、以及缓冲器；所述第一转换电路用于接收输入信号，对所述输入信号进行反相及电平转换，得到第一转换信号；所述第二转换电路用于接收所述输入信号和所述第一转换信号，对所述输入信号和所述第一转换信号进行电平转换，得到第二转换信号；所述缓冲器用于输出所述第二转换信号，所述输入信号的幅度为0～VIN，所述第二转换信号作为输出信号，所述输出信号的幅度为0～VDD，VDD为所述电源的电压值。

可选地，所述第一转换电路包括上拉单元和下拉单元；所述上拉单元用于在所述输入信号的电平为0时，将所述第一转换信号的电平上拉至VDD；所述下拉单元用于在所述输入信号的电平为VIN时，将所述第一转换信号的电平下拉为0。

可选地，所述上拉单元包括：中间电压产生电路、第一PMOS管、电容，所述电容的一端分别与所述中间电压产生电路的输出端及所述第一PMOS管的源极连接，所述电容的另一端接地；所述下拉单元包括：第一NMOS管，所述第一NMOS管源极接地；所述第一PMOS管的栅极和所述第一NMOS管的栅极连接，并接收所述输入信号，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，并输出所述第一转换信号；所述中间电压产生电路用于在所述输入信号的电平为0时，将所述电源的电压传递到所述第一PMOS管的源极；所述电容使所述第一PMOS管的源极电压保持在稳定状态。

可选地，所述中间电压产生电路包括一个或多个限流PMOS管，所述多个限流PMOS管依次串联连接，并且所述限流PMOS管的栅极接地。

可选地，在所述限流PMOS管的栅极和地之间还连接有电阻。

可选地，所述第二转换电路包括：第一输入单元和第二输入单元；所述第一输入单元包括：第二PMOS管和第二NMOS管，第二PMOS管的源极连接所述电源,第二PMOS管的漏极连接第二NMOS管的漏极，第二NMOS管的栅极接收所述输入信号，第二NMOS管的源极接地；所述第二输入单元包括：第三PMOS管和第三NMOS管，第三PMOS管的源极连接所述电源,第三PMOS管的漏极连接第三NMOS管的漏极，第三NMOS管的栅极输入所述第一转换信号，第三NMOS管的源极接地；第二PMOS管的栅极连接第三PMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极。

可选地，所述缓冲器包括：串联连接的第一反相器和第二反相器。

可选地，所述第一反相器包括：第四PMOS管和第四NMOS管；第四PMOS管的栅极与第四NMOS管的栅极相连，并作为所述缓冲器的输入端；第四PMOS管的源极连接所述电源，第四NMOS管的源极接地；第四PMOS管的漏极与第四NMOS管的漏极连接，并作为所述第一反相器的输出端。

可选地，所述第二反相器包括：第五PMOS管和第五NMOS管；第五PMOS管的栅极与第五NMOS管的栅极相连，并作为所述第二反相器的输入端；第五PMOS管的源极连接所述电源，第五NMOS管的源极接地；第五PMOS管的漏极与第五NMOS管的漏极连接，并作为所述缓冲器的输出端。

另一方面，本发明实施例还提供一种芯片，包括上面所述的单电源接口电平转换器。

本发明实施例提供的单电源接口电平转换器，只需要一个电源VDD，通过第一转换电路对输入信号进行反相及电平转换，得到第一转换信号，分别将输入信号及第一转换信号输入第二转换电路，由第二转换电路对输入信号和第一转换信号进行电平转换，然后将转换得到的第二转换信号经缓冲器输出，得到幅度为VDD的输出信号，从而将一种电平范围的外部逻辑信号(即输入信号)转换成适用于芯片内部电源域的信号(即输出信号)。本发明实施例提供的单电源接口电平转换器可以满足输入或输出的高电平大小在一定范围内选择的应用需求，整体电路能够实现在一种输入电源幅度下实现逻辑电平的快速转换，使得内部电源幅度的输出信号能够跟随输入信号的翻转而有效翻转。

附图说明

图1是现有技术中利用两个不同的电源域实现电平转换的电路的示意图。

图2是本发明实施例单电源接口电平转换器的结构示意图。

图3是本发明实施例中第一转换电路的一种具体电路示意图。

图4是本发明实施例中第二转换电路的一种具体电路示意图。

图5是本发明实施例中缓冲器的一种具体电路示意图。

图6是本发明实施例单电源接口电平转换器的一种具体电路示意图。

图7是本发明实施例单电源接口电平转换器中各信号的波形示意图。

具体实施方式

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

下面首先对现有技术中利用两个不同的电源域实现电平转换的电路进行简要说明。

如图1所示，两个电源域分别为VDD和VDDIN，输入信号in和反相器工作在VDD电源域，四个MOS管M1～M4工作在VDDIN电源域，其中，M1和M2为NMOS管，M3和M4为PMOS管。

当输入信号in由“0”变为VDD，M1导通将其漏端下拉至“0”；相应地，M4导通将out端预充为VDDIN；当输入信号in由VDD变为“0”，M1截止，M2导通将out端拉低。

通过上述过程即完成了输入信号in在0～VDD的摆幅到输出信号out在0～VDDIN的摆幅转变。输入信号in可在0～VDD之间来回切换，但是如果系统无法提供VDD电源时，则该电路也无法完成电平转换。

为此，本发明实施例提供一种单电源接口电平转换器，如图2所示，是该单电源接口电平转换器的结构示意图。

在该实施例中，单电源接口电平转换器包括：依次连接的第一转换电路21、第二转换电路22、以及缓冲器23，并且第一转换电路21、第二转换电路22和缓冲器23工作于同一电源，也就是说这三者共连接同一个电源。

如图2所示，第一转换电路21接收输入信号IN，对输入信号IN进行反相及电平转换，得到第一转换信号INB，第一转换信号INB的幅度可以小于、大于或等于所述电源的幅度；第二转换电路22分别接收输入信号IN和第一转换信号INB，对输入信号IN和第一转换信号INB进行电平转换，得到第二转换信号。

在该实施例中，第二转换信号通过缓冲器23输出，为了描述方便，将缓冲器输出的信号称为输出信号OUT。

在具体应用中，输入信号IN可以是方波信号或其他波形信号，比如正弦波信号等，对此本发明实施例不做限定，其电平幅度记为0～VIN，输出信号的电平幅度为0～VDD，VDD为上述电源的电压值。而且，输出信号OUT能够跟随输入信号IN的翻转而有效翻转。需要说明的是，VIN可以小于、大于或等于VDD，对此本发明实施例不做限定。

在一种非限制性实施例中，第一转换电路21可以包括上拉单元和下拉单元，其中，上拉单元用于在输入信号IN的电平为0时，将第一转换信号INB的电平上拉至VDD；下拉单元用于在输入信号IN的电平为VIN时，将第一转换信号INB的电平下拉为0。

如图3所示，是本发明实施例中第一转换电路的一种具体电路示意图。

在该实施例中，第一转换电路21中的上拉单元包括：中间电压产生电路210、第一PMOS管MP1、电容C，电容C的一端分别与中间电压产生电路210的输出端及第一PMOS管MP1的源极连接，即图3中的ND端，电容C的另一端接地。第一转换电路21中的下拉单元包括：第一NMOS管MN1，第一NMOS管MN1源极接地；第一PMOS管MP1的栅极和第一NMOS管MN1的栅极连接，并接收输入信号IN，第一PMOS管MP1的漏极与第一NMOS管MN1的漏极连接，并输出第一转换信号INB。

其中，中间电压产生电路210用于在输入信号IN为0时，将电源的电压传递到第一PMOS管MP1的源极，即ND端；电容C使第一PMOS管MP1的源极电压保持在稳定状态。

进一步地，在具体应用中，中间电压产生电路210可以包括一个或多个限流PMOS管，在有多个限流PMOS管时，所述多个限流PMOS管依次串联连接，并且限流PMOS管的栅极接地。如图3所示，在该实施例中，采用四个PMOS管串联连接，四个PMOS管分别为：MP11、MP12、MP13、MP14。需要说明的是，其中，PMOS管的数量可以根据需要来确定，对此本发明实施例不做限定。

进一步地，在所述限流PMOS管的栅极和地之间还可连接有电阻R，可以起到限流作用，防止地的电位抖动击穿MOS管。

如图4所示，是本发明实施例中第二转换电路的一种具体电路示意图。

在该实施例中，第二转换电路22包括第一输入单元和第二输入单元。其中，第一输入单元包括：第二PMOS管MP2和第二NMOS管MN2，第二PMOS管MP2的源极连接电源VDD,第二PMOS管MP2的漏极连接第二NMOS管MN2的漏极，第二NMOS管MN2的栅极接收所述输入信号IN，第二NMOS管MN2的源极接地。其中，第二输入单元包括：第三PMOS管MP3和第三NMOS管MN3，第三PMOS管MP3的源极连接电源VDD,第三PMOS管MP3的漏极连接第三NMOS管MN3的漏极，第三NMOS管MN3的栅极输入第一转换信号INB，第三NMOS管MN3的源极接地。

另外，第二PMOS管MP2的栅极连接第三PMOS管MP3的漏极，即图4中的X端，第三PMOS管MP3的栅极连接第二PMOS管MP2的漏极，即图4中的Y端，而且Y端作为第二转换电路22的输出端，输出第二转换信号至缓冲器。

如图5所示，是本发明实施例中缓冲器的一种具体电路示意图。

在该实施例中，所述缓冲器包括：串联连接的第一反相器和第二反相器。其中，第一反相器包括：第四PMOS管MP4和第四NMOS管MN4；第四PMOS管MP4的栅极与第四NMOS管MN4的栅极相连，并作为所述缓冲器的输入端，即图5中的端；第四PMOS管MP4的源极连接电源VDD，第四NMOS管MN4的源极接地；第四PMOS管MP4的漏极与第四NMOS管MN4的漏极连接，并作为第一反相器的输出端。其中，第二反相器包括：第五PMOS管MP5和第五NMOS管MN5；第五PMOS管MP5的栅极与第五NMOS管MN5的栅极相连，并作为第二反相器的输入端；第五PMOS管MP5的源极连接电源VDD，第五NMOS管MN5的源极接地；第五PMOS管MP5的漏极与第五NMOS管MN5的漏极连接，并作为所述缓冲器的输出端，即图5中的Z端。

参照图6，示出了本发明实施例单电源接口电平转换器的一种具体电路示意图。下面结合图6对本发明实施例单电源接口电平转换器的工作过程进行详细说明。

首先，需要说明的是，该单电源接口电平转换器中，所有PMOS管为同一类型晶体管，所有NMOS管为同一类型晶体管。本发明中VDD为电源电压，对应输出信号的逻辑高电平；GND为地，默认为0V，对应输入和输出信号的逻辑低电平。VIN为输入逻辑信号IN的高电平。

本发明实施例的单电源接口电平转换器，输入信号的电平幅度为0～VIN，输出信号的电平幅度为0～VDD。其中，VIN<VDD。转换器电源有且仅有VDD，可以实现由输入到输出的电平转换。

当输入端IN信号为低电平时，第一PMOS管MP1导通，第一NMOS管MN1截止，电源VDD经过MP11～MP14传递到INB端。在输入端IN信号的高电平VIN略大于第一NMOS管MN1的阈值的情况下，通过设计第一NPMOS管MN1的宽长比，可以保证VIN电压能够将INB端拉到0V，即第一NMOS管MN1有足够强的下拉能力，保证后面的电平转换电路能够区分出INB端的高低电平。第二NMOS管MN2、第三NMOS管MN3设计同理，需保证能够将X端和Y端下拉到0V。MP11～MP14的宽长比可以设计得较小且均工作在线性区，作为限流管可以有效降低电路功耗，其中，每个PMOS管的源漏端存在一定的电压降，这样可使ND点的电平处于0～VDD中间的某个电位，且电容C的存在使ND点电压维持在较稳定的状态。即使第一PMOS管MP1存在明显的体效应(即源极电压越大，阈值电压越大)，导致其阈值电压变大，但当输入信号IN为0时，第一PMOS管MP1导通，ND点电电压传到INB端，作为高电平控制第三NMOS管MN3的导通，将输出端拉低至0V。

当输入信号为高电平VIN时，第一NMOS管MN1导通，第一NMOS管MN1的下拉能力使INB端被下拉到0V，此时第二NMOS管MN2导通，第三NMOS管MN3截止。相应地，第二PMOS管MP2截止，第三PMOS管MP3导通，将电压VDD经过缓冲器23传到输出端OUT。这样就完成了在只有一个电源的条件下的电平转换。

需要说明的是，根据应用需要，输入逻辑信号IN的频率可以在一定的范围内选择，MP11～MP14的尺寸对输入逻辑信号IN的频率有一定的约束，减小宽长比可以控制功耗，增大宽长比可以提高反应速度。在具体应用时，本发明实施例单电源接口电平转换器中的各MOS管的尺寸可以根据实际需求进行调整，以保证输入信号高电平VIN时第一NMOS管MN1和第二NMOS管MN2能够导通且强下拉。另外，电源电压范围不大于所选取MOS管的耐压值。

以输入信号IN为500kHz的方波信号，输入信号高电平VIN为1V，VDD为5V为例，利用本发明实施例单电源接口电平转换器，可以得到图7所示的波形图。

参照图7，当输入端IN为0V时，第一PMOS管MP1导通，第一NMOS管MN1截止，电容C使得ND端电压被缓慢抬高，此时ND端电压均值约为3V，并且传递到INB端；当输入端电平为1V时，第一NMOS管MN1导通，且第一NMOS管MN1的下拉能力比第一PMOS管MP1的上拉能力强，INB端被下拉到0V。

因此，在输入端IN的电平范围是0～1V的情况下，INB端的电平范围约为0～3V。相应地，当输入端IN的电平为0V时，INB端为3V，第二NMOS管MN2截止，第三NMOS管MN3导通，Y端被下拉到GND，0V电压经缓冲器23输出为0V；当输入端IN的电平为1V时，INB端为0V，此时第二NMOS管MN2导通且下拉能力强，第三NMOS管MN3截止，X端被下拉使得第三PMOS管MP3导通，电源电压传到Y端经缓冲器输出为VDD，这样就完成了从1V到5V的电平转换。

本发明实施例提供的单电源接口电平转换器，可以将一种幅度的输入信号转换为另一种幅度的输出，且只需要一个电源VDD。此转换器可以满足输入或输出的电平大小在一定范围内选择，整体电路能够实现在输入电源幅度下实现逻辑电平的快速转换，使得内部电源幅度的输出信号能够跟随输入信号的翻转而有效翻转，从而有效地解决了接口电路中输入信号电平与内部供电电源不同且没有和输入信号电平大小相等的电源的应用场景，提高了输入输出电压范围且有效控制了功耗。

本发明实施例提供的单电源接口电平转换器，实现了在只有一个内部电源而输入信号无法提供电源的情况下完成电平转换，解决了现有技术中需要中间电平产生电路产生接口电源进而带来设计成本等问题；而且，能够支持一定的输入电平范围和较大的电源电压范围，且满足不同频率下的接口输入信号实现快速电平转换的应用需求。

相应地，本发明实施例还提供一种包括上述单电源接口电平转换器的芯片，能够将一种电平范围的外部逻辑信号转换成电平范围适用于芯片内部电源域的信号。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种单电源接口电平转换器，其特征在于，包括：工作于同一电源、并依次连接的第一转换电路、第二转换电路、以及缓冲器；

所述第一转换电路用于接收输入信号，对所述输入信号进行反相及电平转换，得到第一转换信号；

所述第二转换电路用于接收所述输入信号和所述第一转换信号，对所述输入信号和所述第一转换信号进行电平转换，得到第二转换信号；

所述缓冲器用于输出所述第二转换信号，所述输入信号的幅度为0～VIN，所述第二转换信号作为输出信号，所述输出信号的幅度为0～VDD，VDD为所述电源的电压值。

2.根据权利要求1所述的单电源接口电平转换器，其特征在于，所述第一转换电路包括上拉单元和下拉单元；

所述上拉单元用于在所述输入信号的电平为0时，将所述第一转换信号的电平上拉至VDD；

所述下拉单元用于在所述输入信号的电平为VIN时，将所述第一转换信号的电平下拉为0。

3.根据权利要求2所述的单电源接口电平转换器，其特征在于，所述上拉单元包括：中间电压产生电路、第一PMOS管、电容，所述电容的一端分别与所述中间电压产生电路的输出端及所述第一PMOS管的源极连接，所述电容的另一端接地；所述下拉单元包括：第一NMOS管，所述第一NMOS管源极接地；所述第一PMOS管的栅极和所述第一NMOS管的栅极连接，并接收所述输入信号，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，并输出所述第一转换信号；

所述中间电压产生电路用于在所述输入信号的电平为0时，将所述电源的电压传递到所述第一PMOS管的源极；所述电容使所述第一PMOS管的源极电压保持在稳定状态。

4.根据权利要求3所述的单电源接口电平转换器，其特征在于，所述中间电压产生电路包括一个或多个限流PMOS管，所述多个限流PMOS管依次串联连接，并且所述限流PMOS管的栅极接地。

5.根据权利要求4所述的单电源接口电平转换器，其特征在于，在所述限流PMOS管的栅极和地之间还连接有电阻。

6.根据权利要求1至5任一项所述的单电源接口电平转换器，其特征在于，所述第二转换电路包括：第一输入单元和第二输入单元；

所述第一输入单元包括：第二PMOS管和第二NMOS管，第二PMOS管的源极连接所述电源,第二PMOS管的漏极连接第二NMOS管的漏极，第二NMOS管的栅极接收所述输入信号，第二NMOS管的源极接地；

所述第二输入单元包括：第三PMOS管和第三NMOS管，第三PMOS管的源极连接所述电源,第三PMOS管的漏极连接第三NMOS管的漏极，第三NMOS管的栅极输入所述第一转换信号，第三NMOS管的源极接地；

第二PMOS管的栅极连接第三PMOS管的漏极，第三PMOS管的栅极连接第二PMOS管的漏极。

7.根据权利要求6所述的单电源接口电平转换器，其特征在于，所述缓冲器包括：串联连接的第一反相器和第二反相器。

8.根据权利要求7所述的单电源接口电平转换器，其特征在于，所述第一反相器包括：第四PMOS管和第四NMOS管；第四PMOS管的栅极与第四NMOS管的栅极相连，并作为所述缓冲器的输入端；第四PMOS管的源极连接所述电源，第四NMOS管的源极接地；第四PMOS管的漏极与第四NMOS管的漏极连接，并作为所述第一反相器的输出端。

9.根据权利要求7所述的单电源接口电平转换器，其特征在于，所述第二反相器包括：第五PMOS管和第五NMOS管；第五PMOS管的栅极与第五NMOS管的栅极相连，并作为所述第二反相器的输入端；第五PMOS管的源极连接所述电源，第五NMOS管的源极接地；第五PMOS管的漏极与第五NMOS管的漏极连接，并作为所述缓冲器的输出端。

10.一种芯片，其特征在于，包括如权利要求1至9任一项所述的单电源接口电平转换器。

Images