[go: up one dir, main page]

CN116097567A - 增强δ-∑转换器噪声性能的系统和方法 - Google Patents

增强δ-∑转换器噪声性能的系统和方法 Download PDF

Info

Publication number
CN116097567A
CN116097567A CN202180056143.2A CN202180056143A CN116097567A CN 116097567 A CN116097567 A CN 116097567A CN 202180056143 A CN202180056143 A CN 202180056143A CN 116097567 A CN116097567 A CN 116097567A
Authority
CN
China
Prior art keywords
dac
current
switch
current path
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180056143.2A
Other languages
English (en)
Inventor
A·班德约帕得哈
P·伯德桑
A·R·斯拜尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116097567A publication Critical patent/CN116097567A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H03M3/444—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling using non-linear elements, e.g. limiters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3017—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于功率有效的3电平数模转换器的系统和方法。使用电流饥饿技术的转换器单元在低功率模式下保持转换器单元的一部分接通，而不是在所选模式下完全断开电流。转换系统保持第一组转换器活动，同时允许第二组转换器断电。所提出的系统和方法节省功率并允许转换器的有效再激活。

Description

增强Δ-∑转换器噪声性能的系统和方法
相关申请的交叉引用
本申请涉及并根据35U.S.C.§1 19(e)要求于2020年8月10日提交的题为“增强Δ-∑转换器噪声性能的系统和方法”的美国临时专利申请No.63/063,546、于及2021年8月6日提交的题为“增强Δ-∑转换器噪声性能的系统和方法”的美国非临时专利申请No.17/395,983、和于2021年8月6日提交的题为“增强Δ-∑转换器噪声性能的系统和方法”的美国非临时专利申请No.17/396,014的优先权权益，其全部内容通过引用并入本文。
技术领域
本发明涉及转换器，更具体地，涉及Δ-∑转换器。
背景技术
AB类驱动器、调制器、转换器和放大器等设备可用于扬声器和耳机驱动器等音频设备。这些应用中的大多数是电池驱动的，因此功耗是一个重要参数。这些设备还需要在信噪比(SNR)和总谐波失真(THD)方面满足高性能。通常，这些应用程序具有不同的操作模式，使得一种模式可以优化性能，并且另一种模式则可以优化功耗。
发明内容
本发明提供了用于改进Δ-∑调制器中的噪声效率的系统和方法。公开了一种旁路方案，其减少了小信号的切换活动。
根据一个方面，一种3电平数模转换器(DAC)包括：多个电流源，每个电流源具有电流流，其中所述多个电流源包括电流源的第一子集和电流源的第二子集；用于所述第一电流源子集的第一正电流路径，其中所述第一正电流路径包括第一开关；用于所述第一电流源子集的第一负电流路径，其中所述第一负电流路径包括第二开关；用于所述第一电流源子集的第一部分的零状态电流路径，其中所述零状态电流路径是转储路径，并且其中所述零状态电流路径包括第三开关；和用于所述第一电流源子集的第二部分的旁路电流路径，其中所述零状态电流路径包括第四开关，其中当所述第三开关闭合时所述第四开关闭合，并且其中所述旁路电流路径被配置为将所述第一电流源子集的所述第二部分从所述转储路径分流，从而保持所述DAC通电。
根据另一方面，一种用于将数字信号转换为模拟信号的系统包括：输入信号；耦合到所述输入信号的第一多个数模转换器(DAC)单元，其中所述第一多个DAC单元保持通电；第二多个DAC单元，其中所述多个第二DAC单元中的一个被配置为当所述输入信号低于所选阈值时被断电；电荷放大器，被配置为向所述第二多个DAC单元中的断电的DAC单元提供电荷；和多路复用器，耦合到所述电荷放大器和所述第二多个DAC单元，其中，当所述输入信号上升到所述选定阈值以上时，所述多路复用器被配置为将所述电荷放大器电荷连接到所述第二多个DAC单元的断电的DAC单元，其中所述电荷放大器电荷对所述第二多个DAC电池的断电的DAC单元进行充电。
附图显示了示例性数字D类驱动器电路和配置。这些电路的变化，例如，改变电路的位置、从电路中添加或移除某些元件，并不超出本发明的范围。所示的回放电路、配置和补充设备旨在补充详细描述中的支持。
该概述旨在提供本专利申请的主题的概述。其不旨在提供对本发明的排他性或详尽的解释。通过将这些系统与本申请的其余部分中参照附图所阐述的本发明的一些方面进行比较，常规和传统方法的进一步限制和缺点对于本领域技术人员来说将变得显而易见。
附图说明
当与附图一起阅读时，从以下详细描述可以最好地理解本公开。需要强调的是，根据行业标准惯例，各种特征不一定按比例绘制，仅用于说明目的。在显式或隐式显示比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了讨论清楚，可以任意增加或减少各种特征的尺寸。
为了更充分地理解本发明的性质和优点，参考以下优选实施例的详细描述并结合附图，其中：
图1描绘了根据本公开的各种实施例的用于连续时间(CT)数模转换器(DAC)回放路径的系统架构；
图2示出了根据本公开的各种实施例的使用电流饥饿技术的I-DAC单元；
图3A和3B示出了根据本公开的各种实施例的具有电流源302并且具有三个电势状态下的电流的传统三电平I-DAC；
图4A-4C示出了根据本公开的各种实施例的用于DAC动态功率(DDP)操作的简化DAC结构和相关时序图；
图5示出了根据本公开的各种实施例的逐样本旁路分离器的示例；
图6示出了根据本公开的各种实施例的用于DAC分离器旁路(DSB)和DAC动态功率(DDP)模式的延迟(和保持)系统；
图7A-7B示出了根据本公开的各种实施例的DDP和DSB系统的总体定时的示例；和
图8是根据本公开的各种实施例的可以包括一个或多个D类驱动器的示例电气设备900的框图。
具体实施方式
本发明提供了用于改进Δ-∑调制器中的噪声效率的系统和方法。公开了一种旁路方案，其减少了小信号的切换活动。此外，提供了用于Δ-∑调制器的系统和方法，包括引入新的DAC单元，该DAC单元可以在不使用时关闭，从而提高功率效率。
图1描绘了根据本公开的各种实施例的用于连续时间(CT)数模转换器(DAC)回放路径的系统架构100。在一些示例中，CT DAC回放路径是音频回放路径。回放路径系统架构100包括串行端口和内插器102、调制器104和噪声整形分离器106。数字输入信号被输入到串行端口和内插器102。在各种示例中，输入信号包括多个采样和总线宽度。在一个示例中，输入信号包括24位输入。输入信号被内插并输入到调制器104。在一些示例中，内插滤波器使用标准符号数字算法，因此具有低功耗。在一些示例中，调制器104是二阶调制器。在一些示例中，调制器104是八位调制器。调制器输出被输入到噪声整形分离器106。噪声整形分离器106将信号分成三条并行处理线，并将第一样本集输出到第一线150a，将第二样本集输出第二线150b，和将第三样本集输出至第三线150c。在一些示例中，噪声整形分离器106将信号分成三个样本集，并且第一、第二和第三样本集中的每一个都具有不同的增益。在一个示例中，第一样本集具有1x的增益，第二样本集具有4x的增益并且第三样本集具有16x的增益。在噪声整形分离器处分离信号减少了CT DAC回放路径的元件数量和总面积。
第一150a、第二150b和第三150c并行处理线中的每一个包括符号幅度转换元件108a、108b、108c、旋转扰频器110a、110b、110c、I-DAC驱动器112a、112b、112c和I-DAC114a、114b、114c。在一些示例中，I-DAC114a、114b、114c是2电平I-DAC，并且在一些实例中，I-DAC 114a、114b和114c是3电平DAC。注意，该信号是通过旋转扰频器(部分140)的数字信号，旋转扰频器向I-DAC驱动器112a、112b、112c输出数字信号。I-DAC 114a、114b、114c是电流DAC，并且根据各种实施方式，是如下面关于图2所描述的功率效率DAC。
根据各种实现，音频回放路径100描绘了一阶噪声成形分割技术。在一些示例中，符号幅度转换元件108a、108b、108c执行符号幅度温度计代码转换。在转换元件108a、108b、108c之后，扰频器110a、110b、110c中的一个或多个将单独的离散元件建模应用于相应的并行处理线150a、150b、150c中的个或多个中的信号。在各种实现中，离散元件建模(DEM)本质上是旋转的。在一些示例中，DEM是一阶DEM，并且在一些示例，DEM是更高阶DEM，例如二阶DEM、三阶DEM或更高阶。在一些示例中，图1的CT DAC是包括耳机和/或扬声器驱动器的音频回放路径的一部分。
来自第一150a、第二150b和第三150c并行处理线的输出被输入到无ISI开关元件116。输出端还连接到与回放线100输出端连接的并联电阻器132a、132b。开关元件116的输出被输入到运算放大器118。在右侧，运算放大器118和电阻器132a、132b在第一并行线150a、第二并行线150b和第三并行线150c之后主导噪声贡献。音频回放路径100还包括I-DAC偏置发生器120、带隙元件122和无ISI时钟发生器124。根据各种实现，回放路径100包括在此描述的一个或多个元件。运算放大器118和电阻器132a和132b构成电流-电压转换器，其将总电流(由IDAC 214a、214b、241c中的电流单元提供)转换为输出电压。在一些示例中，运算放大器118是AB类运算放大器。在一些示例中，运算放大器118是D类运算放大器。
根据各种实现，图1中所示的系统包括一阶噪声成形分离技术。在一些示例中，在符号幅度温度计代码转换之后，将单独的旋转DEM应用于每个分段数据。旋转DEM对每个当前单元进行失配，并对其进行一些整形。本文提供了用于改进噪声整形分离器的系统和方法。
在传统的噪声分离模块中，在输入线接收的位被分成两组，从而减少了使用的元件的数量。例如，6位的输入信号被分成3位信号和4位信号，所使用的元件从26减少到23+24。图1中所示的噪声分离模块示出分离成三条并行线的信号。例如，8位信号被分成三个三位信号。在一些示例中，并行线中的第一条是1x电流线，并行线的第二条是4x电流线并且并行线中第三条是16x电流线。噪声分离模块消除并行线之间的任何增益失配。
根据各种实现，本文公开的系统和方法包括具有两个分离的噪声分离模块。在一些示例中，8位输入信号被分离成6位信号和3位信号。由于冗余，8位信号在分离时变为9位信号。
DAC动态电源模式
图2示出了根据本公开的各种实施例的使用电流饥饿技术的I-DAC单元200。电流饥饿技术涉及始终保持I-DAC单元200的一部分导通，而不是在选定模式下完全关断通过单元的电流。
根据各种实施方式，存在几种用于减少电流单元中的功率的方法。降低功率的一种方法是断开导轨，这不是一种有效的方法。另一种降低功率的方法是断开共源共栅，但这也不是一种有效的方法。降低功率的更好方法是停用零路径开关。这里提供了一种用于降低功率的更有效的方法，该方法包括使电流源饥饿，如下面参照图2所述。
对于4位MSB段，每个MSB有16个增益，并且I-DAC单元200的电流源是1x LSB单元的16倍。因此，在一个示例中，在正常模式下，I-DAC单元200具有16x电流流。在一些示例中，在省电模式下，I-DAC单元200具有4x电流流。因此，在省电模式中，I-DAC单元200的第一部分保持通电但电流不足。此外，由于一旦电容器关闭，就需要时间对其进行充电，因此使一部分DAC单元保持打开状态允许在重新启动其他单元时使用DAC。I-DAC单元200的一个优点是不使用新设备来添加功率节省模式。通过在电池内重新布线，可以实现省电模式。
粗实线202和粗虚线204示出了正常操作中输入电流的路径。在全功率模式下，由粗虚线表示的12i电流遵循Neg 206、Pos 208或零210开关电流路径线。特别是，16个电流源分离为左侧的14x电流(分离为12x和2x)和右侧的2x电流。在全功率模式下，14x电流通过I-DAC单元200行进至Neg 206、Pos 208或零210开关电流路径线。此外，在全功率模式下，2x电流流过LPz 212、Pos 214或Neg 216电流路径线中的一条，与14x电流流相结合，等于所需的16x电流。Neg 206和Neg 216电流路径线对应于3电平DAC的-1路径，而Pos 208和Pos 214电流路径线则对应于3电平DAC的+1路径。3电平DAC的零状态(0路径)是零210和LPz 212电流路径线或转储线。当I-DAC单元不使用时，零状态通常用于将顶部电流源短接至底部电流源。然而，当I-DAC断电时，重新启动I-DAC可能需要大量时间。
功率节省模式由图2中的实线粗线202示出。如粗虚线204所示，在I-DAC 200的零状态(0路径)下，当开关零210打开时，12x电流不具有电流流动路径。然而，14x输入电流的2x分流到LPz 212开关电流路径线，因此，尽管大多数I-DAC单元200断电，I-DAC单元仍继续运行并保持活动。这允许显著的功率节省，同时也允许I-DAC单元200在重新启动时快速加电。
因此，I-DAC单元200通常是16x DAC，分离为14x和2x。在功率节省模式中，4x用于保持I-DAC单元200有源。此外，在省电模式下，4x电源可用于对小电流表示的小信号执行操作，同时仍节省12x电流源。该比率特定于该示例，可以使用不同的比率。
图3A-3B示出了根据各种实施例的具有电流源302并且具有三个电势状态下的电流的传统三电平I-DAC 300。特别是，可以停用3电平I-DAC300中间的零路径304以降低功率。如图3B所示，简单的逻辑用于I-DAC单元300的切换决定。特别是，添加pwr_off NOR允许所有开关断开，消除任何电流路径。在此模式下，如果未选择两个共源共栅，共源共栅极可以关闭，从而关闭接地路径。放大器为开关产生栅极电压。在零状态和低功率模式下，两个z开关可以断开，导致I-DAC 300断电。在一些示例中，相同的时序可用于重新启用单元。
在一些示例中，在第一状态中，加1(+1)状态，PMOS电流流向outp，同时，NMOS电流从outn通过NMOS流向地。在第二状态，减1(-1)状态，当N个开关闭合时，电流从outp流向NMOS，并且PMOS电流流向outn。在第三状态(零状态)中，Z开关闭合，PMOS与NMOS接地短路。当I-DAC单元300不使用时，它处于零状态，并且电流单元不向outp或outn提供任何电流。因此，处于零状态的I-DAC单元300是功率有效的并且具有低噪声，但是它将电流向下浪费到地。在零状态下，当I-DAC单元300关闭时，需要很长时间才能打开。相反，图2中所示的I-DAC单元200可以根据需要快速打开。
图4A示出了根据本公开的各种实施例的用于DAC动态功率(DDP)操作的简化DAC结构400。DAC 400包括多个DAC单元，其中大多数被关闭，而一些保持打开。在各种实现中，DAC单元是I-DAC单元。在各种示例中，可以通过断开开关来断开电流，从而没有电流沿着线路流动(例如，参见图2、3A)。然而，当开关随后闭合以重新启动电流流时，在重新初始化之前存在延迟。DAC 400包括数字1x DEM模块402、最低有效位(LSB)单元段模块404、第一滤波器406、第二滤波器408和电流源生成器410(iref-gen)。电流源生成器410为LSB单元段模块404中的IDAC单元生成电压。DAC 400还包括数字4x DEM模块412、最高有效位(MSB)单元段模块414、多路复用器416、电荷放大器426和输出模块420。在一些示例中，电流源生成器410为MSB单元段模块414中的IDAC单元生成电压。在一些示例中，LSB单元段模块404包括4个、6个或8个DAC单元。在一些示例中，MSB单元段模块414包括32个DAC单元。在其他示例中，LSB单元段模块404和MSB单元段模块414可以包括任何选定数量的单元。通常，MSB单元段模块414包括比LSB单元段模块404更多的DAC单元。
如图4A所示，存在两个DEM模块：第一DEM模块402和第二DEM模块412。第一DEM模块402连接到LSB单元段模块404，并且第二DEM模块404连接到MSB单元段模块414。DAC动态电源系统使用DAC_pwr_off信号422关闭和打开MSB单元段模块414中的MSB单元，而LSB单元段模块404中的LSB单元保持打开。在各种示例中，在MSB单元块模块414中，所有或没有MSB单元可以打开。在一些示例中，MSB单元段模块414中的MSB单元的第一部分导通，而MSB单元中的剩余部分处于关闭状态。当一些MSB单元处于打开状态时，处于打开状态的MSB单元可以立即使用，而无需任何通电延迟。关闭选定的MSB单元可以显著节省功率。
如图4A所示，在多路复用器416和电荷放大器418周围画出虚线。在正常操作中，多路复用器416选择路径并将偏置直接过滤到MSB单元段模块414中的DAC单元中。当执行开关操作(例如，打开或关闭DAC单元，或打开或关闭电流源)时，电荷放大器418短暂地打开以进行操作，并且电荷放大器418帮助对与DAC单元相关联的大电容的栅极进行充电，以使DAC单元能够快速充电。在一些示例中，DAC单元快速充电并通电。在一些示例，DAC单元在断电时处理充电，以使其他单元不受干扰。
一旦操作完成，并且DAC单元被接通，多路复用器416切换回滤波器408，并且电荷放大器418被禁用。通常，滤波器406和408不提供太多电流，因此多路复用器切换到电荷放大器418以获得额外的电荷/电流，然后切换回连接到滤波器408的线路。以这种方式，电荷放大器418仅在需要时连接到DAC单元，因此放大器418本身不会对系统产生噪声。因此，电荷放大器418被接通以处理由DAC单元打开或关闭引起的偏置动态。这将干扰与仍然活动的单元隔离。此外，因为放大器418仅短暂地连接到DAC单元，并且放大器所驱动的单元处于零状态，所以从放大器418去除任何噪声要求。
根据一些实现，系统中存在延迟，使得当信号到达并且MSB单元段模块414中的单元将被通电时，放大器418被启用。参考图4B，DPM_amp_en 426是放大器418的输入，并且DPM_amp-en 426被接通以启用放大器418。然后，针对第一信号(＜0＞)接通chrg_sel输入信号chrg_sel＜0＞，使得多路复用器416将偏置线切换到电荷放大器418线。DAC_pwr_off信号422被输入到MSB单元段模块414，并且DAC_pwr_off＜1＞信号被接通以接通MSB单元分段模块414中的DAC单元的电流源，该电流源将被用于下一个输入信号(＜1＞)。然后，为下一个信号(＜1＞)接通chrg_sel输入信号chrg_sel＜1＞，使得DPM_amp_en保持激活并且多路复用器416保持在电荷放大器418线上。因此，电荷放大器418可以通过多路复用器416保持连接以进行顺序操作。在下一个输入信号(＜1＞)之后，DPM_amp_en被去激活，并且复用器416切换回到滤波器408的偏置线。
LSB单元段模块404和MSB单元段模块414的输出被输入到输出420。在一些示例中，输出420是调制器，并且它可以是D类调制器。在一些示例中，输出420是AB类输出。在一些示例中，输出420是耳机应用或扬声器。
根据各种示例，iref生成器410包括固定带隙电压，并且在一些示例中，iref生成器410从电压基准(例如固定带隙)生成偏置电压。来自iref生成器410的输出偏置电压用于偏置和控制来自LSB单元段模块404的DAC单元和MSB单元段模块414的DAC单元的输出电流。在一些示例中，当输入信号高于选定阈值时，LSB模块组合电流与来自MSB单元段模块414的DAC单元的输出电流组合。在一些示例中，在输出420处组合电流。在一些实现中，然后将输出420处的组合电流转换回电压域。
图4B和4C示出了用于接合单元和逻辑结构并去激活零路径的I-DAC定时。特别地，图4B示出了用于关闭设备的时序图450，而图4C示出了打开设备的时序表460。注意两个时序图450、460之间的Dac_pwr_off＜1＞和Dac_pwr_off＜2＞位的差异。
图3C中示出了用于接合单元和逻辑结构以及去激活零路径的I-DAC定时。
DAC分离器旁通
根据各种实现，3电平I-DAC 200用于包括噪声分离器的电路架构中，例如图1所示的回放路径系统架构100。在一些示例中，噪声分离器是旁路分离器。图5示出了根据本公开的各种实施例的逐样本旁路分离器500的示例。逐样本旁路分离器500接收8位输入信号502，其可以被引导到两条输出线之一。
第一输出线是噪声分离器输出线504，并且第二输出线是原始DAC输出线506。旁路分离器500将较大的信号引导到噪声分离器输出线504，在那里信号被分成3位信号和6位信号。旁路分离器500将小信号引导到原始DAC输出线506，在那里信号直接通过旁路分离器500，绕过噪声分离器输出线504。
对于小信号，只有8位输入信号的最低有效位(LSB)包含信息，并且这些位通过噪声分离器。特别地，原始DAC输出线506通过4位，即输入信号502的4个最低有效位。对于大输入信号，最低有效位和最高有效位(MSB)都包含信息，因此大输入信号在噪声分离器输出线504处被分离，其将信号分成6位和3位，保持输入数据。旁路分离器在逐个采样的基础上将信号引导通过噪声分离器线504或引导到原始DAC线506。在一个示例中，如果信号小于3个代码，则使用原始DAC输出线506，绕过噪声分离器。如果信号等于或大于3个代码，则使用噪声分离器线504。在一些示例中，如果信号等于3或更大的值，则代码值是数字输入。在一些示例中，∑-Δ环用于分离噪声分离器线504的信号。
在一些实施方式中，即使在不使用噪声分离器的情况下，噪声分离器仍在持续运行，以便在大信号到达时做好准备。在每个时钟周期，确定数据信号是通过噪声分离器还是旁路线路。具体地，基于内插器102处的输入，可以确定数据信号是否将通过噪声分离器线504或原始DAC/旁路线506。在一些示例中，MSB(最高有效位)在模拟侧被选通。
根据一些实现，返回参考图1，扰频器110a、110b、110c包括连接到噪声分离器106中的6位数据线的动态元件匹配(DEM)模块。在一些示例中，数字端的DEM被冻结在先前的状态。DEM的输入取决于旁路分离器接收的数据信号。
返回参考图4A，当旁路分离器500旁路噪声分离输出线504并将小信号引导到原始DAC输出线506时，DAC 400可以接收输入信号小的信息，并关闭MSB单元段模块414中的单元的电流。因此，当旁路分离器500进入低功率模式时，DAC 400也可以被置于低功率模式。
DSB和DDP
图6示出了根据本公开的各种实施例的用于DAC分离器旁路(DSB)和DAC动态功率(DDP)模式的延迟(和保持)系统600。系统600的输入是DAC调制器602。在一些示例中，DAC调制器602类似于图1的调制器104。调制器602的输出被分成多条线。第一线路连接到电平检测器604。分离器旁路依赖于输入的电平检测。电平检测器604确定DAC调制器输出的电平。通常，延迟(和保持)系统600示出了用于确定是否不使用某些单元的系统以及用于确定是否关闭DAC MSB单元段模块(例如图4A的MSB单元分段模块414)中的一个或多个DAC单元的系统。
如果电平高于所选阈值，则来自电平检测器604的信号被输出到高于阈值模块608，其启用DDP状态机612的高电平并触发未使用的跳闸块614。如果电平检测器604处的电平低于所选阈值，则来自电平检测器604的信号被输出到延迟器606。延迟在选定的时间段内禁用高级。在所选择的时间段之后，如果信号的电平继续低于所选择的阈值，则来自延迟器606的信号被输出到低于阈值模块610，其禁用高电平。在一些示例中，禁用高级允许即将到来的DAC的MSB单元段模块中的一个或多个单元断电。DDP状态机612向DAC单元输出关于功率控制的指令。在一些示例中，禁用高级触发未使用的跳闸块614的使用。DAC未使用跳闸块614可以用信号通知DAC DEM不使用某些DAC单元。
来自DAC调制器的其他线路被输入到延迟620，延迟620允许DAC单元功率控制的前瞻。特别是，延迟提供了即将到来的大信号的警告，允许任何已断电的DAC单元再次通电。DAC调制器输出信号然后被输入到分离器622，分离器622可以响应来自DSB触发模块614的输出。分离器622使用旁路使能信号来确定信号是否可以仅使用最低有效位来旁路噪声分路线，如上文关于图5所讨论的。因此，分离器622输出截断数据或分离器数据。来自分离器622的输出被输入到DEM模块624，并且DEM模块输出被输入至DAC。
本文所示的解决方案的一个优点是它们是低功率、高性能、鲁棒系统和在模式之间切换的方法。
DDP和DSB的系统定时示例
图7A-7B示出了根据本公开的各种实施例的DDP和DSB系统的总体定时的示例。如图7A的顶部所示，虚线702表示输入/超前信号，并且实线704表示输出/延迟信号。直虚线710是所选阈值，低于该阈值DDP系统进入省电模式，关闭一个或多个MSB单元段模块DAC。如定时条714所示，在输入/超前信号702下降到阈值710以下之后不久，DAC动态功率模式被开启。类似地，在输入/超前信号702降低到阈值710之下之后不久，DSB旁路模式被开启。
图7A中的底线720列出了在DDP模式系统中通电的DAC单元的数量。在第一时间段722a期间，32个DAC单元通电。然后，DAC_pwr_off[0]信号开启，触发14个MSB单元段模块DAC的断电。因此，在底线720中的第二时间段722b期间，18个DAC单元被通电。然后，第二DAC_pwr_off[1]信号被接通，触发14个MSB单元段模块DAC的断电。因此，在底线720中的第三时间段722c期间，4个DAC单元被通电。在第三时间段722c结束时，DAC_pwr_off[0]信号被关断，并且在第四时间段722d中，14个DAC单元再次接通，导致18个DAC单元通电，在第五时间段722e中，又接通14个DAC单元，导致32个DAC单元通电。在第五时段722e中，关闭DDP模式。
如图7B所示，在第一窗口754期间，输入数据信号752是大于所选阈值760的大信号。然后，在第二窗口756期间，输入信号752减小并下降到所选阈值760以下。当输入数据信号752在第二窗口756期间变为小信号时，MSB单元有资格被禁用。为了进入这种操作模式，有阈值检测器和/或包络检测器，用于检测分路器是处于大信号模式还是小信号模式。然后，在MSB单元可以在时段766中被禁用之前，有延迟时段764来确定输入信号752是否将保持小，并且分路器是否可以保持在小信号(低功率)模式。如图7B的底部所示，如虚线770所示，存在超前，以确定大信号是否即将到来。粗线772示出了输出/延迟信号。如图7B所示，在第三窗口758期间，在图的左侧出现大信号。该等待时间可用于确定信号何时将增加到阈值760以上并指示模式切换。在第三窗口758中，DAC返回到正常操作。根据各种实施方式，一些独特的特征是数据相关的位启动、数据相关的段激活、快速激活中止序列和完成前激活序列的反转。
本文所示的解决方案的一个优点是它们是低功率、高性能、鲁棒系统和在模式之间切换的方法。
变更和实施
图8是根据本文公开的任何实施例的示例性电气设备800的框图，其可以包括一个或多个D类驱动器。图8中示出了包括在电气设备800中的多个组件，但是这些组件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备800中的一些或所有组件可以附接到一个或多个主板。在一些实施例中，这些组件中的一些或全部被制造到单个芯片上系统(SoC)管芯上。
此外，在各种实施例中，电气设备800可以不包括图8所示的一个或多个组件，但是电气设备800可包括用于耦合到一个或更多个组件的接口电路。例如，电子设备800可以不包括显示设备806，而是可以包括显示设备接口电路(例如，连接器和驱动器电路)，显示设备806可以耦合到该显示设备接口。在另一组示例中，电气设备800可以不包括音频输入设备824或音频输出设备808，而是可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备824或音频输出设备808可以耦合到该接口电路。
电子设备800可以包括处理设备802(例如一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或者存储器中的其他电子数据的任何设备或设备的一部分。处理设备802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。电气设备800可以包括存储器804，存储器804本身可以包括一个或多个存储器设备，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器804可以包括与处理设备802共享管芯的存储器。该存储器可以用作高速缓冲存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移力矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，电子设备800可以包括通信芯片812(例如，一个或多个通信芯片)。例如，通信芯片812可以被配置为管理用于向和从电子设备800传输数据的无线通信。术语“无线”及其衍生物可用于描述电路、设备、系统、方法、技术、通信信道等，这些电路、设备和系统可通过非固体介质使用调制电磁辐射来传输数据。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片812可以实现多个无线标准或协议中的任何一个，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修正案)、长期演进(LTE)项目以及任何修正案、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容宽带无线接入(BWA)网络通常被称为WiMAX网络，这是微波接入全球互通的首字母缩写，是通过IEEE 802.16标准一致性和互操作性测试的产品的认证标志。通信芯片812可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片812可以根据增强型数据GSM演进(EDGE)、GSMEDGE无线接入网络(GERAN)、通用陆地无线接入网络、或演进型UTRAN(E-UTRAN)来操作。通信芯片812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其衍生物以及被指定为3G、4G、5G等的任何其他无线协议来操作。在其他实施例中，通信芯片812可以根据其他无线协议进行操作。电子设备800可以包括天线822，以便于无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片812可以管理有线通信，例如电、光或任何其他合适的通信协议(例如以太网)。如上所述，通信芯片812可以包括多个通信芯片。例如，第一通信芯片812可专用于诸如Wi-Fi或蓝牙的较短距离无线通信，而第二通信芯片812可专用于例如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等的较远距离无线通信。在一些实施例中，第一通信芯片812可专用于无线通信，而第二通信芯片812可专用于有线通信。
电气设备800可以包括电池/电源电路814。电池/电源电路814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备800的组件耦合到与电气设备800分离的能量源(例如，AC线路功率)的电路。
电子设备800可以包括显示设备806(或如上所述的相应接口电路)。显示设备806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备800可以包括音频输出设备808(或如上所述的相应接口电路)。音频输出设备808可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
电子设备800可以包括音频输入设备824(或如上所述的相应接口电路)。音频输入设备824可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电子设备800可以包括GPS设备810(或如上所述的相应接口电路)。GPS设备810可以与基于卫星的系统通信，并且可以接收电子设备800的位置，如本领域已知的。
电气设备800可包括另一输出设备810(或如上所述的相应接口电路)。其他输出设备810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机或附加存储设备。
电气设备800可包括另一输入设备820(或如上所述的相应接口电路)。其他输入设备820的示例可以包括加速计、陀螺仪、指南针、图像捕获设备、键盘、光标控制设备(例如鼠标、触笔、触摸板、条形码读取器、快速响应(QR)代码读取器、任何传感器或射频识别(RFID)读取器)。
电气设备800可以具有任何期望的形状因素，例如手持或移动电气设备(例如，手机、智能电话、移动互联网设备、音乐播放器、平板电脑、膝上型电脑、上网本电脑、超级笔记本电脑、个人数字助理(PDA)、超级移动个人电脑等)、，服务器设备或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数码录像机或可穿戴电子设备。在一些实施例中，电子设备800可以是处理数据的任何其他电子设备。
选择示例
示例1提供一种3电平数模转换器(DAC)，包括：多个电流源，每个电流源具有电流流，其中所述多个电流流包括电流源的第一子集和电流源的第二子集；用于所述第一电流源子集的第一正电流路径，其中所述第一正电流路径包括第一开关；用于所述第一电流源子集的第一负电流路径，其中所述第一正电流路径包括第二开关；用于第一电流源子集的第一部分的零状态电流路径，其中所述零状态电流路径是转储路径，并且其中所述零状态电流路径包括第三开关；以及用于所述第一电流源子集的第二部分的旁路电流路径，其中所述零状态电流路径包括第四开关，其中当所述第三开关闭合时，所述第四开关闭合，并且其中所述旁路电流路径被配置成将所述电流源的第二部分从所述转储路径分流，从而保持所述DAC通电。
示例2提供了根据前述和/或以下示例中的任何一个的转换器，还包括用于第二电流源子集的第二正电流路径，其中第二正电流路径包括第五开关，并且其中当第一开关闭合时，第五开关闭合。
示例3提供了根据前述和/或以下示例中任何一个的转换器，还包括正输出，其中正输出包括第一正电流路径输出和第二正电流路径输入。
示例4提供了根据前述和/或以下示例中的任何一个的转换器，还包括用于第二电流源子集的第二负电流路径，其中第二负电流路径包括第六开关，并且其中当第二开关闭合时，第六开关闭合。
示例5提供了根据前述和/或以下示例中任何一个的转换器，还包括负输出，其中负输出包括第一负电流路径输出和第二负电流路径输出。
示例6提供了根据前述和/或以下示例中的任何一个的转换器，还包括用于第二电流源子集的零状态电流路径，其中第二零状态电流路径包括第七开关，并且其中当第三开关闭合时，第七开关闭合。
示例7提供了根据前述和/或以下示例中任何一个的转换器，其中多个电流源包括来自离散元件模型模块的输出。
示例8提供一种用于将数字信号转换为模拟信号的系统，包括输入信号；耦合到所述输入信号的第一多个数模转换器(DAC)单元，其中所述第一多个DAC单元保持通电；第二多个DAC单元，其中所述多个第二DAC单元中的一个被配置为当所述输入信号低于所选阈值时被断电；电荷放大器，被配置为向所述第二多个DAC单元中的断电的DAC单元提供电荷；以及多路复用器，耦合到所述电荷放大器和所述第二多个DAC单元，其中，当所述输入信号上升到所选阈值以上时，所述多路复用器被配置为将所述电荷放大器电荷连接到所述第二多个DAC单元的断电的DAC单元，其中所述电荷放大器电荷对所述第二多个DAC单元中的断电的DAC单元充电。
示例9提供了根据前述和/或以下示例中任何一个的系统，还包括用于确定输入信号何时将上升到所选阈值以上的超前元件。
示例10提供了根据前述和/或以下示例中任何一个的系统，还包括耦合到第一多个DAC单元的滤波器，其中多路复用器进一步耦合到滤波器。
示例11提供了根据前述和/或以下示例中任何一个的系统，其中多路复用器输入是电荷放大器电荷和滤波器输出之一。
在前面的讨论中，可以参考形成本公开的一部分的附图，其中相同的数字自始至终表示相同的部分，并且其中通过示例的方式示出了可以实践本公开的主题的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，前面的详细描述不应局限于此。
就本公开而言，短语“A或B”是指(A)、(B)或(A和B)。就本公开而言，短语“A、B或C”是指(A)、(B)、(C)、(A和B)、“A和C”、“B和C”或(A、B和C)。
描述可以使用短语“在实施例中”或“在实施方案中”，这些短语可以分别指代相同或不同的实施方案中的一个或多个。此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义词。
此处可使用术语“与…耦合”及其衍生物。“耦合”可能指以下一项或多项。“耦合”可能意味着两个或多个元件直接物理或电接触。然而，“耦合”也可能意味着两个或多个元件间接地彼此接触，但仍然彼此协作或相互作用，并且可能意味着一个或更多个其他元件耦合或连接在被称为彼此耦合的元件之间。术语“直接耦合”可能意味着两个或多个元件直接接触。
各种操作可以以最有助于理解所要求保护的主题的方式依次描述为多个离散操作。然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。
如本文所使用的，术语“模块”可以指代专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或组)或存储器(共享、专有或组)、组合逻辑电路或提供所述功能的其他适当组件，或者是其一部分或包括其。
各种实施例可以包括上述实施例的任何适当组合，包括以上结合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/或”)。此外，一些实施例可以包括一个或多个制造物品(例如，非暂时性计算机可读介质)，其上存储有指令，当指令被执行时，所述指令导致任何上述实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当装置的设备或系统。
对所示实施例的上述描述，包括在摘要中描述的内容，并不旨在穷尽或限制所公开的精确形式。尽管本文出于说明性目的描述了各种实施例或概念的具体实现和示例，但如相关领域技术人员将认识到的，各种等效修改可能是可能的。这些修改可以根据上述详细描述、摘要、附图或权利要求进行。
在描述了本申请的技术的几个方面和实施例之后，应当理解，本领域普通技术人员将容易发生各种改变、修改和改进。这种改变、修改、改进旨在在本申请中描述的技术的精神和范围内。例如，本领域普通技术人员将容易地设想用于执行本文描述的功能和/或获得结果和/或一个或多个优点的各种其他装置和/或结构，并且这种变化和/或修改中的每一个都被认为在本文描述的实施例的范围内。
本领域技术人员将认识到，或能够仅使用常规实验来确定本文所描述的特定实施例的许多等效物。因此，应当理解，上述实施例仅以示例的方式呈现，并且在所附权利要求及其等效物的范围内，可以以不同于具体描述的方式实践本发明的实施例。此外，本文所述的两个或多个特征、系统、物品、材料、套件和/或方法的任何组合，如果这些特征、系统，物品、材料，套件和/或者方法不是相互不一致的，则包括在本公开的范围内。
上述概述了本文公开的主题的一个或多个实施例的特征。提供这些实施例以使本领域普通技术人员(PHOSITA)能够更好地理解本公开的各个方面。可以引用某些众所周知的术语以及底层技术和/或标准，而无需详细描述。预计PHOSITA将拥有或有权获得足以实践本公开的教导的那些技术和标准的背景知识或信息。
PHOSITA将理解，他们可以容易地将本公开用作设计或修改其他工艺、结构或变体的基础，以实现本文所介绍的实施例的相同目的和/或实现相同优点。PHOSITA还将认识到，这样的等效构造并不脱离本公开的精神和范围，并且它们可以在不脱离本公开精神和范围的情况下进行各种改变、替换和改变。
上述实施例可以多种方式中的任何方式实现。涉及过程或方法的执行的本申请的一个或多个方面和实施例可以利用可由设备(例如，计算机、处理器或其他设备)执行的程序指令来执行或控制过程或方法。
在这方面，各种发明概念可以体现为用一个或多个可编程门阵列或其他半导体器件中的电路配置或其他有形计算机存储介质编码的计算机可读存储介质(或多个计算机可读存储媒体)(例如，计算机存储器、一个或更多个软盘、光盘、光盘、磁带、闪存、或其他有形的计算机存储介质)当在一个或多个计算机或其他处理器上执行时，执行实现上述各种实施例中的一个或更多个的方法的程序。
一个或多个计算机可读介质可以是可传送的，使得存储在其上的程序可以被加载到一个或更多个不同的计算机或其他处理器上，以实现上述各个方面。在一些实施例中，计算机可读介质可以是非暂时性介质。
注意，上面参考图讨论的活动适用于涉及信号处理(例如，手势信号处理、视频信号处理、音频信号处理、模数转换、数模转换)的任何集成电路，特别是那些可以执行专用软件程序或算法的集成电路，其中一些可以与处理数字化实时数据相关联。
在一些情况下，本公开的教导可以被编码成一个或多个有形的、非暂时性的计算机可读介质，其上存储有可执行指令，当执行时，可执行指令指示可编程设备(例如处理器或DSP)执行本文公开的方法或功能。在本文的教导至少部分地体现在硬件设备(例如ASIC、IP块或SoC)中的情况下，非暂时性介质可以包括硬件设备硬件，该硬件设备硬件被编程以执行本文公开的方法或功能。还可以以寄存器传输级(RTL)或其他硬件描述语言(例如VHDL或Verilog)的形式来实践所述教导，其可以用于编程制造过程以产生所公开的硬件元件。
在示例实现中，本文概述的处理活动的至少一些部分也可以在软件中实现。在一些实施例中，这些特征中的一个或多个可以在所公开的附图的元件外部提供的硬件中实现，或者以任何适当的方式合并以实现预期的功能。各种组件可以包括软件(或往复软件)，其可以进行协调以实现本文所概述的操作。在其他实施例中，这些元件可以包括促进其操作的任何合适的算法、硬件、软件、组件、模块、接口或对象。
任何适当配置的处理器组件可以执行与数据相关联的任何类型的指令，以实现本文详述的操作。本文中公开的任何处理器都可以将元素或物品(例如，数据)从一种状态或事物转换为另一状态或事物。在另一示例中，本文概述的一些活动可以用固定逻辑或可编程逻辑(例如，由处理器执行的软件和/或计算机指令)来实现，电可擦除可编程只读存储器(EEPROM))、包括数字逻辑、软件、代码、电子指令、闪存、光盘、CD-ROM、DVD-ROM、磁卡或光学卡、适合于存储电子指令的其他类型的机器可读介质或其任何适当组合的ASIC。
在操作中，处理器可以将信息存储在任何合适类型的非暂时性存储介质(例如，随机存取存储器(RAM)、只读存储器(ROM)、FPGA、EPROM、电可擦除可编程ROM(EEPROM)等)、软件、硬件中，或者存储在任何其他合适的组件、设备、元件或对象中，在适当的情况下并基于特定需要。此外，基于特定需求和实现，可以在任何数据库、寄存器、表、高速缓存、队列、控制列表或存储结构中提供在处理器中跟踪、发送、接收或存储的信息，所有这些都可以在任何合适的时间段中引用。
本文所讨论的任何存储器项都应被理解为包含在广义术语“存储器”内类似地，本文所述的任何潜在处理元件、模块和机器应被理解为包含在广义术语“微处理器”或“处理器”内此外，在各种实施例中，这里描述的处理器、存储器、网卡、总线、存储设备、相关外围设备和其他硬件元件可以由处理器、存储器和其他相关设备实现，这些处理器、存储器以及其他相关设备由软件或固件配置以仿真或虚拟化这些硬件元件的功能。
此外，应当理解，作为非限制性示例，计算机可以以多种形式中的任何形式实现，例如机架式计算机、台式计算机、膝上型计算机或平板计算机。此外，计算机可以嵌入通常不被视为计算机但具有适当处理能力的设备中，包括个人数字助理(PDA)、智能电话、移动电话、iPad或任何其他适当的便携式或固定电子设备。
此外，计算机可以具有一个或多个输入和输出设备。除其他外，这些设备可用于呈现用户界面。可用于提供用户界面的输出设备的示例包括用于输出的视觉呈现的打印机或显示屏以及用于输出的听觉呈现的扬声器或其他声音生成设备。可用于用户界面的输入设备的示例包括键盘和定点设备，例如鼠标、触摸板和数字化平板电脑。作为另一示例，计算机可以通过语音识别或以其他可听格式接收输入信息。
这些计算机可以通过一个或多个网络以任何合适的形式互连，包括局域网或广域网，例如企业网络，以及智能网络(IN)或因特网。这样的网络可以基于任何合适的技术并且可以根据任何合适的协议操作，并且可以包括无线网络或有线网络。
计算机可执行指令可以是由一个或多个计算机或其他设备执行的许多形式，例如程序模块。通常，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等。通常，在各种实施例中，程序模块的功能可以根据需要进行组合或分布。
本文中的术语“程序”或“软件”在一般意义上是指可用于对计算机或其他处理器进行编程以实现上述各个方面的任何类型的计算机代码或计算机可执行指令集。此外，应当理解，根据一个方面，当执行本申请的方法时，一个或多个计算机程序不需要驻留在单个计算机或处理器上，而是可以以模块化的方式分布在多个不同的计算机或处理器之间，以实现本申请的各个方面。
此外，数据结构可以以任何合适的形式存储在计算机可读介质中。为了简化说明，可以将数据结构显示为具有通过数据结构中的位置相关的字段。这样的关系同样可以通过在计算机可读介质中为字段分配存储位置来实现，所述存储位置传达字段之间的关系。然而，可以使用任何合适的机制来建立数据结构的字段中的信息之间的关系，包括通过使用指针、标签或建立数据元素之间的关系的其他机制。
当以软件实现时，软件代码可以在任何合适的处理器或处理器集合上执行，无论是在单个计算机中提供还是分布在多个计算机之间。
实现本文所描述的全部或部分功能的计算机程序逻辑以各种形式体现，包括但不限于源代码形式、计算机可执行形式、硬件描述形式和各种中间形式(例如，掩码工作或由汇编程序、编译器、链接器或定位器生成的形式)。在一个示例中，源代码包括以各种编程语言实现的一系列计算机程序指令，诸如目标代码、汇编语言或高级语言，诸如OpenCL、RTL、Verilog、VHDL、Fortran、C、C++、JAVA或HTML，用于各种操作系统或操作环境。源代码可以定义和使用各种数据结构和通信消息。源代码可以是计算机可执行的形式(例如，经由解释器)，或者源代码可以被转换(例如，通过翻译器、汇编程序或编译器)为计算机可执行形式。
在一些实施例中，可以在相关电子设备的板上实现图中的任意数量的电路。该板可以是通用电路板，该通用电路板可以保持电子设备的内部电子系统的各种组件，并且进一步为其他外围设备提供连接器。更具体地，板可以提供电连接，通过该电连接，系统的其他部件可以进行电通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、存储器元件等可以基于特定的配置需求、处理需求、计算机设计等适当地耦合到板。
诸如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备等其他组件可以作为插件卡、通过电缆连接到板上，或者集成到板本身中。在另一示例实施例中，图的电路可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关组件和电路的设备)，或者被实现为电子设备的应用特定硬件中的插件模块。
注意，对于本文提供的众多示例，可以根据两个、三个、四个或更多个电组件来描述交互。然而，这样做只是为了清楚和举例。应当理解，该系统可以以任何合适的方式被合并。沿着类似的设计备选方案，图中所示的任何组件、模块和元件可以以各种可能的配置组合，所有这些都清楚地在本公开的广泛范围内。
在某些情况下，通过仅参考有限数量的电气元件，可以更容易地描述给定流集合的一个或多个功能。应当理解，图及其教导的电路是容易扩展的，并且可以容纳大量组件以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制电路的范围或抑制电路的广泛教导，因为电路可能应用于无数其他架构。
此外，如所描述的，一些方面可以体现为一个或多个方法。作为方法的一部分执行的动作可以以任何合适的方式排序。因此，可以构造实施例，其中以不同于所示的顺序执行动作，这可以包括同时执行一些动作，即使在说明性实施例中被示为顺序动作。
术语的解释
本文定义和使用的所有定义应理解为控制字典定义、通过引用合并的文件中的定义和/或定义术语的普通含义。除非上下文另有明确要求，否则在整个说明书和权利要求中：
“包括”、“包含”等应解释为具有包容性，而非排他性或穷尽性；也就是说，在“包括但不限于”的意义上。
“连接”、“耦合”或其任何变体是指两个或多个元件之间的直接或间接连接或耦合；元件之间的耦合或连接可以是物理的、逻辑的或其组合。
“此处”、“上方”、“下方”以及类似含义的词语用于描述本规范时，应指本规范的整体，而非本规范的任何特定部分。
“或”是指两个或多个项目的列表，包括对该词的以下所有解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。
单数形式“一个”、“一种”和“所述”也包括任何适当的复数形式的含义。
指示方向的单词，如“垂直”、“横向”、“水平”、“向上”、“向下”、“向前”、“向后”、“向内”、“向外”、“垂直”和“横向”，“左”、“右”、“前”、“后”、“上”，“下”、“上方”、“下方”等，在本说明书和任何随附权利要求(如果存在)中使用的装置取决于所描述和图示的装置的特定取向。本文所描述的主题可以采取各种替代取向。因此，这些方向性术语没有严格定义，不应狭义解释。
本说明书和权利要求书中使用的不确定条款“一个”和“一种”，除非明确相反，应理解为“至少一个”。
此处在说明书和权利要求中使用的短语“和/或”应理解为指如此结合的元素中的“一个或两个”，即，在某些情况下结合存在而在其他情况下分离存在的元素。用“和/或”列出的多个元素应以相同的方式进行解释，即“一个或多个”元素如此结合。
除“和/或”条款明确标识的元素外，其他元素可以可选地存在，无论是否与明确标识的那些元素相关。因此，作为非限制性示例，在一个实施例中，当与诸如“包含”之类的开放式语言结合使用时，对“A和/或B”的引用可以仅指A(可选地包括除B之外的元素)；在另一个实施例中仅限于B(可选地包括除A以外的元素)；在又一实施例中，连接到A和B两者(可选地包括其他元件)；等。
如本文在说明书和权利要求书中所使用的，短语“至少一个”，参考一个或多个元素的列表，应理解为指从元素列表中的任何一个或更多个元素中选择的至少一个元素，但不一定包括元素列表中具体列出的每个元素中的至少一个，并且不排除元素列表中的元素的任何组合。该定义还允许元素可选地存在于短语“至少一个”所指的元素列表中特定标识的元素之外，无论是否与特定标识的那些元素相关。
因此，作为非限制性示例，在一个实施例中，“A和B中的至少一个”(或等效地，“A或B中的一个”，或等效地“A和/或B中至少一个)可以指至少一个，可选地包括多于一个的A，而不存在B(并且可选地包括除B之外的元素)；在另一实施例中，至少一种，任选地包括多于一种的B，不存在A(并且任选地包括除A以外的元素)；在又一实施例中，涉及至少一种，可选地包括多于一种的A，以及至少一种可选地包括少于一种的B(并且可选地包括其他元素)；等。
如本文所用，除非另有说明，术语“双方”应包含在内。例如，“A和B之间”包括A和B，除非另有说明。
此外，此处使用的措辞和术语是为了描述的目的，不应被视为限制。本文中使用的“包括”、“含有”或“具有”、“包含”、“涉及”及其变体，是指包含其后列出的项目及其等价物以及其他项目。
在权利要求书中以及在上述说明书中，所有过渡短语如“包含”、“包括”、“携带”、“具有”、“包含”和“涉及”、“持有”、“组成”等都应理解为是开放的，即指包括但不限于。只有过渡短语“由”和“主要由”应分别为封闭或半封闭过渡短语。
本领域技术人员可以确定许多其他的改变、替换、变化、变更和修改，并且本公开意图包括落入所附权利要求范围内的所有这些改变、替代、变化、修改和修改。
为了协助美国专利和商标局(USPTO)以及本申请中任何专利的任何读者解释本申请所附权利要求，申请人希望注意，申请人：(a)不打算引用本申请提交之日存在的《美国法典》第35篇第112(f)节中的任何附加权利要求，除非在特定权利要求中专门使用了“手段”或“步骤”；以及(b)不打算通过公开内容中的任何陈述，以所附权利要求中未另行反映的任何方式限制本公开内容。
因此，本发明不应被认为局限于上述特定实施例。对本发明所针对的本领域技术人员来说，在审查本公开之后，本发明可适用的各种修改、等效方法以及多种结构将是显而易见的。

Claims (20)

1.一种3电平数模转换器(DAC)，包括：
多个电流源，每个电流源具有电流流，其中所述多个电流源包括电流源的第一子集和电流源的第二子集；
用于所述第一电流源子集的第一正电流路径，其中所述第一正电流路径包括第一开关；
用于所述第一电流源子集的第一负电流路径，其中所述第一负电流路径包括第二开关；
用于所述第一电流源子集的第一部分的零状态电流路径，其中所述零状态电流路径是转储路径，并且其中所述零状态电流路径包括第三开关；和
用于所述第一电流源子集的第二部分的旁路电流路径，其中所述零状态电流路径包括第四开关，其中当所述第三开关闭合时所述第四开关闭合，并且其中所述旁路电流路径被配置为将所述第一电流源子集的所述第二部分从所述转储路径分流，从而保持所述DAC通电。
2.根据权利要求1所述的DAC，还包括用于所述第二电流源子集的第二正电流路径，其中所述第二正电流路径包括第五开关，并且其中当所述第一开关闭合时，所述第五开关闭合。
3.根据权利要求2所述的DAC，还包括正输出，其中所述正输出包括第一正电流路径输出和第二正电流路径输出。
4.根据权利要求1所述的DAC，还包括用于所述第二电流源子集的第二负电流路径，其中所述第二负电流路径包括第六开关，并且其中当所述第二开关闭合时，所述第六开关闭合。
5.根据权利要求3所述的DAC，还包括负输出，其中所述负输出包括第一负电流路径输出和第二负电流路径输出。
6.根据权利要求1所述的DAC，还包括用于所述第二电流源子集的零状态电流路径，其中所述第二零状态电流路径包括第七开关，并且其中当所述第三开关闭合时，所述第七开关闭合。
7.根据权利要求1所述的DAC，其中所述多个电流源包括来自离散元件模型模块的输出。
8.根据权利要求1所述的DAC，还包括多个晶体管，其中所述多个晶体管中的每一个耦合到所述多个电流源中的相应电流源，并且其中所述多个晶体管中的每一个被配置为接通所述相应电流源并断开所述相应的电流源。
9.根据权利要求8所述的DAC，其中所述多个晶体管被配置为通过调节各自的栅极电压来接通和断开各自的电流源。
10.根据权利要求1所述的DAC，其中所述第一正电流路径和所述第一负电流路径中的至少一个被配置为切换方向。
11.根据权利要求1所述的DAC，还包括耦合到所述第一电流源子集的第二部分的电荷放大器，其中所述电荷放大器向所述第一电流源子集的第二部分提供额外电荷，并且其中所述电荷放大器在选定的时间段内接通。
12.一种用于将数字信号转换成模拟信号的系统，包括：
输入信号；
耦合到所述输入信号的第一多个数模转换器(DAC)单元，其中所述第一多个DAC单元保持通电；
第二多个DAC单元，其中所述多个第二DAC单元中的一个被配置为当所述输入信号低于所选阈值时被断电；
电荷放大器，被配置为向所述第二多个DAC单元中的断电的DAC单元提供电荷；和
多路复用器，耦合到所述电荷放大器和所述第二多个DAC单元，其中，当所述输入信号上升到所述选定阈值以上时，所述多路复用器被配置为将所述电荷放大器电荷连接到所述第二多个DAC单元的断电的DAC单元，其中所述电荷放大器电荷对所述第二多个DAC电池的断电的DAC单元进行充电。
13.根据权利要求12所述的系统，还包括用于确定所述输入信号何时将上升到所选阈值以上的超前元件。
14.根据权利要求12所述的系统，还包括耦合到所述第一多个DAC单元的滤波器，其中所述多路复用器进一步耦合到所述滤波器。
15.根据权利要求14所述的系统，其中所述多路复用器输入是所述电荷放大器电荷和滤波器输出之一。
16.一种用于数模转换的方法，包括：
接收多个输入电流流，其中所述多个输入电流流包括所述输入电流流的第一子集和所述输入电流流的第二子集；和
选择多个电流路径中的一个，其中：
选择所述多个电流路径中的第一正电流路径，包括闭合第一开关；
选择所述多个电流路径中的第一负电流路径，包括闭合第二开关；
选择所述多个电流路径中的零状态电流路径，包括：闭合第三开关，使所述输入电流流的第一子集的第一部分跟随转储路径，以及闭合第四开关，使所述输入电流流的第一子集的第二部分从所述转储路径分流，从而保持所述DAC通电。
17.根据权利要求16所述的方法，其中选择所述零状态电流路径还包括关断所述输入电流流的第一子集的第二部分。
18.根据权利要求16所述的方法，还包括基于输入信号状态触发所述输入电流流的第一子集的第二部分的接通。
19.根据权利要求16所述的方法，其中选择第一正电流路径还包括通过闭合第五开关来选择第二正电流路径。
20.根据权利要求16所述的方法，其中选择第一负电流路径还包括通过闭合第六开关来选择第二负电流路径。
CN202180056143.2A 2020-08-10 2021-08-07 增强δ-∑转换器噪声性能的系统和方法 Pending CN116097567A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063063546P 2020-08-10 2020-08-10
US63/063,546 2020-08-10
US17/395,983 2021-08-06
US17/395,983 US11658678B2 (en) 2020-08-10 2021-08-06 System and method to enhance noise performance in a delta sigma converter
US17/396,014 US11509327B2 (en) 2020-08-10 2021-08-06 System and method to enhance noise performance in a delta sigma converter
US17/396,014 2021-08-06
PCT/US2021/045127 WO2022035715A1 (en) 2020-08-10 2021-08-07 System and method to enhance noise performance in a delta sigma converter

Publications (1)

Publication Number Publication Date
CN116097567A true CN116097567A (zh) 2023-05-09

Family

ID=80114029

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202180056143.2A Pending CN116097567A (zh) 2020-08-10 2021-08-07 增强δ-∑转换器噪声性能的系统和方法
CN202180056222.3A Pending CN116114177A (zh) 2020-08-10 2021-08-07 增强δ-∑转换器噪声性能的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180056222.3A Pending CN116114177A (zh) 2020-08-10 2021-08-07 增强δ-∑转换器噪声性能的系统和方法

Country Status (5)

Country Link
US (2) US11509327B2 (zh)
KR (2) KR20230042522A (zh)
CN (2) CN116097567A (zh)
DE (2) DE112021004231T5 (zh)
WO (2) WO2022035717A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569839B1 (en) * 2021-11-12 2023-01-31 Ess Technology, Inc. Method and apparatus for enhancing dynamic range in a digital-to-analog conversion circuit
US20250141467A1 (en) * 2023-10-31 2025-05-01 Avago Technologies International Sales Pte. Limited System and method for multi-dimensional digital-to-analog converter (dac)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60018177T2 (de) 2000-08-04 2005-06-30 Freescale Semiconductor, Inc., Austin Frequenzmodulator unter Verwendung eines digitalen Filters zur Wellenformung beim Basisband
US6697004B1 (en) * 2001-10-01 2004-02-24 Silicon Wave, Inc. Partial mismatch-shaping digital-to-analog converter
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US7193548B2 (en) * 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
US7079063B1 (en) 2005-04-18 2006-07-18 Analog Devices, Inc. System and method for tri-level logic data shuffling for oversampling data conversion
US7277035B1 (en) 2005-10-24 2007-10-02 Cirrus Logic, Inc. Method and apparatus for reducing noise in a digital-to-analog converter (DAC) having a chopper output stage
US7777658B2 (en) 2008-12-12 2010-08-17 Analog Devices, Inc. System and method for area-efficient three-level dynamic element matching
EP2383894B1 (en) 2009-01-29 2013-10-23 Nippon Telegraph And Telephone Corporation Current switch cell and digital/analog converter
EP2237424B1 (en) * 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
JP5117451B2 (ja) * 2009-06-30 2013-01-16 オンセミコンダクター・トレーディング・リミテッド スイッチトキャパシタ回路、およびアナログデジタル変換器
US8554159B2 (en) 2010-04-09 2013-10-08 Intel Mobile Communications GmbH Direct FM/PM modulation
EP2461323A1 (en) 2010-12-01 2012-06-06 Dialog Semiconductor GmbH Reduced delay digital active noise cancellation
EP2905779B1 (en) 2012-02-16 2016-09-14 2236008 Ontario Inc. System and method for dynamic residual noise shaping
US8847807B2 (en) 2012-11-26 2014-09-30 Analog Devices, Inc. Switching scheme for ISI mitigation in data converters
US8643525B1 (en) * 2013-01-03 2014-02-04 Avnera Corporation Multiple output dynamic element matching algorithm with mismatch noise shaping for digital to analog converters
US8952837B2 (en) * 2013-02-28 2015-02-10 Broadcom Corporation Multi-rate sigma delta digital-to-analog converter
US9414150B2 (en) 2013-03-14 2016-08-09 Cirrus Logic, Inc. Low-latency multi-driver adaptive noise canceling (ANC) system for a personal audio device
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9178529B2 (en) 2013-10-18 2015-11-03 Analog Devices Global Multi-stage noise shaping analog-to-digital converter
US9197240B1 (en) 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
US10026388B2 (en) 2015-08-20 2018-07-17 Cirrus Logic, Inc. Feedback adaptive noise cancellation (ANC) controller and method having a feedback response partially provided by a fixed-response filter
US9397676B1 (en) 2015-09-29 2016-07-19 Analog Devices, Inc. Low power switching techniques for digital-to-analog converters
US9559719B1 (en) * 2015-12-21 2017-01-31 Intel IP Corporation Single amplifer bi-quad sigma-delta modulator
US9735799B1 (en) * 2016-07-29 2017-08-15 Analog Devices, Inc. Envelope-dependent noise-shaped segmentation in oversampling digital-to-analog converters
US9768800B1 (en) 2016-09-13 2017-09-19 Analog Devices, Inc. Envelope dependent output stage scalability
WO2018098358A1 (en) * 2016-11-22 2018-05-31 Synaptics Incorporated Audio digital-to-analog converter with enhanced dynamic range
US10110242B2 (en) 2016-12-27 2018-10-23 Mediatek Inc. Interleaving successive approximation analog-to-digital converter with noise shaping
JP2018131067A (ja) 2017-02-15 2018-08-23 ナブテスコ株式会社 運搬台車
KR102440369B1 (ko) 2018-01-22 2022-09-05 삼성전자주식회사 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법
US10615821B2 (en) * 2018-04-30 2020-04-07 Microchip Technology Incorporated Charge-based digital to analog converter with second order dynamic weighted algorithm
US10931299B1 (en) * 2020-03-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with VCO-based and pipelined quantizers
US11451240B2 (en) * 2020-07-21 2022-09-20 Stmicroelectronics International N.V. Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US11581901B2 (en) * 2020-09-21 2023-02-14 Apple Inc. Digital pre-distortion compensation of digital-to-analog converter non-linearity

Also Published As

Publication number Publication date
US20220045694A1 (en) 2022-02-10
WO2022035717A1 (en) 2022-02-17
KR20230042522A (ko) 2023-03-28
CN116114177A (zh) 2023-05-12
DE112021004249T5 (de) 2023-05-25
US11509327B2 (en) 2022-11-22
US20220045692A1 (en) 2022-02-10
US11658678B2 (en) 2023-05-23
WO2022035715A1 (en) 2022-02-17
KR20230049700A (ko) 2023-04-13
DE112021004231T5 (de) 2023-06-07

Similar Documents

Publication Publication Date Title
US9716508B1 (en) Dummy signal generation for reducing data dependent noise in digital-to-analog converters
CN102422539B (zh) 用于模/数转换的∑-δ转换器和方法
US9071237B2 (en) Digital duty cycle correction circuit
US8564365B2 (en) Wide input bit-rate, power efficient PWM decoder
CN114503437B (zh) 提高δ-σ模数转换器中过量环路延迟补偿的效率
TW201618510A (zh) 可動態配置的類比前端電路
CN116097567A (zh) 增强δ-∑转换器噪声性能的系统和方法
US9549373B2 (en) Method for waking a data transceiver through data reception
US12009791B2 (en) Increasing power efficiency in a digital feedback class D driver
US9236874B1 (en) Reducing data transition rates between analog and digital chips
US9535705B1 (en) Flexible hardware programmable scalable parallel processor
US12425038B2 (en) Successive approximation register analog-to-digital converter
US7183795B2 (en) Majority voter apparatus, systems, and methods
US20250309933A1 (en) Radio-frequency front-end circuit with adjustable operation modes
US12405915B2 (en) Waveform-aware mixed signal measurement system for bus traffic reduction in system-on-a-chip devices
US12489455B2 (en) ADC architecture with non-uniform quantization
US11272598B2 (en) Transconductance circuits and methods
US8680910B1 (en) Method and apparatus for glitch-free switching of multiple phase clock
US20250390135A1 (en) Simplified clocking and input/output timing using single data rate link for multiple system-on-chip device
US11038523B2 (en) Ring oscillator-based analog-to-digital converter
Manganaro A Perspective on Analog and Mixed-Signal IC Design Amid Semiconductor Paradigm Shifts
US20170047918A1 (en) N-bit compare logic with single ended inputs
EP4599520A1 (en) Clock doubler with correction for output clock cycle and clock duty cycle
US8324948B1 (en) Method and apparatus for duty-cycle correction with reduced current consumption
US8732224B1 (en) Method and apparatus for implementation of high order MASH by reuse of single stage MASH

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination