CN115911035A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，其中，方法包括：提供待刻蚀层；在所述待刻蚀层表面形成若干刻蚀阻挡结构；在若干所述刻蚀阻挡结构的侧壁面形成保护层；在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面；以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；在若干所述第一导电开口内形成若干第一导电结构。从而，增大了工艺窗口，并且，提高了半导体结构的可靠性。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。

然而，随着元件的尺寸要求越来越小，所形成的与半导体器件连接的导电结构的尺寸越来越小，导致现有的半导体结构的可靠性较差，并且，现有制造工艺的工艺窗口小。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以增大工艺窗口并提高半导体结构的可靠性。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于衬底和若干所述栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面；位于相邻鳍部之间的第一介质层表面的若干刻蚀阻挡结构，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上；位于若干所述刻蚀阻挡结构侧壁面的保护层；位于所述第一介质层内的若干第一导电开口，所述第一导电开口的延伸方向垂直于所述鳍部的延伸方向，所述第一导电开口暴露出所述源漏结构顶面，并且，在所述第一导电开口的延伸方向上，所述第一导电开口的投影与所述刻蚀阻挡结构的投影之间有间隙。

可选的，还包括：位于若干所述刻蚀阻挡结构和所述第一介质层上的第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构、保护层和第一导电开口，并且，所述刻蚀阻挡结构和保护层在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向。

可选的，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。

可选的，所述保护层的材料包括氮化硅。

可选的，所述保护层的厚度范围为5埃～3纳米。

可选的，所述刻蚀阻挡结构的材料包括氮化钛。

相应的，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层表面形成若干刻蚀阻挡结构；在若干所述刻蚀阻挡结构的侧壁面形成保护层；在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面，并且，所述刻蚀阻挡结构在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向；以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；在若干所述第一导电开口内形成若干第一导电结构。

可选的，在若干所述刻蚀阻挡结构的侧壁面形成保护层的方法包括：在所述待刻蚀层和若干所述刻蚀阻挡结构表面形成侧墙膜；采用各向异性的刻蚀工艺刻蚀所述侧墙膜，直至暴露出若干所述刻蚀阻挡结构顶面以及所述待刻蚀层表面。

可选的，所述各向异性的刻蚀工艺包括等离子体刻蚀工艺。

可选的，形成所述侧墙膜的工艺包括原子层沉积工艺。

可选的，所述待刻蚀层包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于所述衬底和若干栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面。

可选的，所述第一掩膜开口暴露出所述源漏结构上的第一介质层表面，并且，所述鳍部在待刻蚀层表面的投影沿第一方向贯穿第一掩膜开口在待刻蚀层表面的投影。

可选的，所述刻蚀阻挡结构位于相邻鳍部之间的第一介质层上，并且，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上。

可选的，形成若干第一导电开口的方法包括：以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述第一介质层，直至暴露出所述源漏结构顶面；所述第一导电结构与所述源漏结构顶面接触。

可选的，还包括：在形成第一导电结构之后，在第一介质层和第一导电结构表面形成第二介质层；在所述第一介质层和第二介质层内形成与栅结构顶面接触的若干第二导电结构，在第一掩膜开口的延伸方向上，若干所述第二导电结构中的至少一个还位于相邻第一导电结构之间的第一介质层内，并且，所述相邻第一导电结构之间的间距大于第二导电结构的宽度。

可选的，所述刻蚀阻挡层的材料包括氮化钛，所述保护层的材料包括氮化硅。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明的技术方案提供的半导体结构的形成方法中，通过在刻蚀阻挡结构的侧壁面形成保护层，使刻蚀阻挡结构的侧壁在形成第一导电开口的刻蚀过程中被保护，因此，在形成第一导电开口的刻蚀过程中，能够减少对刻蚀阻挡结构侧壁的损耗，使得刻蚀阻挡结构在宽度方向上的尺寸、以及刻蚀阻挡结构侧壁的形貌能够无变化或变化小。从而，不仅增大了形成第一导电开口的刻蚀工艺的工艺窗口。另一方面，第一导电开口的侧壁形貌更好、第一导电开口的尺寸精度更高，使得被刻蚀阻挡结构间隔的第一导电开口之间连通的风险小，使得后续形成的相邻第一导电结构之间短接的风险小，进而，提高了半导体结构的可靠性。

附图说明

图1至图4是一种半导体结构的形成过程各步骤的剖面结构示意图；

图5至图22是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图；

图23是本发明另一实施例的半导体结构的形成方法的步骤的剖面结构示意图。

具体实施方式

如背景技术所述，现有技术的半导体结构的可靠性较差，并且，现有制造工艺的工艺窗口小。

现结合以下附图进行详细说明。

图1至图4是一种半导体结构的形成过程各步骤的剖面结构示意图。

请参考图1和图2，图1是图2的俯视结构示意图，图2是图1中沿X1-X2 方向的剖面结构示意图，提供待刻蚀层100。

请继续参考图1和图2，在待刻蚀层100表面形成若干刻蚀阻挡结构110；在刻蚀阻挡结构110和待刻蚀层100上形成开口掩膜层120，所述开口掩膜层 120暴露出部分刻蚀阻挡结构110和待刻蚀层100表面。

请参考图3，图3与图2的视图方向一致，以所述刻蚀阻挡结构110和开口掩膜层120为掩膜，刻蚀所述待刻蚀层100，在所述待刻蚀层100内形成若干导电开口131。

图3中的区域P是指：刻蚀待刻蚀层100以形成导电开口131之前，未被损耗的刻蚀阻挡结构110的形状。

请参考图4，图4与图3的视图方向一致，在导电开口131内形成导电结构130。

然而，在刻蚀所述刻蚀阻挡结构110的材料时，由于靠上的材料被刻蚀的时间更久，通常，容易形成岛状的刻蚀阻挡结构110，刻蚀阻挡结构110侧壁靠近底部之处较薄。因此，在形成导电开口131的刻蚀过程中，刻蚀阻挡结构110侧壁靠近底部的材料容易被损耗(如图3所示)，使得导电开口131 的形貌较差、尺寸精度较差。例如，导电开口131出现缺口、导电开口131 在X1-X2方向上的尺寸变大等。由此，一方面，为了控制对刻蚀阻挡结构110的损耗，导致对形成导电开口131的刻蚀工艺要求高，造成制造工艺的工艺窗口小。另一方面，被刻蚀阻挡结构110间隔的导电开口131之间容易连通，导致相邻的导电结构130之间短接的风险大，半导体结构的可靠性差。综上，半导体结构的可靠性较差，并且，制造工艺的工艺窗口小。

为了解决所述技术问题，本发明实施例提供一种半导体结构及其形成方法，通过在刻蚀阻挡结构的侧壁面形成保护层，不仅增大了工艺窗口，并且，提高了半导体结构的可靠性。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图22是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。

首先，提供待刻蚀层。

在本实施例中，所述待刻蚀层包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于所述衬底和若干栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面，形成所述待刻蚀层的具体步骤请参考图5至图11。

请参考图5和图6，图5是图6的立体结构示意图，图6是图5的俯视结构示意图，提供衬底201，所述衬底201上具有若干相互分立的鳍部。

所述衬底201的材料包括半导体材料。

具体的，衬底201的材料包括硅。

在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs 或者InGaAsP等。

在本实施例中，衬底201表面具有隔离层203，所述隔离层203还位于相邻的鳍部202之间，且所述隔离层203表面低于所述鳍部202顶面。

所述隔离层203的作用在于：使相邻的鳍部202之间、以及半导体器件与基底201之间电绝缘。

请参考图7和图8，图7与图6的视图方向一致，图8是图7中沿方向 Y1-Y2的剖面结构示意图，在所述隔离层203上形成相互分立的若干栅结构 210，所述栅结构210横跨若干所述鳍部202的顶面和部分侧壁面。

在本实施例中，所述栅结构210包括：栅氧层(未图示)和位于所述栅氧层表面的栅极(未图示)。

在本实施例中，栅结构210的侧壁上具有侧墙(未图示)。

所述栅氧层的材料包括氧化硅。所述栅极的材料包括多晶硅或无定型硅。

所述侧墙的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合，所述低k介质材料包括SiOC、SiOCN和SiOCH等。

所述侧墙用于在后续定义源漏开口的位置。

形成栅结构210和侧墙的方法包括：在隔离层203上形成栅氧材料膜(未图示)；在栅氧材料膜表面形成栅极材料层(未图示)；在栅极材料层表面形成相互分立的若干栅掩膜结构(未图示)；以所述栅掩膜结构为掩膜，刻蚀栅极材料层和栅氧材料膜，直至暴露出所述隔离层203表面，形成所述栅极和栅氧层；在所述栅氧层和栅极的侧壁上形成侧墙。

请参考图9，图9与图8的视图方向一致，在所述栅结构210两侧的鳍部 202内形成源漏结构204。

在本实施例中，形成源漏结构204的方法包括：在所述栅结构210两侧的鳍部202内形成源漏开口(未图示)，所述源漏开口为源漏结构提供空间；在所述源漏开口内形成源漏结构204。

在本实施例中，形成源漏开口的方法包括：在鳍部202、隔离层203和栅结构210上形成源漏掩膜层(未图示)，所述源漏掩膜层暴露出相邻栅结构210 之间的鳍部202表面；以所述源漏掩膜层和侧墙为掩膜刻蚀鳍部202，在栅结构210两侧的鳍部202内形成源漏开口。

在本实施例中，刻蚀鳍部202以形成源漏开口的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。

在本实施例中，形成源漏结构204的工艺包括外延生长工艺。

请参考图10和图11，图10与图7的视图方向一致，图11是图10中沿方向Y1-Y2的剖面结构示意图，在衬底201上形成第一介质层220，所述第一介质层220表面高于所述栅结构210顶面。

在本实施例中，待刻蚀层200包括：所述衬底201、鳍部202、隔离层203、栅结构210和第一介质层220。

在本实施例中，形成所述第一介质层220的工艺包括：旋涂工艺或沉积工艺，所述沉积工艺包括化学气相沉积工艺或物理气相沉积工艺等。

所述第一介质层220的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的至少一种。

在本实施例中，所述第一介质层220的材料包括氧化硅。

在另一实施例中，在衬底201上形成第一介质层420(如图23所示)，并且，在形成第一介质层420的过程中形成栅结构410(如图23所示)，以形成待刻蚀层400(如图23所示)，所述待刻蚀层400包括衬底201、鳍部202、隔离层203、栅结构410和第一介质层420，其中，栅结构410是金属栅。

所述栅结构410横跨若干鳍部202，并且，源漏结构204位于相邻栅结构 410之间的鳍部202内。

所述栅结构410包括：栅介质层(未图示)、位于栅介质层表面的功函数层(未图示)、以及位于功函数层表面的栅电极(未图示)。所述栅介质层的材料包括：氧化硅或者高K介质材料，所述高K介质材料指的介电常数大于 3.9的材料。所述功函数层的材料包括：TiN、TaN、TiAl、TiAlC、TaAlN、 TiAlN、TaCN和AlN中的一种或多种组合。所述栅电极的材料包括：钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。

形成第一介质层420和栅结构410的方法包括：在鳍部202、隔离层203、源漏结构204和栅结构210表面形成下层第一介质层(未图示)，所述下层第一介质层暴露出栅结构210顶面；刻蚀暴露的栅结构210，以去除栅结构210，在下层第一介质层内形成栅开口(未图示)，所述栅开口为形成栅结构230提供空间；在所述栅开口内形成栅结构230；在栅结构230和下层第一介质层表面形成上层第一介质层(未图示)，所述下层第一介质层和上层第一介质层构成所述第一介质层420。

请参考图12和图13，图12与图10的视图方向一致，图13是图12中沿方向Y3-Y4的剖面结构示意图，在所述待刻蚀层200表面形成若干刻蚀阻挡结构300。

所述刻蚀阻挡结构300用于后续形成被间隔的第一导电开口。

所述刻蚀阻挡结构300的材料与第一介质层220的材料不同。由此，后续形成第一导电开口的刻蚀工艺，对于第一介质层220和刻蚀阻挡结构300 能够具有不同的刻蚀速率，使形成的第一导电开口被刻蚀阻挡结构300间隔。

在本实施例中，所述刻蚀阻挡结构300的材料包括氮化钛。

需要说明的是，为了便于理解，图12中示意性表示出了鳍部202在待刻蚀层200表面的投影A、以及栅结构210在待刻蚀层200表面的投影B。

在本实施例中，所述刻蚀阻挡结构300位于相邻鳍部202之间的第一介质层220上，并且，所述刻蚀阻挡结构300的至少一部分还位于相邻栅结构 210之间的第一介质层220上。

具体的，若干刻蚀阻挡结构300中，至少一个刻蚀阻挡结构300横跨一个栅结构210。

在其他实施例中，若干刻蚀阻挡结构还可以不横跨栅结构。

在本实施例中，所述刻蚀阻挡结构300的形成方法包括：在所述待刻蚀层200表面形成刻蚀阻挡材料层(未图示)；在所述刻蚀阻挡材料层表面形成阻挡图形化层(未图示)，所述阻挡图形化层暴露出部分刻蚀阻挡材料层；以所述阻挡图形化层为掩膜，刻蚀所述刻蚀阻挡材料层，直至暴露出所述第一介质层220表面。

在本实施例中，形成若干刻蚀阻挡结构300后，去除所述阻挡图形化层。

请参考图14，图14与图13的视图方向一致，在若干所述刻蚀阻挡结构 300的侧壁面形成保护层310。

通过在刻蚀阻挡结构300的侧壁面形成保护层310，使刻蚀阻挡结构300 的侧壁在后续形成第一导电开口的刻蚀过程中被保护，因此，在后续形成第一导电开口的刻蚀过程中，能够减少对刻蚀阻挡结构300侧壁的损耗，使得刻蚀阻挡结构300在宽度方向(方向X)上的尺寸、以及刻蚀阻挡结构侧壁的形貌能够无变化或变化小。从而，不仅增大了后续形成第一导电开口的刻蚀工艺的工艺窗口。同时，第一导电开口的侧壁形貌更好、第一导电开口的尺寸精度更高，使得被刻蚀阻挡结构间隔的第一导电开口之间连通的风险小，使得后续形成的相邻第一导电结构之间短接的风险小，进而，提高了半导体结构的可靠性。

不仅如此，由于通过所述保护层310，使刻蚀阻挡结构300在宽度方向(如图12至图14中所示的方向X)上的尺寸无变化或变化小，因此，还能够确保方向X上相邻第一导电开口之间的间距较大，从而，后续形成第二导电结构时，有利于增大形成第二导电结构的工艺的工艺窗口。

所述保护层310的材料与刻蚀阻挡结构300的材料不同，并且，所述保护层310的材料与第一介质层220的材料不同。由此，保护层310能够在后续形成第一导电开口的刻蚀过程中，对刻蚀阻挡结构300的侧壁起到较好的保护作用。

具体的，所述保护层310的材料包括氮化硅。

在本实施例中，在垂直于刻蚀阻挡结构300侧壁面的方向上，所述保护层310的厚度范围为5埃～3纳米。

所述保护层310的厚度过小，则容易在后续形成第一导电开口的刻蚀过程中被完全损耗，或者难以在刻蚀阻挡结构300的侧壁面形成连续的保护层310的材料，导致后续形成第一导电开口的刻蚀过程中对刻蚀阻挡结构300的侧壁的保护作用较差，不利于增大半导体结构制造工艺的工艺窗口、提高半导体结构的可靠性。所述保护层310的厚度过大，则源漏结构204上的第一介质层220表面可能被保护层310遮挡，容易导致后续形成的第一导电结构与源漏结构204之间的接触不良、或增加第一导电结构与源漏结构204之间的接触电阻，不利于提高半导体结构的性能和可靠性。因此，使所述保护层310的厚度范围为5埃～3纳米，能够在确保保护层310对刻蚀阻挡结构300 的侧壁起到较好的保护作用的同时，避免第一导电结构与源漏结构204之间的接触不良、第一导电结构与源漏结构204之间接触电阻的增大的风险，进一步提高了半导体结构的性能和可靠性。

在其他实施例中，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。

由于所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同，因此，后续形成第一导电开口的刻蚀过程中，能够对于各子保护层也具有不同的刻蚀速率以更好地减少对保护层的损耗，从而在后续形成第一导电开口的刻蚀过程中进一步增强了对刻蚀阻挡结构的保护。

在本实施例中，在若干所述刻蚀阻挡结构300的侧壁面形成保护层310 的方法包括：在所述待刻蚀层200和若干所述刻蚀阻挡结构300表面形成侧墙膜(未图示)；采用各向异性的刻蚀工艺刻蚀所述侧墙膜，直至暴露出若干所述刻蚀阻挡结构300顶面以及所述待刻蚀层200表面。

在本实施例中，形成所述侧墙膜的工艺包括原子层沉积工艺(ALD)。

原子层沉积工艺形成的材料的致密性好，因此，保护层310的材料致密性好。不仅如此，原子沉积工艺还有利于提高侧墙的完整连续性、均匀性。从而，进一步提高了保护层310在后续形成第一导电开口的过程中，对刻蚀阻挡结构300的侧壁面起到的保护作用。

在其他实施例中，形成侧墙膜的工艺包括化学气相沉积工艺或物理气相沉积工艺等。

在本实施例中，所述各向异性的刻蚀工艺包括等离子体刻蚀工艺。

请参考图15，图15与图12的视图方向一致，在形成所述保护层310后，在若干所述刻蚀阻挡结构300和所述待刻蚀层200上形成第一掩膜层320，所述第一掩膜层320内具有第一掩膜开口321，所述第一掩膜开口321暴露出若干所述刻蚀阻挡结构300和所述待刻蚀层200的部分表面，并且，所述刻蚀阻挡结构300在第一方向Y上贯穿所述第一掩膜开口321，所述第一方向Y 垂直于所述第一掩膜开口321的延伸方向。

具体的，所述第一掩膜开口321暴露出所述源漏结构204上的第一介质层220表面，并且，所述鳍部202在待刻蚀层200表面的投影A(如图12所示)沿第一方向Y贯穿第一掩膜开口321在待刻蚀层200表面的投影。

在本实施例中，形成第一掩膜层320的方法包括：在待刻蚀层200表面和刻蚀阻挡结构300表面形成第一掩膜材料层(未图示)，所述第一掩膜材料层表面高于所述刻蚀阻挡结构300顶面；图形化第一掩膜材料层，形成具有所述第一掩膜开口321的第一掩膜层320。

所述第一掩膜层320的材料与刻蚀阻挡结构300、保护层310、第一介质层220的材料均不同。由此，一方面，刻蚀第一掩膜材料层的过程中，刻蚀工艺能够对于刻蚀阻挡结构300、保护层310、第一介质层220均具有较低的刻蚀速率，而对于第一掩膜材料层具有较高的刻蚀速率，以形成具有所述第一掩膜开口321的第一掩膜层320。另一方面，后续刻蚀第一介质层220的过程中，刻蚀工艺能够对第一掩膜层320、刻蚀阻挡结构300、保护层310具有较低的刻蚀速率，对于第一介质层220具有较高的刻蚀速率，以形成第一导电开口。

具体的，所述第一掩膜层320包括有机物刻蚀阻挡层(未图示)、以及所述有机物刻蚀阻挡层上的光刻胶层(未图示)。

在其他实施例中，所述第一掩膜层还包括光学抗反射层。

请参考图16和图17，图16与图15的视图方向一致，图17是图16中沿 Y3-Y4方向的剖面结构示意图，以所述第一掩膜层320和若干所述刻蚀阻挡结构300为掩膜，刻蚀所述待刻蚀层200，在所述待刻蚀层200内形成若干第一导电开口221。

所述第一导电开口221为后续形成第一导电结构提供空间。

在本实施例中，所述第一导电开口221暴露出所述源漏结构204顶面，且若干鳍部202沿第一方向Y贯穿第一导电开口221。

具体的，本实施例中形成若干第一导电开口221的方法包括：以所述第一掩膜层320和若干所述刻蚀阻挡结构300为掩膜，刻蚀所述第一介质层220，直至暴露出所述源漏结构204顶面。

在本实施例中，刻蚀所述第一介质层220的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的至少一种。

在本实施例中，在形成第一导电开口221后，去除所述第一掩膜层320、刻蚀阻挡结构300和保护膜310。

请参考图18和图19，图18与图16的视图方向一致，图19是图18中沿 Y3-Y4方向的剖面结构示意图，在若干所述第一导电开口221(如图16和图17中所示)内形成若干第一导电结构330。

在本实施例中，所述第一导电结构330与所述源漏结构204顶面接触。

在本实施例中，所述第一导电结构330的材料包括：钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。

在本实施例中，形成第一导电结构330的方法包括：在第一导电开口221 内和第一介质层220表面形成第一导电结构材料层(未图示)，所述第一导电结构材料层表面高于第一介质层220表面；平坦化所述第一导电结构材料层，直至暴露出第一介质层220顶面。

其中，形成第一导电结构材料层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。优选的，采用化学气相沉积工艺形成所述第一导电结构材料层。

平坦化所述第一导电结构材料层的工艺包括化学机械研磨工艺。

请参考图20，图20与图18的视图方向一致，在形成第一导电结构330 之后，在第一介质层220和第一导电结构330表面形成第二介质层340。

需要说明的是，为了便于理解，图20中示意性的表示出了若干刻蚀阻挡结构300在第二介质层340表面的投影C。

在本实施例中，形成所述第二介质层340的工艺包括：旋涂工艺或沉积工艺，所述沉积工艺包括化学气相沉积工艺或物理气相沉积工艺等。

所述第二介质层340的材料包括：氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的至少一种。

在本实施例中，所述第二介质层340的材料包括氧化硅。

接着，在所述第一介质层220和第二介质层340内形成与栅结构210顶面接触的若干第二导电结构，在第一掩膜开口321的延伸方向(方向X)上，若干所述第二导电结构中的至少一个还位于相邻第一导电结构330之间的第一介质层220内，并且，所述相邻第一导电结构220之间的间距W(如图18 中所示)大于第二导电结构的宽度。

请参考图21，图21与图20的视图方向一致，在所述第一介质层220和第二介质层340内形成若干第二导电开口341，每个所述第二导电开口341暴露出至少一个栅结构210的部分顶面。

需要说明的是，为了便于理解，图21中示意性的表示出了若干刻蚀阻挡结构300在第二介质层340表面的投影C。

在本实施例中，若干第二导电开口341中的至少一个还暴露出至少2个栅结构210的部分顶面。具体的，该第二导电开口341沿第一方向Y穿过相邻第一导电结构330之间的第一介质层220。

所述第二导电开口341为后续形成第二导电结构提供空间，所述第二导电结构与栅结构顶面接触。

由于通过在刻蚀阻挡结构300的侧壁面形成保护层310，使得刻蚀阻挡结构300在宽度方向(方向X)上的尺寸、以及刻蚀阻挡结构侧壁的形貌能够无变化或变化小，因此，方向X上相邻第一导电结构330之间的间距W较大。从而，一方面，降低了第二导电开口341的套刻精度要求、第二导电开口341 的宽度K1的要求，有利于增大第二导电开口341形成工艺的工艺窗口大小，另一方面，也能够增加后续形成的第二导电结构与第一导电结构330之间的距离，减少第二导电结构与第一导电结构330之间短接的风险，提高半导体结构的可靠性。

在本实施例中，形成第二导电开口341的方法包括：在第二介质层340 表面形成第二导电开口掩膜层(未图示)，所述第二导电开口掩膜层暴露出部分第二介质层340表面；以所述第二导电开口掩膜层为掩膜，刻蚀第二介质层340和第一介质层220，直至暴露出栅结构210顶面。

请参考图22，图22与图21的视图方向一致，在若干所述第二导电开口341内形成与栅结构210顶面接触的若干第二导电结构350。

需要说明的是，为了便于理解，图22中示意性的表示出了若干刻蚀阻挡结构300在第二介质层340表面的投影C。

在本实施例中，在第一掩膜开口321的延伸方向(方向X)上，若干所述第二导电结构350中的至少一个还位于相邻第一导电结构330之间的第一介质层220内，并且，所述相邻第一导电结构330之间的间距W大于第二导电结构350的宽度K2。

在本实施例中，所述第二导电结构350的材料包括：钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。

在本实施例中，形成第二导电结构350的方法包括：在第二导电开口341 内和第二介质层340表面形成第二导电结构材料层(未图示)，所述第二导电结构材料层表面高于第二介质层340表面；平坦化所述第二导电结构材料层，直至暴露出第二介质层340顶面。

其中，形成第二导电结构材料层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。优选的，采用化学气相沉积工艺形成所述第二导电结构材料层。

平坦化所述第二导电结构材料层的工艺包括化学机械研磨工艺。

相应的，本发明一实施例还提供一种上述方法形成的半导体结构，请继续参考图16和图17，包括：衬底201，所述衬底201上具有若干相互分立的鳍部202；位于衬底201上且相互分立的若干栅结构210，所述栅结构210横跨若干所述鳍部202，相邻栅结构210之间的鳍部202内具有源漏结构204；位于衬底201和若干所述栅结构210上的第一介质层220，所述第一介质层 220表面高于所述栅结构210顶面。

所述衬底201的材料包括半导体材料。

具体的，衬底201的材料包括硅。

在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs 或者InGaAsP等。

所述栅结构210包括：栅氧层(未图示)和位于所述栅氧层表面的栅极 (未图示)。所述栅结构210的侧壁上具有侧墙(未图示)。

所述栅氧层的材料包括氧化硅。所述栅极的材料包括多晶硅或无定型硅。

所述侧墙的材料包括一种低k介质材料(k小于3.9)、或是多种低k介质材料的组合，所述低k介质材料包括SiOC、SiOCN和SiOCH等。

在本实施例中，所述衬底201表面具有隔离层203，所述隔离层203还位于相邻的鳍部202之间，且所述隔离层203表面低于所述鳍部202顶面。

具体的，所述栅结构210和第一介质层220位于隔离层203上。

在另一实施例中，半导体结构包括：衬底201，所述衬底201上具有若干相互分立的鳍部202，所述衬底201表面具有隔离层203，所述隔离层203还位于相邻的鳍部202之间，且所述隔离层203表面低于所述鳍部202顶面；位于隔离层203上且相互分立的若干栅结构410，所述栅结构410横跨若干所述鳍部202，相邻栅结构410之间的鳍部202内具有源漏结构204；位于所述隔离层203和若干所述栅结构410上的第一介质层420，所述第一介质层420表面高于所述栅结构410顶面。

另一实施例与本实施例的主要区别在于，栅结构410与本实施例中的栅结构210不同。具体的，所述栅结构410是金属栅。栅结构410包括：栅介质层(未图示)、位于栅介质层表面的功函数层(未图示)、以及位于功函数层表面的栅电极(未图示)。所述栅介质层的材料包括：氧化硅或者高K介质材料，所述高K介质材料指的介电常数大于3.9的材料。所述功函数层的材料包括：TiN、TaN、TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或多种组合。所述栅电极的材料包括：钨、铜、钴、氮化钛、钛、钽、氮化钽、钌、氮化钌和铝中的一种或多种的组合。

所述半导体结构还包括：位于相邻鳍部202之间的第一介质层220表面的若干刻蚀阻挡结构300，所述刻蚀阻挡结构300的至少一部分还位于相邻栅结构210之间的第一介质层220上；位于若干所述刻蚀阻挡结构300侧壁面的保护层310。

所述刻蚀阻挡结构300的材料与第一介质层220的材料不同。

在本实施例中，所述刻蚀阻挡结构300的材料包括氮化钛。

在本实施例中，若干刻蚀阻挡结构300中，至少一个刻蚀阻挡结构300 横跨一个栅结构210。

在其他实施例中，若干刻蚀阻挡结构还可以不横跨栅结构。

所述保护层310的材料与刻蚀阻挡结构300的材料不同，并且，所述保护层310的材料与第一介质层220的材料不同。

在本实施例中，所述保护层310的材料包括氮化硅。

在其他实施例中，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。

在本实施例中，所述保护层310的厚度范围为5埃～3纳米。

所述半导体结构还包括：位于所述第一介质层220内的若干第一导电开口221，所述第一导电开口221的延伸方向垂直于所述鳍部202的延伸方向，所述第一导电开口221暴露出所述源漏结构204顶面，并且，在所述第一导电开口221的延伸方向上，所述第一导电开口221的投影与所述刻蚀阻挡结构300的投影之间有间隙。

在本实施例中，所述半导体结构还包括：位于若干所述刻蚀阻挡结构300 和所述第一介质层220上的第一掩膜层320，所述第一掩膜层320内具有第一掩膜开口321，所述第一掩膜开口321暴露出若干所述刻蚀阻挡结构300、保护层310和第一导电开口221，并且，所述刻蚀阻挡结构300和保护层210在第一方向Y上贯穿所述第一掩膜开口321，所述第一方向Y垂直于所述第一掩膜开口321的延伸方向。

具体的，所述第一掩膜层320、所述刻蚀阻挡结构300和所述保护层310 共同用于在所述第一介质层220内形成若干所述第一导电开口221，所述第一导电开口221用于形成第一导电结构330(如图18所示)。

在本实施例中，所述第一掩膜层320的材料与刻蚀阻挡结构300、保护层310、第一介质层220的材料均不同。

具体的，所述第一掩膜层320包括有机物刻蚀阻挡层(未图示)、以及所述有机物刻蚀阻挡层上的光刻胶层(未图示)。

在其他实施例中，所述第一掩膜层还包括光学抗反射层。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底上具有若干相互分立的鳍部；

位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；

位于衬底和若干所述栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面；

位于相邻鳍部之间的第一介质层表面的若干刻蚀阻挡结构，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上；

位于若干所述刻蚀阻挡结构侧壁面的保护层；

位于所述第一介质层内的若干第一导电开口，所述第一导电开口的延伸方向垂直于所述鳍部的延伸方向，所述第一导电开口暴露出所述源漏结构顶面，并且，在所述第一导电开口的延伸方向上，所述第一导电开口的投影与所述刻蚀阻挡结构的投影之间有间隙。

2.如权利要求1所述的半导体结构，其特征在于，还包括：位于若干所述刻蚀阻挡结构和所述第一介质层上的第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构、保护层和第一导电开口，并且，所述刻蚀阻挡结构和保护层在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向。

3.如权利要求1所述的半导体结构，其特征在于，在垂直于刻蚀阻挡结构侧壁面的方向上，所述保护层由2层以上子保护层构成，并且，相邻两层的子保护层的材料不同。

4.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅。

5.如权利要求1所述的半导体结构，其特征在于，所述保护层的厚度范围为5埃～3纳米。

6.如权利要求1所述的半导体结构，其特征在于，所述刻蚀阻挡结构的材料包括氮化钛。

7.一种半导体结构的形成方法，其特征在于，包括：

提供待刻蚀层；

在所述待刻蚀层表面形成若干刻蚀阻挡结构；

在若干所述刻蚀阻挡结构的侧壁面形成保护层；

在形成所述保护层后，在若干所述刻蚀阻挡结构和所述待刻蚀层上形成第一掩膜层，所述第一掩膜层内具有第一掩膜开口，所述第一掩膜开口暴露出若干所述刻蚀阻挡结构和所述待刻蚀层的部分表面，并且，所述刻蚀阻挡结构在第一方向上贯穿所述第一掩膜开口，所述第一方向垂直于所述第一掩膜开口的延伸方向；

以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述待刻蚀层，在所述待刻蚀层内形成若干第一导电开口；

在若干所述第一导电开口内形成若干第一导电结构。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，在若干所述刻蚀阻挡结构的侧壁面形成保护层的方法包括：在所述待刻蚀层和若干所述刻蚀阻挡结构表面形成侧墙膜；采用各向异性的刻蚀工艺刻蚀所述侧墙膜，直至暴露出若干所述刻蚀阻挡结构顶面以及所述待刻蚀层表面。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述各向异性的刻蚀工艺包括等离子体刻蚀工艺。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述侧墙膜的工艺包括原子层沉积工艺。

11.如权利要求7所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括：衬底，所述衬底上具有若干相互分立的鳍部；位于衬底上且相互分立的若干栅结构，所述栅结构横跨若干所述鳍部，相邻栅结构之间的鳍部内具有源漏结构；位于所述衬底和若干栅结构上的第一介质层，所述第一介质层表面高于所述栅结构顶面。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一掩膜开口暴露出所述源漏结构上的第一介质层表面，并且，所述鳍部在待刻蚀层表面的投影沿第一方向贯穿第一掩膜开口在待刻蚀层表面的投影。

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡结构位于相邻鳍部之间的第一介质层上，并且，所述刻蚀阻挡结构的至少一部分还位于相邻栅结构之间的第一介质层上。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成若干第一导电开口的方法包括：以所述第一掩膜层和若干所述刻蚀阻挡结构为掩膜，刻蚀所述第一介质层，直至暴露出所述源漏结构顶面；所述第一导电结构与所述源漏结构顶面接触。

15.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：在形成第一导电结构之后，在第一介质层和第一导电结构表面形成第二介质层；在所述第一介质层和第二介质层内形成与栅结构顶面接触的若干第二导电结构，在第一掩膜开口的延伸方向上，若干所述第二导电结构中的至少一个还位于相邻第一导电结构之间的第一介质层内，并且，所述相邻第一导电结构之间的间距大于第二导电结构的宽度。

16.如权利要求7所述的半导体结构的形成方法，其特征在于，所述刻蚀阻挡层的材料包括氮化钛，所述保护层的材料包括氮化硅。

Images