CN115911011A - 一种功率半导体器件串联均压结构及功率半导体器件 - Google Patents

Abstract

本发明提供的功率半导体器件串联均压结构及功率半导体器件，多级串联功率芯片结构的第一端固定至所述第一极性金属板的第一侧面上；所述多级串联均压回路结构的第一端固定至所述第一极性金属板的第一侧面上；所述多级串联功率芯片结构的第二端与所述多级串联均压回路结构的第二端固定连接。本发明通过在器件内部完成器件的串联，并集成均压回路，提高了模块的功率密度和集成度，并提升了可靠性。

Description

一种功率半导体器件串联均压结构及功率半导体器件

技术领域

本发明涉及微电子封装技术领域，具体涉及一种功率半导体器件串联均压结构及功率半导体器件。

背景技术

目前，功率半导体器件向更高压、更大容量、更高效率以及更高结温的新型电力电子器件发展，高压大容量功率半导体器件的实现使得高压电力电子装置所需的串并联器件数量大大减少，因此可以简化装置的设计，提高系统的可靠性，同时，可以实现原有器件无法实现的新型拓扑结构，使得整个系统将变得更加紧凑。

目前，更高电压等级的功率半导体器件的研发和大规模使用主要受到两方面的限制，其一是高压功率半导体器件设计能力和工艺水平还不成熟，还需要持续多年的发展进步；其二是高压功率半导体器件产品价格比较昂贵，成本过高不利于量产。利用器件串联结构将多个低压器件串联可以大大提高实现器件整体的耐受电压，但串联器件中的电压不均衡会导致单个器件的电压过高而损坏，引起连锁反应，造成其他器件击穿，影响整体的可靠性和稳定性。保证器件串联时的电压均衡，目前较为简洁通用的均压方案为在器件或者功率模块外部额外并联基于电阻、电容和二极管的均压回路，即RCD均压回路，用于调控器件在静态以及动态过程的电压分布。

但是现有功率半导体器件其电压等级不能完全满足高压大功率电力电子装置的需求，典型的功率器件，如硅基的IGBT和快恢复二极管，碳化硅的MOSFET和肖特基势垒二极管，目前硅基IGBT的电压等级上限一般为6.5kV，而商业化的碳化硅MOSFET电压等级上限为1.7kV。需要通过器件串联进一步提升器件整体的电压等级，进而简化装置的拓扑，提高系统功率密度及可靠性。

同时，目前的串联均压方案一般为在器件的外部并联额外的均压回路，一方面需要给均压回路一定的空间和布局；另一方面，部分电阻和电容等元件，需要提供散热通道，导致串联均压模块体积偏大，且集成度不高。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的串联均压回路功率半导体器件体积大，集成度不高的缺陷，从而提供一种功率半导体器件串联均压结构及功率半导体器件。

为达到上述目的，本发明提供如下技术方案：

第一方面，本发明实施例提供一种功率半导体器件串联均压结构，包括：第一极性金属板、多级串联功率芯片结构及多级串联均压回路结构，其中，多级串联功率芯片结构的第一端固定至第一极性金属板的第一侧面上；多级串联均压回路结构的第一端固定至第一极性金属板的第一侧面上；多级串联功率芯片结构的第二端与多级串联均压回路结构的第二端固定连接。

在一实施例中，功率半导体器件串联均压结构还包括键合线及多个基板，基板的第一侧面及第二侧面均为金属面，多级串联功率芯片结构为：第一级的功率芯片的第一极性侧面固定至第一极性金属板的第一侧面上，其余级的功率芯片的第一极性侧面固定至一个基板的第一侧面上；每个基板的第二侧面固定至第一极性金属板的第一侧面上；当前级的功率芯片的第二极性侧面通过键合线与下一级的功率芯片所在基板的第一侧面连接。

在一实施例中，多级串联均压回路结构为：第一级的均压回路的第一端固定至第一极性金属板的第一侧面上，其余级的均压回路的第一端固定至一个基板的第一侧面上；当前级的均压回路的第二端固定至下一级的均压回路的第一端所在基板的第一侧面上；最后一级的功率芯片的第二极性侧面通过键合线与最后一级的均压回路的第二端固定至同一基板的第一侧面上。

在一实施例中，均压回路包括：静态均压电阻、动态均压电阻及动态均压电容；动态均压电阻与动态均压电容串联连接之后，与静态均压电阻并联连接。

在一实施例中，功率半导体器件串联均压结构还包括：多个金属底座；均压回路的第一端、第二端分别通过一个金属底座固定至基板的第一侧面或第一极性金属板的第一侧面上。

在一实施例中，金属底座的第一侧面固定至基板的第一侧面或第一极性金属板的第一侧面上；金属底座的第二侧面设置圆孔，圆孔用于与均压回路的第一端或第二端相互连接。

在一实施例中，功率半导体器件串联均压结构还包括：碟簧组件；碟簧组件置于基板的第一侧面上；碟簧组件还用于将最后一级的功率芯片的第二极性侧面电极引出。

在一实施例中，功率芯片、均压回路、键合线及基板均置于绝缘硅凝胶中。

第二方面，本发明实施例提供一种功率半导体器件，包括至少一个子单元，每个子单元均包括：第一方面的功率半导体器件串联均压结构及子单元框架；功率半导体器件串联均压结构置于子单元框架内部，子单元框架用于限定碟簧组件位置。

在一实施例中，功率半导体器件还包括：第二极性金属板、外壳，其中，第二极性金属板作为外壳的底部；外壳内部设置空腔，且外壳上不封顶；每个子单元均位于空腔中；通过施加压力的方式使得碟簧组件引出的电极与第二极性金属板的连接后，第一极性金属板作为功率半导体器件的第一电极，第二极性金属板作为功率半导体器件的第二电极。

本发明技术方案，具有如下优点：

1.本发明提供的功率半导体器件串联均压结构及功率半导体器件，多级串联功率芯片结构的第一端固定至所述第一极性金属板的第一侧面上；所述多级串联均压回路结构的第一端固定至所述第一极性金属板的第一侧面上；所述多级串联功率芯片结构的第二端与所述多级串联均压回路结构的第二端固定连接。本发明通过在器件内部完成器件的串联，并集成均压回路，提高了模块的功率密度和集成度，并提升了可靠性。

2.本发明提供的功率半导体器件串联均压结构及功率半导体器件，采用将多个功率芯片串联的方式，实现了功率半导体器件电压等级的极大提升，同时低压芯片技术成熟度高、成本低，更容易实现推广应用。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的串联均压结构电路拓扑；

图2为本发明实施例提供的子单元中的器件串联均压结构侧视图；

图3为本发明实施例提供的子单元中的器件串联均压结构俯视图；

图4为本发明实施例提供的均压回路电路拓扑；

图5为本发明实施例提供的子单元框架的外观图；

图6为本发明实施例提供的封装结构外观图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本发明实施例提供一种功率半导体器件串联均压结构，包括：第一极性金属板、多级串联功率芯片结构及多级串联均压回路结构，其中，多级串联功率芯片结构的第一端固定至第一极性金属板的第一侧面上；多级串联均压回路结构的第一端固定至第一极性金属板的第一侧面上；多级串联功率芯片结构的第二端与多级串联均压回路结构的第二端固定连接。

具体地，现有技术中多采用一个功率芯片与一个均压回路并联连接后，再与其它的功率芯片串联连接，而本发明实施例所公开的功率半导体器件串联均压结构基于图1有结构，首先构建两个串联结构，然后再将两个串联结构并联连接。

具体地，两个串联结构中，前一功率芯片的第一端与后一功率芯片的第二端的连接可以采用共用金属基板的方式实现，例如：前一功率芯片的第一端与后一功率芯片的第二端焊接在同一基板的同一侧金属面上。相同地，前一均压回路的第一端与后一均压回路的第二端的连接可以采用共用金属基板的方式实现，例如：前一均压回路的第一端与后一均压回路的第二端焊接在同一基板的同一侧金属面上。但仅以此举例，并不以此为限制。

在一具体实施例中，如图2、图3所示，功率半导体器件串联均压结构还包括键合线111及多个基板112，基板112的第一侧面及第二侧面均为金属面，多级串联功率芯片结构为：

第一级的功率芯片113的第一极性侧面固定至第一极性金属板114的第一侧面上，其余级的功率芯片113的第一极性侧面固定至一个基板112的第一侧面上；每个基板112的第二侧面固定至第一极性金属板114的第一侧面上；当前级的功率芯片113的第二极性侧面通过键合线111与下一级的功率芯片113所在基板112的第一侧面连接。

具体地，第一极性金属板114可以为阴极金属板，则下述的第二极性金属板必然为阳极金属板，第一极性金属板114可以为金属钼或者其他热膨胀系数与功率芯片113热膨胀系数较为接近的金属，且该金属应具备良好的导热系数。

具体地，功率芯片113的第一极性侧面为阴极、第二极性侧面为阳极，功率芯片113的数量根据电压等级需求进行自由设置。

具体地，基板112包括：第一侧面、第二侧面及绝缘基板，其中，第一侧面及第二侧面均为金属面。

示例性地，图3仅以多级串联功率芯片结构包含三个功率芯片113为例，同时包含三个基板112(第一基板1121、第二基板1122、第三基板1123)，其中，第一功率芯片1131为第一级的功率芯片，第二功率芯片1132为第二级的功率芯片，第三功率芯片1133为第三级的功率芯片。

具体地，图3中，第一极性金属板114为阴极金属板，第一功率芯片的第一极性侧面固定至第一极性金属板114上，即第一功率芯片的阴极与阴极金属板固定连接；第一功率芯片的第二极性侧面通过键合线111与第一基板1121的第一侧面固定连接，即第一功率芯片的阳极与第一基板1121的第一侧面固定连接；第二功率芯片的第一极性侧面固定至第一基板1121的第一侧面上，即第二功率芯片的阴极与第一基板1121的第一侧面固定连接，至此，第一功率芯片的阳极与第二功率芯片的阴极均与第一基板1121的第一侧面连接，由于第一侧面为金属面，因此第一功率芯片的阳极与第二功率芯片的阴极连接；第二功率芯片的第二极性侧面通过键合线111与第二基板1122的第一侧面固定连接，即第二功率芯片的阳极与第二基板1122的第一侧面固定连接；第三功率芯片的第一极性侧面固定至第二基板1122的第一侧面上，即第三功率芯片的阴极与第二基板1122的第一侧面固定连接，至此，第二功率芯片的阳极与第三功率芯片的阴极均与第二基板1122的第一侧面连接，由于第一侧面为金属面，因此第二功率芯片的阳极与第三功率芯片的阴极连接；至此，第一功率芯片、第二功率芯片及第三功率芯片实现串联连接。

图3中，第三功率芯片的第二极性侧面通过键合线111固定至第三基板1123的第一侧面上，以便引出多级串联功率芯片结构的电极。

需要说明的是，功率芯片113与第一极性金属板114之间、功率芯片113与基板112之间、基板112与第一极性金属板114之间均通过焊接或者烧结工艺连接。

在一具体实施例中，如图2、图3所示，多级串联均压回路结构为：

第一级的均压回路115的第一端固定至第一极性金属板114的第一侧面上，其余级的均压回路115的第一端固定至一个基板112的第一侧面上；当前级的均压回路115的第二端固定至下一级的均压回路115的第一端所在基板112的第一侧面上；最后一级的功率芯片113的第二极性侧面通过键合线111与最后一级的均压回路115的第二端固定至同一基板112的第一侧面上。

示例性地，图3仅以多级串联均压回路结构包含三个均压回路115为例(第一均压回路1151、第二均压回路1152、第三均压回路1153)，其中，第一均压回路1151为第一级的均压回路，第二均压回路1152为第二级的均压回路，第三均压回路1153为第三级的均压回路。

具体地，图3中，第一极性金属板114为阴极金属板，第一均压回路1151的第一端固定至第一极性金属板114上，即第一均压回路1151的第一端与阴极金属板固定连接；第一均压回路1151的第二端与第一基板1121的第一侧面固定连接；第二均压回路1152的第一端固定至第一基板1121的第一侧面上，至此，第一均压回路1151的第二端与第均压回路的第一端均与第一基板1121的第一侧面连接，由于第一侧面为金属面，因此第一均压回路1151的第二端与第二均压回路1152的第一端连接；第二均压回路1152的第二端与第二基板1122的第一侧面固定连接；第三均压回路1153的第一端固定至第二基板1122的第一侧面上，至此，第二均压回路1152的第二端与第三均压回路1153的第一端均与第二基板1122的第一侧面连接，由于第一侧面为金属面，因此第二均压回路1152的第二端与第三均压回路1153的第一端连接；至此，第一均压回路1151、第二均压回路1152及第三均压回路1153实现串联连接。

图3中，第三均压回路1153的第二端固定至第三基板1123的第一侧面上，以便引出多级串联均压回路结构的电极。

此外，图3中，第一功率芯片的第一极性侧面、第一均压回路1151的第一端均固定至第一极性金属板114上，第三功率芯片的第二极性侧面、第三均压回路1153的第二端均与第三基板1123的第一侧面连接，因此多级串联功率芯片结构与多级串联均压回路结构并联连接。

在一具体实施例中，如图2、图3所示，功率半导体器件串联均压结构还包括：多个金属底座116；均压回路115的第一端、第二端分别通过一个金属底座116固定至基板112的第一侧面或第一极性金属板114的第一侧面上。金属底座116的第一侧面固定至基板112的第一侧面或第一极性金属板114的第一侧面上；金属底座116的第二侧面设置圆孔，圆孔用于与均压回路115的第一端或第二端相互连接。

具体地，金属底座116表面镀层可以为金属银或其他易于焊接的金属。

示例性地，图3仅以多级串联均压回路结构包含四个金属底座116为例(第一金属底座1161、第二金属底座1162、第三金属底座1163、第四金属底座1164)，其中，第一金属底座1161的第一侧面固定至第一极性金属板114上，第二金属底座1162的第一侧面、第三金属底座1163的第一侧面、第四金属底座1164的第一侧面分别固定至第一基板1121的第一侧面、第二基板1122的第一侧面、第三基板1123的第一侧面上，上述固定方式均以焊接或者烧结工艺实现。

图3中，四个金属底座116的第二侧面均开设圆孔，则第一均压回路1151的第一端固定至第一金属底座1161的圆孔内，第一均压回路1151的第二端、第二均压回路1152的第一端固定至第二金属底座1162的圆孔内，第二均压回路1152的第二端、第三均压回路1153的第一端固定至第三金属底座1163的圆孔内，第三均压回路1153的第二端固定至第四金属底座1164的圆孔内。其中，均压回路与金属底座之间通过焊接的方式互相连接。

在一具体实施例中，如图4所示，均压回路115包括：静态均压电阻R1、动态均压电阻R2及动态均压电容C；动态均压电阻R2与动态均压电容C串联连接之后，与静态均压电阻R1并联连接。

需要说明的是，图4所示均压回路115拓扑仅用于举例，并并不以此为限制，但是均压回路115均需要以模块化结构形式出现，以便进一步缩小体积。

在一具体实施例中，如图2、图3所示，功率半导体器件串联均压结构还包括：具有弹性的碟簧组件117；碟簧组件117置于基板112的第一侧面上；碟簧组件117还用于将最后一级的功率芯片113的第二极性侧面电极引出。

具体地，以图3为例，图3中包含两个碟簧组件117(第一碟簧组件1171、第二碟簧组件1172)，第一碟簧组件1171和第二碟簧组件1172共同承担压力，并保持压力均衡分布。根据上述，第一极性金属板114将作为功率半导体器件串联均压结构的第一电极，第三基板1123的第一侧面将作为功率半导体器件串联均压结构的第二电极，则第二弹簧组件将引出第二电极。

在一具体实施例中，功率芯片113、均压回路115、键合线111及基板112均置于绝缘硅凝胶中，提高整体的绝缘能力以及可靠性。

实施例2

本发明实施例提供一种功率半导体器件，包括至少一个子单元1，每个子单元1均包括：实施例1的功率半导体器件串联均压结构11及子单元框架12；功率半导体器件串联均压结构11置于子单元框架12内部，子单元框架12用于限定碟簧组件117位置，子单元框架12结构如图5所示。

在一具体实施例中，如图6所示，功率半导体器件还包括：第二极性金属板2、外壳3，其中，第二极性金属板2作为外壳3的底部；外壳3内部设置空腔，且外壳3上不封顶；每个子单元1均位于空腔中；通过施加压力的方式使得碟簧组件117引出的电极与第二极性金属板2的连接后，第一极性金属板114作为功率半导体器件的第一电极，第二极性金属板2作为功率半导体器件的第二电极。

具体地，本发明实施例的子单元1的数量由电流等级需求进行设定，并且每个子单元的碟簧组件117(以图3为例时，该碟簧组件为第二碟簧组件1172)引出的电极通过施加压力的方式与第二极性金属板2连接，即第二极性金属板2作为子单元的第二电极，而每个子单元的第一极性金属板114作为子单元的第一电极，从而实现子单元之间的并联连接。

具体地，第二极性金属板2可以为铜或者其他导电性能良好的金属，添加表面金属镀层如镍等防止金属氧化；外壳3可以为不饱和聚酯玻璃纤维片状模压塑料(SMC)，要求相对漏电指数CTI>600。

基于上述结构，本发明实施例的功率半导体器件的封装方法可以包括以下步骤：

(1)将若干功率芯片113进行电气性能筛选和清洗；

(2)利用模具将功率芯片113的阴极、基板112以及金属底座116定位焊接至阴极金属板(第一极性金属板114)；

(3)将均压回路115的引出管脚通过焊接的方式固定于金属底座116的正面圆孔；

(4)利用键合线111将功率芯片113的阳极与基板112的对应位置连接，完成功率芯片113的串联。

(5)利用密封胶将子单元框架12与阴极金属板(第一极性金属板114)进行粘贴固定；

(6)将碟簧组件117插入子单元框架12的指定位置；

(7)将绝缘硅凝胶灌封没过功率芯片113、键合线111以及均压回路115，并进行硅凝胶高温固化，提高整体的绝缘能力和可靠性；

(8)将完成的一个或多个子单元置于外壳3的空腔中；

(9)再次利用密封胶将外壳3与阳极金属板(第二极性金属板2)粘贴固定，完成整个模块的封装。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种功率半导体器件串联均压结构，其特征在于，包括：第一极性金属板、多级串联功率芯片结构及多级串联均压回路结构，其中，

多级串联功率芯片结构的第一端固定至所述第一极性金属板的第一侧面上；

所述多级串联均压回路结构的第一端固定至所述第一极性金属板的第一侧面上；

所述多级串联功率芯片结构的第二端与所述多级串联均压回路结构的第二端固定连接。

2.根据权利要求1所述的功率半导体器件串联均压结构，其特征在于，还包括键合线及多个基板，所述基板的第一侧面及第二侧面均为金属面，所述多级串联功率芯片结构为：

第一级的功率芯片的第一极性侧面固定至所述第一极性金属板的第一侧面上，其余级的功率芯片的第一极性侧面固定至一个基板的第一侧面上；

每个基板的第二侧面固定至所述第一极性金属板的第一侧面上；

当前级的功率芯片的第二极性侧面通过所述键合线与下一级的功率芯片所在基板的第一侧面连接。

3.根据权利要求2所述的功率半导体器件串联均压结构，其特征在于，所述多级串联均压回路结构为：

第一级的均压回路的第一端固定至所述第一极性金属板的第一侧面上，其余级的均压回路的第一端固定至一个基板的第一侧面上；

当前级的均压回路的第二端固定至下一级的均压回路的第一端所在基板的第一侧面上；

最后一级的功率芯片的第二极性侧面通过所述键合线与最后一级的均压回路的第二端固定至同一基板的第一侧面上。

4.根据权利要求3所述的功率半导体器件串联均压结构，其特征在于，所述均压回路包括：

静态均压电阻、动态均压电阻及动态均压电容；

所述动态均压电阻与所述动态均压电容串联连接之后，与所述静态均压电阻并联连接。

5.根据权利要求3所述的功率半导体器件串联均压结构，其特征在于，还包括：

多个金属底座；

所述均压回路的第一端、第二端分别通过一个金属底座固定至基板的第一侧面或第一极性金属板的第一侧面上。

6.根据权利要求5所述的功率半导体器件串联均压结构，其特征在于，

所述金属底座的第一侧面固定至基板的第一侧面或第一极性金属板的第一侧面上；

所述金属底座的第二侧面设置圆孔，所述圆孔用于与所述均压回路的第一端或第二端相互连接。

7.根据权利要求4所述的功率半导体器件串联均压结构，其特征在于，还包括：

碟簧组件；

所述碟簧组件置于基板的第一侧面上；

所述碟簧组件还用于将最后一级的功率芯片的第二极性侧面电极引出。

8.根据权利要求4所述的功率半导体器件串联均压结构，其特征在于，

所述功率芯片、均压回路、键合线及基板均置于绝缘硅凝胶中。

9.一种功率半导体器件，其特征在于，包括至少一个子单元，每个子单元均包括：

权利要求2-8任一项所述的功率半导体器件串联均压结构及子单元框架；

所述功率半导体器件串联均压结构置于所述子单元框架内部，所述子单元框架用于限定碟簧组件位置。

10.根据权利要求9所述的功率半导体器件，其特征在于，还包括：第二极性金属板、外壳，其中，

所述第二极性金属板作为所述外壳的底部；

所述外壳内部设置空腔，且所述外壳上不封顶；

每个所述子单元均位于所述空腔中；

通过施加压力的方式使得所述碟簧组件引出的电极与所述第二极性金属板的连接后，第一极性金属板作为所述功率半导体器件的第一电极，第二极性金属板作为所述功率半导体器件的第二电极。

Images