[go: up one dir, main page]

CN115878071A - Iq到相位转换的方法和装置 - Google Patents

Iq到相位转换的方法和装置 Download PDF

Info

Publication number
CN115878071A
CN115878071A CN202111156315.1A CN202111156315A CN115878071A CN 115878071 A CN115878071 A CN 115878071A CN 202111156315 A CN202111156315 A CN 202111156315A CN 115878071 A CN115878071 A CN 115878071A
Authority
CN
China
Prior art keywords
value
logarithmic
absolute value
absolute
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111156315.1A
Other languages
English (en)
Inventor
张夷捷
胡拉姆·瓦希德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN202111156315.1A priority Critical patent/CN115878071A/zh
Priority to US17/822,936 priority patent/US11870452B2/en
Publication of CN115878071A publication Critical patent/CN115878071A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/4806—Computations with complex numbers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/035—Reduction of table size
    • G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种用于IQ到相位转换的方法包括：将第一输入值转换为第一绝对值，以及将第二输入值转换为第二绝对值；通过计算第一绝对值的经缩放的对数值来将第一绝对值转换为第一对数值；以及通过计算第二绝对值的经缩放的对数值来将第二绝对值转换为第二对数值；将第二对数值减第一对数值以提供减得值；以及从存储于存储单元中的多个相位值中选择相位值，其中多个相位值中的每一个对应于各自的索引值，以及所述相位值由将减得值作为索引值而选择。

Description

IQ到相位转换的方法和装置
技术领域
本发明涉及用于IQ到相位转换的方法和装置。
背景技术
IQ到相位的转换在广泛用于数字通信和多媒体系统的信号转换中是必要的。IQ到相位的转换涉及将代表在第一域(例如经正交振幅调制的，Quadrature AmplitudeModulation，QAM)中的信号的一个或多个输入值转换为代表在第二域(例如极坐标域，polar phase domain)中的该信号的一个或多个输出值。在数字信号处理中，IQ到相位的转换步骤通常涉及反正切(arctan)运算。例如，反正切函数用于信号通信中的鉴频器、相干解调中的相位检测，以及用于偏振图像信号处理等。可得的反正切计算方法包括坐标旋转数字计算机CORDIC(COordinate Rotation DIgital Computer)算法，由于其具有迭代的属性，因此正面临着导致运算延迟或不可接受的运算时钟频率等挑战。一维查找表(1-Dlookup table，1-D LUT)可以用于一个输入值的反正切值(arctan)的输出，其在2象限反正切计算中是有用的。然而，1-D LUT在典型地需要2维查找表(2-D LUT)的高精度4象限反正切运算中变得不适用，因为由于LUT元素呈平方级增长，其实现的尺寸也指数级地放大。在平衡电路成本并满足高速和高精确度性能目标上，存在着挑战。
发明内容
本发明内容被提供以介绍以下具体实施方式部分详述的概念中经选择的简化部分。本发明内容并不意欲确定权利要求中内容的关键或必要特征，亦不意欲使其限制权利要求的范围。
根据一种实施方式，一种用于IQ到相位转换的方法包括：
将第一输入值转换为第一绝对值，以及将第二输入值转换为第二绝对值；
通过计算第一绝对值的经缩放的对数值来将第一绝对值转换为第一对数值；以及通过计算第二绝对值的经缩放的对数值来将第二绝对值转换为第二对数值；
将第二对数值减第一对数值以提供减得值；以及
从存储于存储单元中的多个相位值中选择相位值，其中多个相位值中的每一个对应于各自的索引值，以及所述相位值由将减得值作为索引值而选择。
在一个或多个实施方式中，将第一绝对值转换为第一对数值包括：
将第一绝对值转换为对数域第一值；以及
以预定的缩放因数将所述对数域第一值缩放，以提供所述第一对数值。
在一个或多个实施方式中，预定的缩放因数是20。
在一个或多个实施方式中，将第一绝对值转换为第一对数值进一步包括：通过取最接近于经所述缩放的对数域第一值的整数作为第一对数值，来提供所述第一对数值。
在一个或多个实施方式中，将第二绝对值转换为第二对数值包括：
将第二绝对值转换为对数域第二值；以及
以预定的缩放因数将所述对数域第二值缩放，以提供所述第二对数值。
在一个或多个实施方式中，将第二绝对值转换为第二对数值进一步包括：通过取最接近于经所述缩放的对数域第二值的整数作为第二对数值，来提供所述第二对数值。
在一个或多个实施方式中：
将第一绝对值转换为第一对数值包括：从存储于对数存储单元中的多个对数值中通过将第一绝对值作为索引而选择对数值作为第一对数值；其中多个对数值的每个对应于各自索引值；
将第二绝对值转换为第二对数值包括：从存储于对数存储单元中的多个对数值中通过将第二绝对值作为索引而选择对数值作为第二对数值。
在一个或多个实施方式中：
将第一绝对值转换为第一对数值包括：从存储于第一对数存储单元中的多个对数值中通过将第一绝对值作为索引而选择对数值作为第一对数值；其中多个对数值的每个对应于各自索引值；
将第二绝对值转换为第二对数值包括：从存储于第二对数存储单元中的多个对数值中通过将第二绝对值作为索引而选择对数值作为第二对数值；其中多个对数值的每个对应于各自索引值。
在一个或多个实施方式中，提供减得值进一步包括：将第二对数值减第一对数值的差与预定的偏移加和，使经加和的差为正整数。
在一个或多个实施方式中，所述方法进一步包括：
确定第一输入值的符号和第二输入值的符号；以及
通过以下来基于第一输入值和第二输入值的符号而调整相位值：
响应于第一输入值和第二输入值均为正，将相位值提供为第一象限相位值；
响应于第一输入值为负以及第二输入值为正，用π减所述相位值以提供第二象限相位值；
响应于第一输入值和第二输入值均为负，用所述相位值加π以提供第三象限相位值；以及
响应于第一输入值为正以及第二输入值为负，用2π减所述相位值以提供第四象限相位值。
在一个或多个实施方式中，所述方法进一步包括：
将第一绝对值转换为第一奇数值和第一指数值，第一奇数值为整数，所述第一奇数值乘以以2为底和以第一指数值为幂指数的幂能够得所述第一绝对值；
将第二绝对值转换为第二奇数值和第二指数值，第二奇数值为整数，所述第二奇数值乘以以2为底和以第二指数值为幂指数的幂能够得所述第二绝对值；
将第二指数值减第一指数值以提供差值，以及提供取决于差值的对数偏移值；
其中将第一绝对值转换为第一对数值包括将第一奇数值转换为第一奇数对数值，以及将第二绝对值转换为第二对数值包括将第二奇数值转换为第二奇数对数值；以及
其中提供减得值包括将第二对数值减第一对数值的差加上对数偏移值。
在一个或多个实施方式中，提供对数偏移值包括：将第二指数值减第一指数值的差乘以log(2)。
在一个或多个实施方式中：
将第一绝对值转换为第一奇数值和第一指数值包括：
通过确定第一绝对值中领头位“1”的存在来检测第一绝对值的奇偶性；
响应于第一绝对值为偶数，将第一绝对值除以2，以及将第一指数值加1；
将所除得的第一绝对值除以2，以及将第一指数值1加1，直至由第一绝对值所除得的值变为奇数值；以及其中
将第二绝对值转换为第二奇数值和第二指数值包括：
通过确定第二绝对值中领头位“1”的存在来检测第二绝对值的奇偶性；
响应于第二绝对值为偶数，将第二绝对值除以2，以及将第二指数值加1；
将所除得的第二绝对值除以2，以及将第二指数值1加1，直至由第二绝对值所除得的值变为奇数值.
在一个或多个实施方式中：
将第一绝对值转换为第一奇数值和第一指数值包括：
通过确定第一绝对值中领头位“0”的数目来检测第一绝对值的奇偶性；
将第一绝对值右移其中领头位“0”的数目的位数；
将经右移的第一绝对值提供为第一奇数值；以及
将第一绝对值中领头位“0”的数目提供为第一指数值；以及其中
将第二绝对值转换为第二奇数值和第二指数值包括：
通过确定第二绝对值中领头位“0”的数目来检测第二绝对值的奇偶性；
将第二绝对值右移其中领头位“0”的数目的位数；
将经右移的第二绝对值提供为第二奇数值；以及
将第二绝对值中领头位“0”的数目提供为第二指数值。
根据一种实施方式，一种用于IQ到相位转换的装置包括：
绝对值模块，连接为接收能够表征第一输入值的第一数字信号和能够表征第二输入值的第二数字信号，以及配置为提供第一绝对值信号和第二绝对值信号，第一绝对值信号能够表征作为第一输入值的绝对值的第一绝对值，第二绝对值信号能够表征作为第二输入值的绝对值的第二绝对值；
连接到绝对值模块的第一转换模块，配置为使用第一绝对值信号来提供第一对数信号，第一对数信号能够表征第一对数值，第一对数值是第一绝对值的对数值的缩放；
连接到绝对值模块的第二转换模块，配置为使用第二绝对值信号来提供第二对数信号，第二对数信号能够表征第二对数值，第二对数值是第二绝对值的对数值的缩放；
减法器模块，配置为使用第一对数信号和第二对数信号来提供减得值信号，减法器模块通过将第二对数值减第一对数值来提供减得值信号，减得值信号能够表征减法器模块的减法的差；
存储器单元，配置为响应于减得值信号而提供相位信号，相位信号能够表征对应于第一输入值和第二输入值的相位值，其中存储器单元存储各对应于各自索引值的多个相位值，以及其中相位值通过使用由减得值信号表征的减得值作为索引在存储器单元中选择相位值而提供。
在一个或多个实施方式中：
第一转换模块配置为通过以下来使用第一绝对值信号而提供第一对数信号：
将第一绝对值转换为对数域第一值；
将对数域第一值缩放预定的缩放因数，以得第一对数值；以及
通过取最接近于第一对数值的整数而提供第一对数信号；以及其中
第二转换模块配置为通过以下来使用第二绝对值信号而提供第二对数信号：
将第二绝对值转换为对数域第二值；
将对数域第二值缩放预定的缩放因数，以得第二对数值；以及
通过取最接近于第二对数值的整数而提供第二对数信号。
在一个或多个实施方式中，所述装置进一步包括配置为存储各对应于各自对数索引值的多个对数值的对数存储器单元，以及其中第一转换模块和第二转换模块实现为对数存储器单元，对数存储器单元通过将第一绝对值作为对数索引值而选择对数值来提供第一对数信号，通过将第二绝对值作为对数索引值而选择对数值来提供第二对数信号。
在一个或多个实施方式中，所述装置进一步包括：
符号检测器模块，配置为检测第一输入值和第二输入值的符号；以及
校准模块，配置为调整相位信号，以
响应于第一输入值和第二输入值均为正值而将第一象限相位值提供为所述相位值；
响应于第一输入值为负而第二输入值为正，通过π减所述相位值以将第二象限相位值提供为所述相位值；
响应于第一输入值和第二输入值均为负，用所述相位值加π以将第三象限相位值提供为所述相位值；
响应于第一输入值为正而第二输入值为负，用2π减所述相位值以将第四象限相位值提供为所述相位值。
在一个或多个实施方式中，所述装置进一步包括奇转换模块，其配置为：
通过确定第一绝对值中领头位“1”的存在来检测第一绝对值信号以检测第一绝对值的奇偶性；
通过确定第二绝对值中领头位“1”的存在来检测第二绝对值信号以检测第二绝对值的奇偶性；以及
将第一绝对值除以2直至所除得的值变为奇数的第一奇数值，及提供能够表征第一奇数值的第一奇数值信号和能够表征第一指数值的第一指数值信号，第一指数值是第一绝对值被除的次数；以及
将第二绝对值除以2直至所除得的值变为奇数的第二奇数值，及提供能够表征第二奇数值的第二奇数值信号和能够表征第二指数值的第二指数值信号，第二指数值是第二绝对值被除的次数；
其中第一转换模块配置为使用第一奇数值信号来提供能够表征第一奇数值的对数值的第一对数信号，以及第二转换模块配置为使用第二奇数值信号来提供能够表征第二奇数值的对数值的第二对数信号；以及其中
减法器模块配置为通过将第二奇数值的对数值减第一奇数值的对数值，以及将该相减的差加对数偏移值而提供减得值信号；对数偏移值是将第二指数值减第一指数值的差乘以log(2)。
在一个或多个实施方式中，所述装置进一步包括奇转换模块，其配置为：
通过确定第一绝对值中领头位“0”的数目来检测第一绝对值信号以检测第一绝对值的奇偶性；以及
通过确定第二绝对值中领头位“0”的数目来检测第二绝对值信号以检测第二绝对值的奇偶性；以及
将第一绝对值右移其中领头位“0”的数目的位数，以及提供能够表征经右移的第一绝对值的第一奇数值信号和能够表征第一指数值的第一指数值信号，第一指数值是第一绝对值中领头位“0”的数目；以及
将第二绝对值右移其中领头位“0”的数目的位数，以及提供能够表征经右移的第二绝对值的第二奇数值信号和能够表征第二指数值的第二指数值信号，第二指数值是第二绝对值中领头位“0”的数目；
其中第一转换模块配置为使用第一奇数值信号来提供能够表征经右移的第一绝对值的对数值的第一对数信号，以及第二转换模块配置为使用第二奇数值信号来提供能够表征经右移的第二绝对值的对数值的第二对数信号；以及其中
减法器模块配置为通过将经右移的第二绝对值的对数值减经右移的第一绝对值的对数值，以及将该相减的差加对数偏移值而提供减得值信号；对数偏移值是将第二指数值减第一指数值的差乘以log(2)。
附图说明
为使本发明前述内容可以更具体的方式得以理解，本发明的进一步详细的描述可以参考实施方式而得到，其中部分由所附的图例而展示。所附图例仅展示本发明的典型实施方式，且因本发明可以具有其他相同地有效实施方式，所附图例不应理解为限制本发明的范围。附图是为便于理解而非测量本发明而绘制。对于本领域的技术人员而言，在阅读了本描述并结合所附图例，所要求的发明主题的益处将易于理解。在附图中，相似的标记数字被用来指示相似的元件，以及：
图1是根据一种实施方式的IQ到相位转换的方法的流程图；
图2是根据一种实施方式的IQ到相位转换的装置的框图；
图3是根据另一种实施方式的IQ到相位转换的装置的框图；
图4是根据另一实施方式的IQ到相位转换的装置的框图；
图5是根据另一实施方式的IQ到相位转换的装置的框图；
图6是根据另一种实施方式的IQ到相位转换的装置的框图；以及
图7A、图7B、图7C和图7D是经过用于8位和10位输出的实现方式转换下的量化误差和相位值的直方图。
具体实施方式
图1是根据一种实施方式的用于IQ到相位转换的方法的流程图。该方法始自接收了第一输入值和第二输入值之后的步骤102，在步骤102中将第一输入值转换为第一绝对值，以及将第二输入值转换为第二绝对值。第一输入值和第二输入值描述或者能够代表在第一域中的一个信号，例如在矩形域中该信号表述为I+jQ，其中I和Q是根据本实施方式用来描述在IQ坐标系或笛卡尔坐标系(Cartesian coordinate system)中的该信号的第一输入值和第二输入值。根据该方法的步骤104，将第一绝对值转换为第一对数值，第一对数值是第一绝对值的对数值的缩放；以及将第二绝对值转换为第二对数值，第二对数值是第二绝对值的对数值的缩放。在本实施方式中，具体地，计算第一绝对值以将其转换为对数域第一值，并将该对数域第一值经预定的缩放因数进行缩放，成为第一对数值。该步骤104的转换步骤是通过：Xdbs＝20×log10|X|，其中X是第一输入值，|X|是第一绝对值，log10|X|是以10为底的第一绝对值|X|的对数域值，20是在本实施方式中的缩放因数的示例。类似地，对于第二输入值Y，步骤104的转换表示为：Ydbs＝20×log10|Y|。
在此，对数值可以具有任意对数底。在各实施方式中将描述以10为底的对数(常用对数，log10或者lg)，在该等实施方式中，对数值还可以称为分贝值；然而，其他合适的对数底也可被使用，例如log2，或者自然对数(loge或ln)等。
步骤104的缩放因数可以选择为使所得的第一对数值和第二对数值具有足够大的随着第一输入值X和第二输入值Y的变化而变化的粒度。在其他实施方式中，缩放因数还可以进一步地确定为使所得的第一对数值和第二对数值的范围扩大，从而第一对数值和第二对数值具有更为合适的粒度，例如第一对数值可以确定为Xdbs＝2N×20×log10|X|，其中N可以视乎数据精度要求和所点源面积而选择。在一些实施方式中，N可以确定为4到6。进一步地，在优选的实施方式中，第一对数值和第二对数值是经缩放的对数域值的最接近的整数值，以便利于后续的数字处理。对于一个10位的无符号的第一输入值而言，该第一输入值的范围是0到1024，以N＝6为例，第一对数值的范围在0到3853之间。
根据一种实施方式，将第一绝对值转换为第一对数值以及将第二绝对值转换为第二对数值由查找表dBS LUT来实现。dBS LUT可以是对数存储单元的形式，其存储有对数值，对数值各对应于相应的索引值。以第一绝对值为索引值，dBS LUT将相对应的对数值提供作为第一对数值，以及从dBS LUT中以第二绝对值作为索引值而提供第二对数值。如上述的例子，如果第一输入值是10位值，则dBS LUT为1023条目的单调表。在各实施方式中，可以对于第一输入值和第二输入值各自有一个dBS LUT，或者对于第一输入值和第二输入值共用一个公共的dBS LUT。
该方法的实施方式的步骤106将第二对数值减去第一对数值，以提供减得值。以上述为例，所得的差在-3853到+3853之间。根据一种实施方式，在第二对数值减去第一对数值所得的差中加入预定的偏移，以使差移动而保证减得值为正整数。对该实施方式，预定的偏移可以是3854，从而经加入了偏移的差的范围在1到7707之间。在具有不同输入索引的其他实施方式中，例如对于10位输入索引而言，该预定的偏移可以是4085，以充分使用所能提供的分辨率能力。
该方法的实施方式的步骤108将减得值转换为相位值，相位值将被响应于第一输入值和第二输入值而提供。步骤108的转换也可以用查找表LUT来实现。在一种实施方式中，所需的相位值包括对数极坐标中的角度值，且第一输入值和第二输入值是笛卡尔坐标系中的坐标，该LUT可以是反正切存储单元的形式，其中存储有各对应于相应索引值的反正切相位值。以减得值为索引值，反正切LUT将对应的反正切值提供为相位值。反正切值
Figure BDA0003286811050000101
可据以用在对于输入坐标X、Y的相位的计算中，该相位描述在极点相位坐标系中的该信号。
该方法的实施方式将反正切值ARCTAN对应于减得值Z，该减得值Z由第一对数值Xdbs和第二对数值Ydbs的差值通过等式
Figure BDA0003286811050000102
Figure BDA0003286811050000103
而得来，第一对数值Xdbs是第一输入值X的对数域转换值，第二对数值Ydbs是第二输入值Y的对数域转换值。具体地，LUT使用Z作为索引值，并将值atan(10Z)作为相对应的输出值。由此，对应于第一输入值X和第二输入值Y的反正切值不直接由商
Figure BDA0003286811050000104
来直接提供，该
Figure BDA0003286811050000105
的商的计算是困难的，并且资源开销和时间开销较大。反而地，该实施方式将商
Figure BDA0003286811050000106
转换为输入值的对数值的减得值，将该减得值与LUT中的所需的反正切值对应起来。能够理解的是，输入值的对数值可以通过dBSLUT来实现，减法运算也更为便利。
图2是根据一种实施方式的用于IQ到相位转换的装置的框图。该装置200可以实现为执行图1的实施方式中的方法，并将参照图1的方法描述。装置200包括绝对值模块202。绝对值模块202连接为接收能够表示第一输入值X的第一数字信号和能够表示第二输入值Y的第二数字信号。绝对值模块202提供第一绝对值信号，以及提供第二绝对值信号。第一绝对值信号能够表示第一绝对值|X|，其为第一输入值X的绝对值。第二绝对值信号能够表示第二绝对值|Y|，其为第二输入值Y的绝对值。
装置200进一步包括连接到绝对值模块202的第一转换模块204和第二转换模块206。第一转换模块204使用第一绝对值信号来提供第一对数信号。第一对数信号能够表示第一对数值Xdbs，第一对数值Xdbs是第一绝对值|X|的经缩放的对数值。类似地，第二转换模块206使用第二绝对值信号来提供第二对数信号。第二对数信号能够表示第二对数值Ydbs，第二对数值Ydbs是第二绝对值|Y|的经缩放的对数值。在装置200的本实施方式中，第一转换模块204和第二转换模块206的转换运算与参照图1的方法的实施方式中由绝对值到对数域值的转换以及缩放因子的施加相似。进一步地，第一转换模块204和第二转换模块206可以实现为参照图1的方法的实施方式中所述的dBS LUT，在此不再予细述。
参考图2，根据实施方式的装置200包括减法器模块208，减法器模块208连接到第一转换模块204和第二转换模块206，以分别接收第一对数信号和第二对数信号。减法器模块208据以使用第一对数信号和第二对数信号，通过将第二对数值Ydbs减第一对数值Xdbs，来提供减得值信号。所提供的减得值信号能够表示由减法器模块208进行的减法的减得值。
装置200的存储单元210从减法器模块208接收减得值信号，以及响应于减得值信号而提供相位信号。相位信号能够表示对应于第一输入值X和第二输入值Y的相位值。与参照图1的方法中步骤108所描述的类似，本实施方式的装置200的存储单元210可以实现为LUT，其存储相位值，每个相位值对应于各相应的索引值。以由减得值信号所代表的减得值为LUT 210的索引值，对应的相位值被选择，以及由所提供的相位信号来表征。
如参照方法的实施方式所描述的，装置200包括LUT 210来将所需的相位值与输入值的对数域值相映射，避免了对于输入值的商
Figure BDA0003286811050000111
的运算，并简化了LUT 210的实现，从而LUT210是仅以减得值Z为索引值的1-D LUT，而非需要以输入值X和Y两者为索引值的2-D LUT。由于LUT210响应于均为正整数的第一绝对值|X|和第二绝对值|Y|而提供所需的相位值，该提供的相位值仅是在第一象限中的映射值。然而，在第一输入值X、或者第二输入值Y、或者第一输入值X和第二输入值Y两者为负数值的情形下，需要将所提供的相位值转换到由输入值X和Y所指示的实际象限中。
根据本实施方式的装置200进一步包括符号检测器模块212，符号检测器模块212被连接以接收第一输入值X和第二输入值Y。符号检测器模块212检测第一输入值X和第二输入值Y的符号，并据以使用所述符号来确定具有第一输入值X和第二输入值Y的点所处在的象限。符号检测器模块212将所检测的第一输入值X和第二输入值Y的符号提供至装置200的校准模块214。校准模块214亦称全象限映射器，也连接到存储单元210，以及使用输入值的符号来调整或校准来自存储单元210的相位信号。具体地，若第一输入值X和第二输入值Y二者均为正值，则提供相位信号从而相位值被提供为第一象限相位值；若第一输入值X检测为负、以及第二输入值Y为正，则校准模块214通过π减去所述相位值来调整相位信号使其能够表征第二象限相位值。若第一输入值X和第二输入值Y均为负，校准模块214则通过将相位值加π来调整相位信号，使其能够表征第三象限相位值；以及若第一输入值X为正、而第二输入值Y为检测为负，调整相位信号从而通过2π减去所述相位值，使相位信号能够表征第四象限相位值。根据本发明的用于IQ到相位转换的方法的其他实施方式中，可以包括进一步的确定第一输入值和第二输入值的符号、以及基于输入值的符号而调整相位值的步骤，类似于参照该装置的符号检测器模块212和校准模块214所描述的。
尽管未在图2中示出，在其他时序约束实施方式中，图2的用于相位转换的装置可以进一步包括多个计时元件，例如连接在第一转换模块204和减法器模块208之间、以及连接在第二转换模块206和减法器模块208之间的触发器，以使第一对数值Xdbs和第二对数值Ydbs在正确的时序被提供到减法器模块208。相似的触发器还可以连接在LUT 210和校准模块214之间，以得到更高的时序精度。
参考下表1，其示出了使用2D LUT来实现相位转换相比于使用根据本实施方式的基于dBS的LUT时所占面积和误差程度的示例。
图1在相位转换中使用不同LUT所占面积和误差水平
Figure BDA0003286811050000131
表1显示，若输出宽度为8位，根据以上实施方式的基于dBS的LUT实现方式节省约34％的面积，在最大误差上具有63％的误差性能改善，以及96％的平均误差改善。若输出宽度扩展到10位，实施方式的基于dBS的LUT实现方式节省高达90％的面积；在误差性能上，最大误差具有55％的改善，而平均误差改善86％。可以理解的是，由于消耗面积是输出分辨率的指数级函数，因而对于2-D LUT的实现方式，所占面积迅速增大。另一方面，各实施方式的基于dBS的LUT实现方式，则是1-D LUT，其所占面积随着输出分辨率线性地增长。另外，从精度角度来看，上述各实施方式的1-D LUT的实现方式接近于理论分辨率(即，对于10位输出而言是0.3515度)，也具有优势。
图3示出了根据另一实施方式的用于IQ到相位转换的装置的框图。装置300与图2中的实施方式类似，包括绝对值模块、减法器模块、存储单元、符号检测器模块、以及校准模块。图2中的装置200的第一转换模块204和第二转换模块206在图3的装置300中由对数存储单元302实现。对数存储单元302存储多个对数值，各对数值对应于各自相应的对数索引值。装置300包括输入开关304，输入开关304切换以将自绝对值模块提供而来的第一绝对值信号或第二绝对值信号提供到对数存储单元302。对数存储单元302使用第一绝对值作为对数索引值而提供能够表示第一对数值Xdbs的第一对数信号，或者使用第二绝对值作为对数索引值而提供能够表示第二对数值Ydbs的第二对数信号。第一对数值或者第二对数值通过输出开关306而被提供到存储单元，即反正切LUT。装置300的对数存储单元302可以是如上所述的由第一输入值和第二输出值共享的公用dBS LUT的一种实现方式。
图4示出了根据另一实施方式的用于IQ到相位转换的装置的框图。图4的装置400与图2的装置200类似，包括绝对值模块、减法器模块、存储单元、符号检测器模块、以及校准模块。此外，装置400包括第一奇转换模块402、第二奇转换模块404、以及对数偏移模块406。第一奇转换模块402连接到绝对值模块以接收能够表征第一绝对值|X|的第一绝对值信号，以及第二奇转换模块404连接到绝对值模块以接收能够表征第二绝对值|Y|的第二绝对值信号。
第一奇转换模块402将第一绝对值|X|转换为第一奇数值|X|′和第一指数值Xofs。第二奇转换模块404将第二绝对值|Y|转换为第二奇数值|Y|′和第二指数值Yofs。能够表征第一奇数值|X|′的第一奇数值信号和能够表征第二奇数值|Y|′的第二奇数值信号分别被提供到第一转换模块和第二转换模块，以供在转换为第一对数值Xdbs和第二对数值Ydbs中使用。在本实施方式中，第一奇数值和第二奇数值为整数。第一指数值Xofs作为以2为底的幂的指数，并将幂乘以第一奇数值|X|′，等于第一绝对值|X|。类似地，第二指数值Yofs作为以2为底的幂的指数，并将幂乘以第二奇数值|Y|′，等于第二绝对值|Y|。
作为第一步，第一奇转换模块402检测第一绝对值信号，以确定第一绝对值|X|的奇数性，奇数性也称为“奇偶性”。如在以下将进一步描述的，整数的奇数性可以定义为该整数除以2并仍得到整数(奇值)的次数(指数)。类似地，第二奇转换模块404检测第二绝对值信号，以确定第二绝对值|Y|的奇数性。由于第一输入值和第二输入值通过第一数字信号和第二数字信号以二进制码的形式提供，该等输入值的奇数性可以通过检测在输入值中的领头的位(leading bit)“1”来确定。如果二进制值的领头的位是“1”，亦称为最右侧位或者最低有效位，则该二进制值是奇数值，否则该二进制数字值是偶数值。如果确定第一绝对值|X|为奇数值，第一奇转换模块402将第一绝对值|X|提供作为第一奇数值|X|′，且第一指数值Xofs为0；如果确定第二绝对值|Y|为奇数值，第二奇转换模块404将第二绝对值|Y|提供作为第二奇数值|Y|′，并且第二指数值Yofs设为0。
如果第一绝对值|X|确定为偶数值，意味着第一绝对值|X|的领头的位为“0”，第一奇转换模块402通过以下来将偶数的第一绝对值|X|转换为第一奇数值|X|′和第一指数值Xofs：将第一绝对值|X|除以2直至所得的商为奇数值，从而所得的商值作为第一奇数值|X|′；在第一绝对值|X|每次被除时，第一指数值加1，从而在经过了第一奇转换模块402的转换之后，第一指数值Xofs是第一绝对值|X|被除的次数。来自第一奇转换模块402的、并且能够表征第一指数值Xofs的第一指数值信号被提供到对数偏移模块406。
类似地，如果第二绝对值|Y|确定为偶数值，亦即第二绝对值|Y|的领头位为“0”，第二奇转换模块通过以下来将偶数的第二绝对值|Y|转换为第二奇数值|Y|′和第二指数值Yofs：将第二绝对值|Y|除以2直至所得的商值变为奇数值，所余商值被作为第二奇数值|Y|′；每次第二绝对值|Y|被除时，第二指数值加1，从而在经过了第二奇转换模块404的转换之后，第二指数值Yofs是第二绝对值|Y|被除的次数。来自第二奇转换模块404、能够表征第二指数值Yofs的第二指数值信号被提供给对数偏移模块406。
在可选的实施方式中，第一奇转换模块402和第二奇转换模块404可以仅由一个公共的转换模块来实现，该公共的转换模块由第一输入值和第二输入值分别共享，与图3的装置300中的共享dBS LUT 302类似。根据图4的装置400，第一转换模块使用第一奇数值信号而提供能够表征第一奇数值|X|′的对数值的第一对数信号，以及第二转换模块使用第二奇数值信号而提供能够表征第二奇数值|Y|′的对数值的第二对数信号。
可选地，将二进制值除以2可以理解为将该二进制值向右移位一位。例如，将表征偶数的数字10的二进制值“0001010”除以2也是将该二进制值“0001010”右移一位而成为代表奇数数字5的“0000101”的实现。在此方面，第一奇转换模块402可以通过以下来将第一绝对值|X|转换为第一奇数值|X|′和第一指数值Xofs：确定第一绝对值|X|中的领头位“0”的位数；将第一绝对值向右移位其中领头位“0”的位数；以及将经右移的第一绝对值作为第一奇数值|X|′；以及将领头位“0”的位数作为第一指数值Xofs。类似地，第二奇转换模块404可以通过以下来将第二绝对值|Y|转换为第二奇数值|Y|′和第二指数值Yofs：确定第二绝对值|Y|中的领头位“0”的位数；将第二绝对值向右移位其中领头位“0”的位数；以及将经右移的第二绝对值作为第二奇数值|Y|′；以及将领头位“0”的位数作为第二指数值Yofs。
对数偏移模块406包括减法器单元408和放大器单元410。减法器单元408从第一奇转换模块402接收第一指数值信号，以及从第二奇转换模块404接收第二指数值信号。减法器单元408将第二指数值Yofs减去第一指数值Xofs，并提供第一指数值Xofs与第二指数值Yofs的差值。放大器单元410将减法器单元408的减法的差值乘以放大器因数，并将该乘法所得的对数偏移值提供给减法器模块，在本实施方式中放大器因数是20×log10 2。如图4所示的，减法器模块将第二奇数值|Y|′的第二奇数对数值Ydbs减去第一奇数值|X|′的第一奇数对数值Xdbs，然后加上对数偏移值，以提供差值信号。
在图4的装置400中包括奇转换模块来减少反正切LUT的规模。注意到，任何偶数在重复除以2后均变为奇数：
Figure BDA0003286811050000161
从而偶数值Ieven的对数域值是：log Ieven＝log(Oodd×2k)＝log Oodd+log 2k＝log Oodd+k×log 2。考虑二维的第一输入值X和第二输入值Y，将被提供给反正切LUT的对数域值是以下该值的缩放值：
Figure BDA0003286811050000162
Figure BDA0003286811050000163
其中m是第一奇数值、n是第二奇数值、log10 m是第一奇数对数值、以及log10 n是第二奇数对数值。反正切LUT仅需要存储奇数索引值的条目，从而该反正切LUT的规模减半。图4所示的减法器单元408中的放大器因数是20×log10 2，其是非限制性的。反而地，该放大器因数可以在可选的实施方式中选择为其他适用的值。
图5示出了根据另一实施方式的用于IQ到相位转换的装置的框图。图5的装置500与图2的装置200类似，包括绝对值模块、减法器模块、存储单元、符号检测器模块，以及校准模块。除了将相位值调整到相匹配的象限的校准模块502外，图5的装置500包括连接在存储单元和校准模块502之间的预校准模块504。预校准模块504还连接到减法器模块508，并检测第一对数值Xdbs是否大于第二对数值Ydbs，或检测第二对数值Ydbs减第一对数值Xdbs的差的符号。预校准模块504基于前述检测来修正来自存储单元506(即反正切LUT)的相位信号。
根据反三角定理，反正切函数在一个象限的两半之间具有相匹配的对称性特征：
Figure BDA0003286811050000171
如上所述的，反正切LUT以输入值的对数域转换值
Figure BDA0003286811050000172
作为索引值，由此可得
Figure BDA0003286811050000173
其中atan(10Z)是响应于索引值Z而将由反正切LUT提供的相位值。在本实施方式中，存储单元506仅存储对应于在一半象限中的输入值的反正切值。存储半象限反正切值的存储单元506适用于在一个象限的一半中的输入值X和Y。例如，如果第二输入值Y大于第一输入值X从而输入值是在一个象限的一半中，第二对数值Ydbs大于第一对数值Xdbs，从而反正切LUT能够响应于正的差值而提供相对应的相位值。
另一方面，若第二输入值Y小于第一输入值X从而该等输入值是在该象限的另一半中，第二对数值Ydbs减第一对数值Xdbs的差是负值，但仍能够通过使用其正数的对应值作为索引在反正切LUT中被提供，并且所需的相位值被提供为：
Figure BDA0003286811050000174
如上所述的，预校准模块504使用第二对数值Ydbs减第一对数值Xdbs的差的符号来修正来自存储单元506的相位信号。如果来自减法器模块508的第二对数值Ydbs减第一对数值Xdbs的差是正值，预校准模块504将来自反正切LUT的所选值提供为相位值。如果来自减法器模块508的第二对数值Ydbs减第一对数值Xdbs的差是负值，或者如果检测到第二对数值Ydbs小于第一对数值Xdbs，则预校准模块504通过将值
Figure BDA0003286811050000175
减去从反正切LUT中所选的值来修改该所选值，并将该经修改的值提供为所需的相位值。
图2至图5的实施方式可以以任意合适的组合形式实现，以及图6示出了根据一种实施方式的装置600，其集成了图2至图5中的实施方式。图6的实施方式的装置600对于第一输入值X和第二输入值Y共享一个公共的dBS LUT，该公共的dBS LUT仅存储对应于奇数输入值的相位值条目。装置600还包括预校准模块(第一象限映射器)，以使用第二对数值Ydbs减第一对数值Xdbs的差的符号来将半象限相位值调整到全象限相位值，以及包括校准模块(全象限映射器)以使用第一输入值及第二输入值的符号来将相位值调整到对应的象限。使用预校准模块和校准模块，存储单元506仅存储在半个象限内的输入值的反正切值。
图7A是对于8位的输出使用2-D LUT的实现方式进行转换的相位值的量化误差的直方图，图7B是对于8位的输出使用根据如上所述的实施方式的基于dBS的1-D LUT进行转换的相位值的量化误差的直方图。由图7A和图7B示出的可见，当前基于dBS的1-D LUT将所转换的相位值的量化误差大部分缩窄在有限的介乎-1.5度到+1.5度的范围内，相比于由图7A所示的2-D LUT实现而言具有优势。类似地，图7C是对于10位输出的使用2-D LUT实现进行转换的相位值的量化误差的直方图，而图7D是对于10位输出的使用本发明实施方式进行转换的相位值的量化误差的直方图。由图7C和图7D可见，使用以上实施方式，所转换的相位值的量化误差集中在窄于-0.5度到0.5度的范围内，相比于图7C所示的结果得以改善。
在此参考了特定的所示的例子对于各种示例的实施方式进行了描述。所述示例的例子被选择为辅助本领域的技术人员来形成对于各实施方式的清晰理解并得实施。然而，可以构建为包括一个或多个实施方式的系统、结构和器件的范围，以及根据一个或多个实施方式实施的方法的范围，并不为所展示的示例性例子所限制。相反地，所属技术领域的技术人员基于本说明书可以理解：可以根据各实施方式来实施出很多其他的配置、结构和方法。
应当理解的是，就于本发明在前描述中所使用的各种位置指示来说，例如顶、底、上、下，彼等指示仅是参考了相应的附图而给出，并且当器件的朝向在制造或工作中发生变化时，可以代替地具有其他位置关系。如上所述，那些位置关系只是为清楚起见而描述，并非限制。
本说明的前述描述是参考特定的实施方式和特定的附图，但本发明不应当限制于此，而应当由权利要求书所给出。所描述的各附图都是示例性的而非限制性的。在附图中，为示例的目的，各元件的尺寸可能被放大，且可能没有绘制为特定的比例尺。本说明也应当包括各元件、工作方式在容限和属性上的不连续的变换。还应当包括本发明的各种弱化实施。
本说明及权利要求书中所使用的词汇“包括”并不排除其他元件或步骤。除非特别指出，在使用单数形式如“一”、“一个”指代确定或不确定的元件时，应当包括该元件的复数。从而，词汇“包括”不应当被理解为限于在其后所列出的条目，不应当理解为不包括其他元件或步骤；描述“器件包括项目A和B”的范围不应当限制为只包括元件A和B的器件。该描述表示，就于本说明而言，只有器件的元件A和B是相关的。尽管耦合通常包括电感性的连接、连接通常意为通过例如电线的连接，然而此处所述“连接”、“耦接”、“耦合”均表示在相耦接或相连接的元件之间存在电学的联系，且不意味着其间没有中间元件。在描述晶体管及其连接时，词语栅、漏、和源与栅极、漏极、源极以及栅极端、漏极端、源极端是可互换的。
对于所属领域的技术人员而言，在不背离本发明的权利要求的范畴内可以作出多种具体变化。

Claims (10)

1.一种用于IQ到相位转换的方法，其特征在于，包括：
将第一输入值转换为第一绝对值，以及将第二输入值转换为第二绝对值；
通过计算第一绝对值的经缩放的对数值来将第一绝对值转换为第一对数值；以及通过计算第二绝对值的经缩放的对数值来将第二绝对值转换为第二对数值；
将第二对数值减第一对数值以提供减得值；以及
从存储于存储单元中的多个相位值中选择相位值，其中多个相位值中的每一个对应于各自的索引值，以及所述相位值由将减得值作为索引值而选择。
2.根据权利要求1所述的方法，其特征在于，将第一绝对值转换为第一对数值包括：
将第一绝对值转换为对数域第一值；以及
以预定的缩放因数将所述对数域第一值缩放，以提供所述第一对数值。
3.根据权利要求1所述的方法，其特征在于，将第二绝对值转换为第二对数值包括：
将第二绝对值转换为对数域第二值；以及
以预定的缩放因数将所述对数域第二值缩放，以提供所述第二对数值。
4.根据权利要求1所述的方法，其特征在于：
将第一绝对值转换为第一对数值包括：从存储于对数存储单元中的多个对数值中通过将第一绝对值作为索引而选择对数值作为第一对数值；其中多个对数值的每个对应于各自索引值；
将第二绝对值转换为第二对数值包括：从存储于对数存储单元中的多个对数值中通过将第二绝对值作为索引而选择对数值作为第二对数值。
5.根据权利要求1所述的方法，其特征在于，进一步包括：
确定第一输入值的符号和第二输入值的符号；以及
通过以下来基于第一输入值和第二输入值的符号而调整相位值：
响应于第一输入值和第二输入值均为正，将相位值提供为第一象限相位值；
响应于第一输入值为负以及第二输入值为正，用不减所述相位值以提供第二象限相位值；
响应于第一输入值和第二输入值均为负，用所述相位值加π以提供第三象限相位值；以及
响应于第一输入值为正以及第二输入值为负，用2π减所述相位值以提供第四象限相位值。
6.根据权利要求1所述的方法，其特征在于，进一步包括：
将第一绝对值转换为第一奇数值和第一指数值，第一奇数值为整数，所述第一奇数值乘以以2为底和以第一指数值为幂指数的幂能够得所述第一绝对值；
将第二绝对值转换为第二奇数值和第二指数值，第二奇数值为整数，所述第二奇数值乘以以2为底和以第二指数值为幂指数的幂能够得所述第二绝对值；
将第二指数值减第一指数值以提供差值，以及提供取决于差值的对数偏移值；
其中将第一绝对值转换为第一对数值包括将第一奇数值转换为第一奇数对数值，以及将第二绝对值转换为第二对数值包括将第二奇数值转换为第二奇数对数值；以及
其中提供减得值包括将第二对数值减第一对数值的差加上对数偏移值。
7.根据权利要求6所述的方法，其特征在于：
将第一绝对值转换为第一奇数值和第一指数值包括：
通过确定第一绝对值中领头位“1”的存在来检测第一绝对值的奇偶性；
响应于第一绝对值为偶数，将第一绝对值除以2，以及将第一指数值加1；
将所除得的第一绝对值除以2，以及将第一指数值1加1，直至由第一绝对值所除得的值变为奇数值；以及其中
将第二绝对值转换为第二奇数值和第二指数值包括：
通过确定第二绝对值中领头位“1”的存在来检测第二绝对值的奇偶性；
响应于第二绝对值为偶数，将第二绝对值除以2，以及将第二指数值加1；
将所除得的第二绝对值除以2，以及将第二指数值1加1，直至由第二绝对值所除得的值变为奇数值。
8.一种用于IQ到相位转换的装置，其特征在于，包括：
绝对值模块，连接为接收能够表征第一输入值的第一数字信号和能够表征第二输入值的第二数字信号，以及配置为提供第一绝对值信号和第二绝对值信号，第一绝对值信号能够表征作为第一输入值的绝对值的第一绝对值，第二绝对值信号能够表征作为第二输入值的绝对值的第二绝对值；
连接到绝对值模块的第一转换模块，配置为使用第一绝对值信号来提供第一对数信号，第一对数信号能够表征第一对数值，第一对数值是第一绝对值的对数值的缩放；
连接到绝对值模块的第二转换模块，配置为使用第二绝对值信号来提供第二对数信号，第二对数信号能够表征第二对数值，第二对数值是第二绝对值的对数值的缩放；
减法器模块，配置为使用第一对数信号和第二对数信号来提供减得值信号，减法器模块通过将第二对数值减第一对数值来提供减得值信号，减得值信号能够表征减法器模块的减法的差；
存储器单元，配置为响应于减得值信号而提供相位信号，相位信号能够表征对应于第一输入值和第二输入值的相位值，其中存储器单元存储各对应于各自索引值的多个相位值，以及其中相位值通过使用由减得值信号表征的减得值作为索引在存储器单元中选择相位值而提供。
9.根据权利要求8所述的装置，其特征在于，进一步包括：
符号检测器模块，配置为检测第一输入值和第二输入值的符号；以及
校准模块，配置为调整相位信号，以
响应于第一输入值和第二输入值均为正值而将第一象限相位值提供为所述相位值；
响应于第一输入值为负而第二输入值为正，通过不减所述相位值以将第二象限相位值提供为所述相位值；
响应于第一输入值和第二输入值均为负，用所述相位值加π以将第三象限相位值提供为所述相位值；
响应于第一输入值为正而第二输入值为负，用2π减所述相位值以将第四象限相位值提供为所述相位值。
10.根据权利要求8所述的装置，其特征在于，进一步包括奇转换模块，其配置为：
通过确定第一绝对值中领头位“0”的数目来检测第一绝对值信号以检测第一绝对值的奇偶性；以及
通过确定第二绝对值中领头位“0”的数目来检测第二绝对值信号以检测第二绝对值的奇偶性；以及
将第一绝对值右移其中领头位“0”的数目的位数，以及提供能够表征经右移的第一绝对值的第一奇数值信号和能够表征第一指数值的第一指数值信号，第一指数值是第一绝对值中领头位“0”的数目；以及
将第二绝对值右移其中领头位“0”的数目的位数，以及提供能够表征经右移的第二绝对值的第二奇数值信号和能够表征第二指数值的第二指数值信号，第二指数值是第二绝对值中领头位“0”的数目；
其中第一转换模块配置为使用第一奇数值信号来提供能够表征经右移的第一绝对值的对数值的第一对数信号，以及第二转换模块配置为使用第二奇数值信号来提供能够表征经右移的第二绝对值的对数值的第二对数信号；以及其中
减法器模块配置为通过将经右移的第二绝对值的对数值减经右移的第一绝对值的对数值，以及将该相减的差加对数偏移值而提供减得值信号；对数偏移值是将第二指数值减第一指数值的差乘以log(2)。
CN202111156315.1A 2021-09-29 2021-09-29 Iq到相位转换的方法和装置 Pending CN115878071A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111156315.1A CN115878071A (zh) 2021-09-29 2021-09-29 Iq到相位转换的方法和装置
US17/822,936 US11870452B2 (en) 2021-09-29 2022-08-29 IQ to phase conversion method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111156315.1A CN115878071A (zh) 2021-09-29 2021-09-29 Iq到相位转换的方法和装置

Publications (1)

Publication Number Publication Date
CN115878071A true CN115878071A (zh) 2023-03-31

Family

ID=85756546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111156315.1A Pending CN115878071A (zh) 2021-09-29 2021-09-29 Iq到相位转换的方法和装置

Country Status (2)

Country Link
US (1) US11870452B2 (zh)
CN (1) CN115878071A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240282049A1 (en) * 2023-02-16 2024-08-22 Electronics And Telecommunications Research Institute Method and apparatus for reconstructing a three-dimensional shape based on multiple light sources

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470367B1 (en) 1999-12-08 2002-10-22 Chung-Shan Institute Of Science Apparatus and method for implementing an inverse arctangent function using piecewise linear theorem to simplify
JP4757328B2 (ja) 2009-07-03 2011-08-24 富士通株式会社 逆正接演算装置及び逆正接演算プログラム
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
TWI417785B (zh) 2010-10-26 2013-12-01 Univ Nat Chiao Tung 低延遲時間之餘切硬體結構及其計算方法
US9312816B2 (en) * 2013-09-03 2016-04-12 Mediatek Singapore Pte. Ltd. Frequency and phase conversion circuit, wireless communication unit, integrated circuit and method therefor

Also Published As

Publication number Publication date
US11870452B2 (en) 2024-01-09
US20230124680A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
EP3113436B1 (en) Soft decision value generation apparatus and soft decision value generation method
CN108781206B (zh) 用于正交信号调制的方法和装置
CN110785976B (zh) 针对相位噪声优化的正交幅度调制的方法和装置
EP3796611B1 (en) Phase calibration method and device
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
CN115878071A (zh) Iq到相位转换的方法和装置
CN112884154A (zh) 量子态的分辨方法、装置和系统、量子测控系统和计算机
CN110971243B (zh) 解码bch编码码字的系统和方法
CN113132274B (zh) 符号速率的估计方法、装置和可读存储介质
WO2015186646A1 (en) System and method for pairwise distance computation
US10177902B2 (en) Circuit and method for processing data
US6393067B1 (en) Differential detection receiver
CN110147218B (zh) 基于Cordic算法的运算电路与方法
JP3091120B2 (ja) Ｑｐｓｋ復調装置
US20140215219A1 (en) Method for verifying an electronic signature and data processing device
KR20020024937A (ko) 입력연산자 정규화를 이용한 테이블참조 기반 고속통신용위상계산기
US6566941B2 (en) Method and device of phase detection in phase modulation systems
US7864886B2 (en) Phase calculation apparatus using binary search
JP2945003B1 (ja) 逆正接演算回路
KR101729064B1 (ko) 최대 우도 방식을 이용한 심볼 검출 방법 및 이를 수행하는 수신기
US8705662B2 (en) Soft decision method and associated signal receiving system
TWI399952B (zh) 用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置
JP2016010034A (ja) 角度検出装置及び角度検出方法
JP2005151016A (ja) 位相差算出回路
CN113961168B (zh) 数据处理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination