CN115832052A - 胞内集成二极管的碳化硅mosfet器件及其制备方法 - Google Patents
胞内集成二极管的碳化硅mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN115832052A CN115832052A CN202211475391.3A CN202211475391A CN115832052A CN 115832052 A CN115832052 A CN 115832052A CN 202211475391 A CN202211475391 A CN 202211475391A CN 115832052 A CN115832052 A CN 115832052A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- mosfet device
- carbide mosfet
- metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种胞内集成二极管的碳化硅MOSFET器件及其制备方法，该器件包括：碳化硅MOSFET器件以及漂移层远离衬底的表面设置的平滑的刻蚀凹槽，凹槽内部填充有肖特基接触金属，刻蚀凹槽的侧壁设有离子注入区，离子注入区顶部填充欧姆接触金属。通过实施本发明，在元胞内形成结势垒肖特基二极管，节约了芯片面积，显著改善器件第三象限特性，实现了低第三象限开启电压，避免了双极退化效应的发生；平滑的刻蚀凹槽结构可以避免电场集中，离子注入能够避免栅极击穿，同时在不改变电流通路的情况下，实现了通过结势垒肖特基二极管结构对裂栅的包裹和保护，降低了栅氧化层电场，增强了器件的可靠性。
Description
技术领域
本发明涉及功率半导体结构技术领域，具体涉及一种胞内集成二极管的碳化硅MOSFET器件及其制备方法。
背景技术
作为第三代宽禁带半导体材料的代表之一，碳化硅材料具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，在大功率、高温及高频电力电子领域具有广阔的应用前景。
碳化硅MOSFET开关损耗小、开关频率高，更适用于高频工作状态，再加上其极低的导通电阻和优秀的高温特性，逐渐成为新一代主流的低损耗功率器件。碳化硅禁带宽度较大，其体二极管的开启电压非常高(室温下2.5eV)，使得碳化硅MOSFET的体二极管作为续流二极管时的损耗较大。由于碳化硅晶体本身基平面位错(Basal Plane Dislocation，BPD)的存在，当碳化硅MOSFET工作在第三象限其体二极管PiN开启时，长期的电子和空穴复合所释放的能量将会导致堆垛层错在BPD处蔓延，从而引发双极退化效应，导致MOSFET发生双极退化效应，给碳化硅MOSFET的长期可靠性带来严峻的挑战。
在目前的功率器件模块中，一般采用反并联碳化硅肖特基二极管(SchottkyBarrier Diode，SBD)作为续流二极管，以保证系统在处于死区状态时电流流过该碳化硅二极管，避免双极退化效应，提升器件可靠性。但外接二极管会引入额外寄生电感且封装面积扩大一倍以上，制约了碳化硅器件的集成化发展。
发明内容
有鉴于此，本发明实施例提供一种胞内集成二极管的碳化硅MOSFET器件及其制备方法，以解决现有技术中反并联碳化硅肖特基二极管制约了碳化硅器件的集成化发展的技术问题。
本发明实施例提供的技术方案如下：
本发明实施例第一方面提供一种胞内集成二极管的碳化硅MOSFET器件，包括：碳化硅MOSFET器件，所述碳化硅MOSFET器件采用平面栅结构，所述碳化硅MOSFET器件的漂移层远离衬底的表面设置有平滑的刻蚀凹槽，所述刻蚀凹槽内填充有肖特基金属，所述刻蚀凹槽的侧壁设有离子注入区，离子注入区顶部填充欧姆接触金属。
可选地，所述刻蚀凹槽的刻蚀形貌为倾角凹槽或圆弧凹槽，所述刻蚀凹槽的刻蚀深度0.1μm-0.8μm，刻蚀宽度0.2μm-10μm，刻蚀角度10°-85°。
可选地，所述离子注入区的注入区域为刻蚀凹槽的侧边注入，注入形貌为倾角或圆弧形貌。
可选地，所述肖特基金属和所述漂移层之间形成肖特基接触，所述离子注入区和所述肖特基金属之间形成欧姆接触，所述肖特基接触金属和欧姆接触金属同时形成或者采用单独工艺形成，所述肖特基接触金属和欧姆接触金属为同一种金属或者为不同金属。
可选地，所述碳化硅MOSFET器件包括：漏极金属；所述漏极金属上表面由下到上依次层叠设置的衬底、缓冲层、漂移层和基区；所述基区上表面并列设置的第一源区和第二源区；所述第一源区上表面由下到上依次层叠设置的栅氧化层和多晶硅栅，所述多晶硅栅周围填充场氧；所述场氧、第一源区和第二源区上表面设置的源极金属。
可选地，所述基区的厚度分别大于所述第一源区和第二源区的厚度，所述第一源区和第二源区的掺杂类型不同。
可选地，所述源极金属和所述第一源区之间、所述源极金属和所述第二源区之间均形成欧姆接触，所述衬底和所述漏极金属之间形成欧姆接触。
可选地，所述第一源区和所述第二源区均为高掺杂，所述高掺杂的浓度为1E18cm-3～1E20cm-3，所述基区为低掺杂，所述低掺杂的浓度为1E16cm-3～8E18cm-3。
可选地，所述碳化硅MOSFET器件为N沟道MOSFET和P沟道MOSFET。
本发明实施例第二方面提供一种胞内集成二极管的碳化硅MOSFET器件的制备方法，包括：在制备平面栅碳化硅MOSFET器件时，在所述碳化硅MOSFET器件的漂移层远离衬底的表面形成平滑的刻蚀凹槽；在所述刻蚀凹槽内填充肖特基金属；在所述刻蚀凹槽的侧壁进行离子注入，所述离子注入区顶部填充欧姆接触金属。
本发明技术方案，具有如下优点：
本发明实施例提供的胞内集成二极管的碳化硅MOSFET器件及其制备方法，通过在漂移层表面形成刻蚀凹槽，并在凹槽内填充肖特基金属的方式实现了碳化硅MOSFET器件内肖特基二极管的集成，即通过在元胞内部裂栅的方式形成结势垒肖特基二极管，节约了芯片面积，可以显著改善器件第三象限特性，实现了低第三象限开启电压，从而避免了双极退化效应的发生；同时在不改变电流通路的情况下，通过刻蚀凹槽结构，并对凹槽边缘进行离子注入，其中，平滑的刻蚀凹槽结构可以避免电场集中，离子注入能够避免栅极击穿，由此该器件结构实现了通过结势垒肖特基二极管结构对裂栅的包裹和保护，降低了栅氧化层电场，增强了器件的可靠性。此外，该器件还实现了在平面栅结构中集成二极管，相比沟槽栅结构，工艺简单。
本发明实施例提供的胞内集成二极管的碳化硅MOSFET器件，通过胞内集成二极管大大节约了芯片面积。当器件工作于反向阻断状态时，裂栅处的高掺杂浓度的离子注入区能够在保持器件良好阻断特性的同时，通过对栅槽的保护，有效降低器件峰值电场，提高器件氧化层的可靠性；当器件工作于正向导通状态时，N型沟道区作为电流通路使用，倾角刻蚀处理并未影响导通电流通道；当器件工作在第三象限时，集成SBD的开启电压0.9eV，远远小于体二极管的开启电压，显著降低导通电压，由于胞内集成二极管开启时仅有电子参与导电，因此也避免了双极退化效应的发生，有效改善了器件第三象限特性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中胞内集成二极管的碳化硅MOSFET器件的结构示意图；
图2为本发明另一实施例中胞内集成二极管的碳化硅MOSFET器件的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种胞内集成二极管的碳化硅MOSFET器件，如图1所示，包括：碳化硅MOSFET器件，所述碳化硅MOSFET器件采用平面栅结构，所述碳化硅MOSFET器件的漂移层4远离衬底2的表面设置有平滑的刻蚀凹槽14，所述刻蚀凹槽14内填充有肖特基金属11，所述刻蚀凹槽的侧壁设有离子注入区12，离子注入区顶部填充欧姆接触金属。其中，所述肖特基金属11和所述漂移层4之间形成肖特基接触，所述离子注入区12和所述肖特基金属11之间形成欧姆接触。肖特基金属11采用贵金属，如金、银、铝、铂等材料。所述肖特基接触金属和欧姆接触金属同时形成或者采用单独工艺形成，所述肖特基接触金属和欧姆接触金属为同一种金属或者为不同金属。
本发明实施例提供的胞内集成二极管的碳化硅MOSFET器件，通过在漂移层表面形成刻蚀凹槽，并在凹槽内填充肖特基金属的方式实现了碳化硅MOSFET器件内肖特基二极管的集成，即通过在元胞内部裂栅的方式形成结势垒肖特基二极管，节约了芯片面积，可以显著改善器件第三象限特性，实现了低第三象限开启电压，从而避免了双极退化效应的发生；同时在不改变电流通路的情况下，通过刻蚀凹槽结构，并对凹槽边缘进行离子注入，其中，平滑的刻蚀凹槽结构可以避免电场集中，离子注入能够避免栅极击穿，由此该器件结构实现了通过结势垒肖特基二极管结构对裂栅的包裹和保护，降低了栅氧化层电场，增强了器件的可靠性。此外，该器件还实现了在平面栅结构中集成二极管，相比沟槽栅结构，工艺简单。
在一实施方式中，所述刻蚀凹槽的刻蚀形貌为倾角凹槽或圆弧凹槽，所述刻蚀凹槽的刻蚀深度0.1μm-0.8μm，刻蚀宽度0.2μm-10μm，刻蚀角度10°-85°，所述离子注入区的注入区域为刻蚀凹槽的侧边注入，注入形貌为倾角或圆弧形貌。具体地，由于碳化硅材料硬度很大，刻蚀深度较大的沟槽比较困难因此，采用上述刻蚀深度、刻蚀宽度以及刻蚀角度，能够降低工艺难度，同时不影响集成的二极管的性能。
在一实施方式中，如图1所示，所述碳化硅MOSFET器件包括：漏极金属1；所述漏极金属1上表面由下到上依次层叠设置的衬底2、缓冲层3、漂移层4和基区5；所述基区5上表面并列设置的第一源区6和第二源区13；所述第一源区6上表面由下到上依次层叠设置的栅氧化层7和多晶硅栅8，所述多晶硅栅8周围填充场氧9；所述场氧9、第一源区6和第二源区13上表面设置的源极金属10。其中，栅氧化层7采用于Si02、AlN、K介质等材料形成。
具体地，所述碳化硅MOSFET器件为N沟道MOSFET和P沟道MOSFET。例如，当碳化硅MOSFET器件为N沟道MOSFET时，如图2所示，该结构中衬底2具体采用SiC衬底，缓冲层3采用N+缓冲层，漂移层4采用N-漂移层，基区5采用P型基区，第一源区6采用N+源区，第二源区13采用P+源区，刻蚀凹槽中的离子注入区12为P+离子注入区。其中，N+源区为高掺杂，掺杂浓度为1E18 cm-3～1E20 cm-3；P+源区为高掺杂，掺杂浓度为1E17cm-3～1E20 cm-3；P型基区为低掺杂，掺杂浓度为1E16 cm-3～8E18 cm-3。其中，第一源区、第二源区、基区以及离子注入区可以均采用离子注入的方式形成。由于离子注入区和第二源区均采用P+掺杂，因此可以采用同一步工艺形成，从而简化其制备方法。
当碳化硅MOSFET器件为P沟道MOSFET时，衬底、缓冲层、漂移区、第一源区、第二源区、基区以及离子注入区的掺杂类型由P型转换为N型或者由N型转换为P型，即P沟道MOSFET和N沟道MOSFET中各层的掺杂类型不同。P沟道MOSFET中第一源区、第二源区、基区以及离子注入区的制备方法与N沟道MOSFET中相同，在此不再赘述。
在一实施方式中，所述基区的厚度分别大于所述第一源区和第二源区的厚度。所述源极金属和所述第一源区之间、所述源极金属和所述第二源区之间均形成欧姆接触，所述衬底和所述漏极金属之间形成欧姆接触。
本发明实施例提供的胞内集成二极管的碳化硅MOSFET器件，通过胞内集成二极管大大节约了芯片面积。当器件工作于反向阻断状态时，裂栅处的高掺杂浓度的离子注入区能够在保持器件良好阻断特性的同时，通过对栅槽的保护，有效降低器件峰值电场，提高器件氧化层的可靠性；当器件工作于正向导通状态时，N型沟道区作为电流通路使用，倾角刻蚀处理并未影响导通电流通道；当器件工作在第三象限时，集成SBD的开启电压0.9eV，远远小于体二极管的开启电压，显著降低导通电压，由于胞内集成二极管开启时仅有电子参与导电，因此也避免了双极退化效应的发生，有效改善了器件第三象限特性。
本发明实施例还提供一种胞内集成二极管的碳化硅MOSFET器件的制备方法，包括：在制备平面栅碳化硅MOSFET器件时，在所述碳化硅MOSFET器件的漂移层远离衬底的表面形成刻蚀凹槽，所述刻蚀凹槽的刻蚀形貌为倾角凹槽或圆弧凹槽；在所述刻蚀凹槽内填充肖特基金属；在所述刻蚀凹槽的侧壁进行离子注入，所述离子注入区顶部填充欧姆接触金属。
本发明实施例提供的胞内集成二极管的碳化硅MOSFET器件，通过在漂移层表面形成刻蚀凹槽，并在凹槽内填充肖特基金属的方式实现了碳化硅MOSFET器件内肖特基二极管的集成，即通过在元胞内部裂栅的方式形成结势垒肖特基二极管，节约了芯片面积，可以显著改善器件第三象限特性，实现了低第三象限开启电压，从而避免了双极退化效应的发生；同时在不改变电流通路的情况下，通过刻蚀凹槽结构，并对凹槽边缘进行离子注入，其中，平滑的刻蚀凹槽结构可以避免电场集中，离子注入能够避免栅极击穿，由此该器件结构实现了通过结势垒肖特基二极管结构对裂栅的包裹和保护，降低了栅氧化层电场，增强了器件的可靠性。此外，该器件还实现了在平面栅结构中集成二极管，相比沟槽栅结构，工艺简单。
在一实施方式中，当制备的平面栅碳化硅MOSFET器件为N沟道MOSFET时，该器件的制备方法采用如下流程实现：
S1：采用外延工艺，在碳化硅衬底上依次形成层叠的N+缓冲层和N-漂移层。
S2：清洗外延片，进行外延片缺陷测试。
S3：测试通过后，在N-漂移层远离N+缓冲层的上表面通过刻蚀做出光刻标记和刻蚀凹槽，其中刻蚀凹槽形成在N-漂移层上表面的中间位置。
S4：形成P型基区：在N-漂移层远离N+缓冲层的上表面淀积注入掩膜层，光刻获得P型基区注入图形，进行P型离子注入，其中形成的P型基区在刻蚀凹槽的外部，且不与刻蚀凹槽接触。
S5：形成N+源区：在P型基区远离N-漂移层的上表面淀积掩膜层，通过光刻获得N+源区注入图形，进行离子注入。
S6：形成P+源区和P+离子注入区：在P型基区远离N-漂移层的上表面以及刻蚀凹槽的侧壁淀积掩膜层，通过光刻获得P+源区和P+离子注入区注入图形，进行离子注入；其中，P+源区位于N+源区的外部，P+离子注入区位于刻蚀凹槽的侧壁，注入形貌为倾角或圆弧形貌。
S7：之后进行退火处理和牺牲氧化处理，并在P型基区远离N-漂移层的上表面进行栅氧化层的生长；形成的栅氧化层和N+源区接触，其中牺牲氧化处理能够改善刻蚀后的表面形貌和肖特基接触的电学特性，提高器件性能。
S8：在栅氧化层远离N-漂移层的上表面淀积多晶硅，形成多晶硅栅结构。
S9：在刻蚀凹槽中淀积肖特基金属，肖特基金属和N-漂移层之间形成肖特基接触，肖特基金属和P+离子注入区之间形成欧姆接触。
S10：在多晶硅栅远离栅氧化层的上表面形成场氧，形成的场氧覆盖多晶硅栅、栅氧化层以及N-漂移层，同时场氧和N+源区接触。形成的场氧能够实现隔离，防止出现寄生管。
S10：在场氧远离N-漂移层的上表面淀积源极金属，形成源电极；在衬底远离N+缓冲层的下表面淀积漏极金属，形成漏电极；其中，形成的源电极和N+源区以及P+源区接触。
S11：对形成的金属电极加厚，并进行钝化处理以及金属开口。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (10)
1.一种胞内集成二极管的碳化硅MOSFET器件，其特征在于，包括：碳化硅MOSFET器件，所述碳化硅MOSFET器件采用平面栅结构，所述碳化硅MOSFET器件的漂移层远离衬底的表面设置有平滑的刻蚀凹槽，所述刻蚀凹槽内填充有肖特基金属，所述刻蚀凹槽的侧壁设有离子注入区，离子注入区顶部填充欧姆接触金属。
2.根据权利要求1所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述刻蚀凹槽的刻蚀形貌为倾角凹槽或圆弧凹槽，所述刻蚀凹槽的刻蚀深度0.1μm-0.8μm，刻蚀宽度0.2μm-10μm，刻蚀角度10°-85°。
3.根据权利要求1所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述离子注入区的注入区域为刻蚀凹槽的侧边注入，注入形貌为倾角或圆弧形貌。
4.根据权利要求1所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述肖特基金属和所述漂移层之间形成肖特基接触，所述离子注入区和所述肖特基金属之间形成欧姆接触，所述肖特基接触金属和欧姆接触金属同时形成或者采用单独工艺形成，所述肖特基接触金属和欧姆接触金属为同一种金属或者为不同金属。
5.根据权利要求1所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述碳化硅MOSFET器件包括：
漏极金属；
所述漏极金属上表面由下到上依次层叠设置的衬底、缓冲层、漂移层和基区；
所述基区上表面并列设置的第一源区和第二源区；
所述第一源区上表面由下到上依次层叠设置的栅氧化层和多晶硅栅，所述多晶硅栅周围填充场氧；
所述场氧、第一源区和第二源区上表面设置的源极金属。
6.根据权利要求5所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述基区的厚度分别大于所述第一源区和第二源区的厚度，所述第一源区和第二源区的掺杂类型不同。
7.根据权利要求5所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述源极金属和所述第一源区之间、所述源极金属和所述第二源区之间均形成欧姆接触，所述衬底和所述漏极金属之间形成欧姆接触。
8.根据权利要求5所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述第一源区和所述第二源区均为高掺杂，所述高掺杂的浓度为1E18cm-3～1E20cm-3，所述基区为低掺杂，所述低掺杂的浓度为1E16cm-3～8E18cm-3。
9.根据权利要求5所述的胞内集成二极管的碳化硅MOSFET器件，其特征在于，所述碳化硅MOSFET器件为N沟道MOSFET和P沟道MOSFET。
10.一种胞内集成二极管的碳化硅MOSFET器件的制备方法，其特征在于，包括：
在制备平面栅碳化硅MOSFET器件时，在所述碳化硅MOSFET器件的漂移层远离衬底的表面形成平滑的刻蚀凹槽；
在所述刻蚀凹槽内填充肖特基金属；
在所述刻蚀凹槽的侧壁进行离子注入，所述离子注入区顶部填充欧姆接触金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211475391.3A CN115832052A (zh) | 2022-11-23 | 2022-11-23 | 胞内集成二极管的碳化硅mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211475391.3A CN115832052A (zh) | 2022-11-23 | 2022-11-23 | 胞内集成二极管的碳化硅mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115832052A true CN115832052A (zh) | 2023-03-21 |
Family
ID=85530736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211475391.3A Pending CN115832052A (zh) | 2022-11-23 | 2022-11-23 | 胞内集成二极管的碳化硅mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115832052A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344593A (zh) * | 2023-05-29 | 2023-06-27 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117497601A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 平面型碳化硅晶体管的结构、制造方法及电子设备 |
| CN120475746A (zh) * | 2025-07-17 | 2025-08-12 | 龙腾半导体股份有限公司 | 一种集成N-PolySi/N-SiC异质结SiC MOSFET及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784008A (zh) * | 2017-01-22 | 2017-05-31 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
| CN114220844A (zh) * | 2021-12-15 | 2022-03-22 | 株洲中车时代半导体有限公司 | 集成sbd的碳化硅mosfet器件及其制备方法 |
| CN115332317A (zh) * | 2022-10-13 | 2022-11-11 | 深圳平创半导体有限公司 | 集成sbd的碳化硅平面mosfet及其制造方法 |
-
2022
- 2022-11-23 CN CN202211475391.3A patent/CN115832052A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784008A (zh) * | 2017-01-22 | 2017-05-31 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN112786587A (zh) * | 2019-11-08 | 2021-05-11 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其元胞结构 |
| CN114220844A (zh) * | 2021-12-15 | 2022-03-22 | 株洲中车时代半导体有限公司 | 集成sbd的碳化硅mosfet器件及其制备方法 |
| CN115332317A (zh) * | 2022-10-13 | 2022-11-11 | 深圳平创半导体有限公司 | 集成sbd的碳化硅平面mosfet及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344593A (zh) * | 2023-05-29 | 2023-06-27 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN116344593B (zh) * | 2023-05-29 | 2023-08-22 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117497601A (zh) * | 2023-12-28 | 2024-02-02 | 深圳天狼芯半导体有限公司 | 平面型碳化硅晶体管的结构、制造方法及电子设备 |
| CN117497601B (zh) * | 2023-12-28 | 2024-05-07 | 深圳天狼芯半导体有限公司 | 平面型碳化硅晶体管的结构、制造方法及电子设备 |
| CN120475746A (zh) * | 2025-07-17 | 2025-08-12 | 龙腾半导体股份有限公司 | 一种集成N-PolySi/N-SiC异质结SiC MOSFET及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464885B (zh) | 在金氧半場效電晶體元件中整合肖特基之結構及其方法 | |
| CN115832052A (zh) | 胞内集成二极管的碳化硅mosfet器件及其制备方法 | |
| CN111403486A (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| WO2021088231A1 (zh) | 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件 | |
| CN110148629A (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN116314279B (zh) | 一种电力电子芯片终端保护结构 | |
| WO2011136272A1 (ja) | 半導体装置 | |
| CN109119463B (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| US20250331226A1 (en) | Silicon carbide planar mosfet device and manufacturing method therefor | |
| JP2018082055A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| JP2025078881A (ja) | 半導体装置 | |
| CN111755519A (zh) | 一种集成sbd的碳化硅umosfet器件 | |
| CN114068721A (zh) | 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法 | |
| US12477789B2 (en) | Semiconductor device having a plurality of pillars and method of manufacturing the semiconductor device | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
| CN112216694B (zh) | 一种SiC IGBT器件及其制备方法 | |
| CN115117145A (zh) | 一种低导通电阻的SiC基MOSFET器件及其制备方法 | |
| JP2010258387A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| US20220115532A1 (en) | Power semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |