CN115701565A

CN115701565A - 突变波形生成控制系统

Info

Publication number: CN115701565A
Application number: CN202110879286.5A
Authority: CN
Inventors: 唐向前; 安旸; 郝东; 王文宇; 叶霞; 单欣岩; 陆兴华
Original assignee: Institute of Physics of CAS
Current assignee: Institute of Physics of CAS
Priority date: 2021-08-02
Filing date: 2021-08-02
Publication date: 2023-02-10

Abstract

提供一种突变波形生成控制系统，其包括：第一晶体管开关，包括第一端，用于接收第一波形，第二端，连接至负载，以及控制端；第二晶体管开关，包括第一端，连接至负载，第二端，用于接收第二波形，以及控制端；驱动器，包括，第一控制输入端和第二控制输入端，分别用于接收第一数字信号和第二数字信号；第一电源输入端和第二电源输入端，分别连接至第一电源和第二电源，以及第一输出端和第二输出端，分别连接至第一开关的控制端和第二开关的控制端；以及所述驱动器根据第一数字信号和第二数字信号控制第一晶体管开关和第二晶体管开关交替导通，以使输出至负载的波形在第一波形和第二波形之间切换。

Description

突变波形生成控制系统

技术领域

本发明涉及电子电路领域，尤其涉及一种突变波形生成控制系统。

背景技术

电压波形生成系统广泛地应用于自动化控制、信号激励和检测等领域。基于电压驱动的精密操控系统往往需要可精确调控的电压信号以实现自由操作。例如，扫描探针显微镜压电陶瓷电动马达的驱动依赖于突变的电压波形，电压幅度达百伏量级。电压从一个高压值快速变化到另一个电压值的时间往往要控制在1μs以内，否则压电陶瓷的驱动效率会大大降低，并且时间越短，驱动效率越高。另外，由于压电陶瓷有耐压极限，超过一定高压，压电陶瓷就会损坏，所以如果能实现高压波形在不同极性间的快速切换是比较理想的实施方案。目前市场上这种突变电压波形生成器往往成本高昂、使用复杂，且突变时间在数百纳秒左右。

发明内容

基于现有技术的上述缺陷，本发明提供一种突变波形生成控制系统，其包括：

第一晶体管开关，包括第一端，用于接收第一波形，第二端，连接至负载，以及控制端；

第二晶体管开关，包括第一端，连接至所述负载，第二端，用于接收第二波形，以及控制端；

驱动器，包括，第一控制输入端和第二控制输入端，分别用于接收第一数字信号和第二数字信号；第一电源输入端和第二电源输入端，分别连接至第一电源和第二电源，以及第一输出端和第二输出端，分别连接至所述第一开关的控制端和所述第二开关的控制端；以及

所述驱动器根据所述第一数字信号和所述第二数字信号控制所述第一晶体管开关和所述第二晶体管开关交替导通，以使输出至所述负载的波形在所述第一波形和所述第二波形之间切换。

优选地，所述第一波形与所述第二波形相反。

优选地，所述驱动器是双通道隔离式栅极驱动器，所述第一电源和所述第二电源是隔离式直流电源。

优选地，所述第一晶体管开关和所述第二晶体管开关是场效应管或三极管。

优选地，还包括：

波形生成电路，用于生成低压波形；

放大电路，用于将所述低压波形放大以生成所述第一波形和所述第二波形。

优选地，所述波形生成电路是现场可编程逻辑门阵列。

优选地，所述现场可编程逻辑门阵列的模拟输出端用于输出所述低压波形，所述现场可编程逻辑门阵列的数字输出端用于输出所述第一数字信号和所述第二数字信号。

优选地，所述放大电路包括第一运算放大器，第一电阻的一端连接至所述现场可编程逻辑门阵列的第一模拟输出端，另一端连接至所述第一运算放大器的反相输入端；

第一电容与第二电阻并联连接，其一端连接至所述第一运算放大器的反相输入端，另一端连接至所述第一运算放大器的输出端；

第三电阻的一端连接至所述现场可编程逻辑门阵列的第二模拟输出端，另一端连接至第二电容和第四电阻，所述第二电容的另一端接地，所述第四电阻的另一端连接至所述第一运算放大器的反相输入端；

所述第一运算放大器的同相输入端接地，其输出端输出所述第一波形。

优选地，所述放大电路包括第二运算放大器，第五电阻的一端连接至所述第一运算放大器的输出端，另一端连接至所述第二运算放大器的反相输入端；第三电容与第六电阻并联连接，其一端连接至所述第二运算放大器的反相输入端，另一端连接至所述第二运算放大器的输出端；所述第二运算放大器的同相输入端接地，其输出端输出所述第二波形。

优选地，所述第一模拟输出端输出低压波形，所述第二模拟输出端输出固定电压。

本发明的突变波形生成控制系统，利用两个晶体管开关作为两个波形的开关，以驱动器驱动两个晶体管开关交替导通，使得输出电压波形在两个波形之间快速切换，波形切换时间可达50纳秒左右。

本发明的突变波形生成控制系统还可以通过使用FPGA产生高精度低压波形，通过放大电路获得高电压波形，再通过高速波形切换电路实现突变的电压波形。其中，低压波形和控制时序可通过编程实现控制，使得系统具有很强的灵活性和可扩展性。

附图说明

图1是根据本发明一个实施例的突变波形生成控制系统的结构示意图；

图2是编程实现波形数据的产生和输出的示意图；

图3是根据本发明一个实施例的放大电路的示意图；

图4是根据本发明一个实施例的波形切换电路的输出示意图；

图5是根据本发明一个实施例的波形切换电路的示意图；

图6是根据本发明另一实施例的波形切换电路的示意图；

图7A是容性负载为1nF电容时所测量的电压切换曲线；

图7B是加入20欧姆限流电阻之后所测量的电压切换曲线；

图7C是加入200欧姆限流电阻之后所测量的电压切换曲线；

图8A示出三路快速切换通道在快速切换时的波形图；

图8B示出三路快速切换通道在给定每一路间隔10微秒进行高压切换时的波形图。

具体实施方式

为了使本发明的目的、技术方案以及优点更加清楚明白，下面将结合附图通过具体实施例对本发明作进一步详细说明。应当注意，本发明给出的实施例仅用于说明，而不限制本发明的范围。

图1是根据本发明一个实施例的突变波形生成控制系统的结构示意图。突变波形生成控制系统包括波形生成电路101、放大电路102以及波形切换电路103。其中，波形生成电路101用于生成低压波形；放大电路102用于对波形生成电路101所生成的低压波形进行放大以生成高压波形；波形切换电路103用于生成在第一高压波形和第二高压波形之间快速切换的高压波形。其中，波形生成电路101和放大电路102可以省略，可以通过其他装置直接提供第一高压波形和第二高压波形。在本发明中，可以不对高压和低压的范围进行限定，但是为了便于理解，可以将低压定义为大于等于-10V且小于等于+10V，高压定义为大于+10V或小于-10V。

波形生成电路101优选地可以与外界通信，通过程序控制产生相应的波形。波形生成电路101可以例如是现场可编程逻辑门阵列(FPGA)、复杂可编程逻辑器件(CPLD)、专用集成电路以及单片机等。为了便于描述和理解，本发明的波形生成电路选用NI公司的型号为USB7856R的FPGA板进行介绍，但本发明不以此为限，本领域技术人员可以容易地替换为其他的波形生成电路。上述FPGA板具有32个数字信号输出端口，输出频率能达到80MHz；8个模拟信号输出端口，最高更新率为1MSa/s，16位精度，输出电平能达到±10V。数字信号控制电路能达到的最大反应速度是12.5ns，输出的低压模拟信号波形的时间控制精度为1μs，电压控制精度为0.3mV。

FPGA可以使用图形化语言LabVIEW进行程序编写，也可以使用其他能够与FPGA通讯的语言，例如C语言。在LabVIEW程序中，可以自由编写任意形状的波形，然后存储到FPGA的内存中。当触发产生波形时，只需将内存中已定义的波形数据通过模拟输出通道输出即可。如图2所示，可以将编写的振幅为1V、周期为100μs、占空比为0.5的正弦波形存储到内存条1-6中，其可以在需要时通过模拟输出端AO0-AO7进行输出,可以单独输出也可以同时输出。

图3是根据本发明一个实施例的放大电路的示意图。其中，电阻R1、R2、R3并联连接，其一端连接至FPGA 301的模拟输出端AO0，另一端连接至选择开关304，选择开关304的另一端连接至运算放大器302的反相输入端。电容C2与电阻R6并联连接，其一端连接至运算放大器302的反相输入端，另一端连接至运算放大器302的输出端。电阻R4的一端连接至FPGA 301的模拟输出端AO1，另一端连接至电容C1和电阻R5，电容C1的另一端接地，电阻R5的另一端连接至运算放大器302的反相输入端。运算放大器302的同相输入端接地，输出端输出第一高压波形HV1。电阻R7的一端连接至运算放大器302的输出端，另一端连接至运算放大器303的反相输入端。电容C3与电阻R8并联连接，其一端连接至运算放大器303的反相输入端，另一端连接至运算放大器303的输出端。运算放大器303的同相输入端接地，输出端输出第二高压波形HV2。

假设模拟输出端AO0的输出电压为V1，模拟输出端AO1的输出电压为V2，则运算放大器302的输出

运算放大器303的输出

例如，如果设定R6为100KΩ；R4，R5为5KΩ；R1，R2，R3分别为10KΩ、100kΩ、1MΩ，当V2为0时，运算放大器302对应的放大倍数为

即分别为-10、-1、-0.1倍，因此R1，R2，R3可用于控制放大倍数。C1，C2用来滤波，其中C1可以是1nF，C2可以是100pF。这样，输出带宽可以限制在100kHz(R6＝100kΩ,C2＝100pF)。优选地，R6是R4和R5的加和的十倍，可用作恒定放大倍数的电压波形。

优选地，模拟输出端AO0可以输出电压波形，而模拟输出端AO1输出固定的电压(也可以称为直流偏置)。模拟输出端AO1的输出电压可以是0，此时运算放大器302对模拟输出端AO0的输出电压波形进行放大，并输出为第一高压波形HV1。模拟输出端AO1可以输出固定的电压(非零电压)，此时相当于运算放大器302对模拟输出端AO0的输出电压波形进行放大的基础上，再叠加一个偏置电压，即叠加

即在第一高压波形HV1的基础上叠加偏置电压。因此在该实施例中，可利用FPGA 301的两个模拟输出端口AO0,AO1输出两种高压波形，即不偏置的高压波形和偏置的高压波形。运算放大器303用于对第一高压波形HV1进行取反和放大，其放大倍数为

优选地，R8等于R7，使得第二高压波形HV2与第一高压波形HV1相反。

图3中的放大电路可利用高压运放对FPGA输出的低压信号进行放大，从而可以使得电压波动范围从低压(例如，±10V)变换到高压(例如，±200V)。FPGA 301的其他模拟输出端口(AO2-AO7)也可以应用相同的配置。然而，放大电路只能给出慢速变化的高压波形，原因是高压运放的压摆率(slew rate)往往只有几伏每微秒。对于容性负载来说，假设电容值为1nF，电压变化量为100V，完成100V的电压变化过程需要耗时数微秒。

图4是根据本发明一个实施例的波形切换电路的输出示意图。如图4所示，第一高压波形HV1和第二高压波形HV2相反，经纳秒量级高压快速波形切换电路之后，生成在第一高压波形HV1和第二高压波形HV2之间快速切换的高压波形HV3。

图5是根据本发明一个实施例的波形切换电路的示意图。波形切换电路包括驱动器501、电源502、电源503、晶体管开关507和晶体管开关508。驱动器501优选地包括两个通道，其可以是具有两个通道的单个驱动器，也可以是两个驱动器以驱动两个晶体管开关。驱动器501的第一通道包括第一控制输入端INA，用于接收数字信号；第一电源输入端VDDA，连接到电源502，电源502作为第一通道的偏置电源为第一通道驱动提供能量；以及第一输出端OUTA，连接至晶体管开关507的控制端。其中第一通道在第一控制输入端INA接收的数字信号的控制下，由第一输出端OUTA输出驱动电流至晶体管开关507的控制端，以控制导通晶体管开关507。此时，第一高压波形HV1输出至负载506。第二通道包括第二控制输入端INB，用于接收数字信号；第二电源输入端VDDB，连接到电源503，电源503作为第二通道的偏置电源为第二通道驱动提供能量；以及第二输出端OUTB，连接至晶体管开关508的控制端。其中第二通道在第二控制输入端INB接收的数字信号的控制下，由第二输出端OUTB输出驱动电流至晶体管开关508，以导通晶体管开关508。此时，第二高压波形HV2输出至负载506。其中，数字信号可由FPGA的数字输出端提供，即驱动器501的第一控制输入端INA和第二控制输入端INB可以连接至FPGA的数字输出端。其中，数字信号的时序控制可以通过编程实现。驱动器501可以是栅极驱动器，优选地可以是隔离式栅极驱动器，以利于更高压波形的快速切换。隔离式栅极驱动器可以例如是UCC21520。电源502和503优选地可以是隔离式直流电源，例如RM0512。

晶体管开关507的第一端用于接收第一高压波形HV1，第二端连接至负载506，用于在导通时将第一高压波形HV1输出至负载506。晶体管开关508的第一端连接至负载506，第二端用于接收第二高压波形HV2，晶体管开关508用于在导通时将第二高压波形HV2输出至负载506。晶体管开关507和508可以是由电流驱动的开关，其可以是场效应管(FET)开关，例如结型场效应管(JFET)和金属-氧化物半导体场效应管(MOS-FET)；也可以是三极管等。当晶体管开关507/508为场效应管时，其第一端也可以称为漏极，第二端也可以称为源极，控制端也可以称为栅极。

晶体管开关具有开关速度快的优点，可以提高波形切换的速度。晶体管的开关速度也与驱动电流有关，因此优选地驱动器501可以输出较大的驱动电流。晶体管开关507的第一端可以连接有储能电容504，起到蓄能的作用，大小为0.1μF。晶体管开关508的第二端也可以连接有储能电容505，起到蓄能的作用，大小为0.1μF。

应当注意，图5中的波形切换电路不仅可以在两个高压波形之间快速切换，也可以应用于低压波形的切换。

图6是根据本发明另一实施例的波形切换电路的示意图。如图所示，驱动器601选用双通道隔离式栅极驱动器UCC21520，电源602和603选用隔离直流转直流电源RM0512，晶体管开关Q3和Q4选用场效应管开关IRF840，放大电路中的高压运放选用PA88。实际应用中可以根据需要选用其他具有相似功能的元器件。数字信号通过通道DO2以及DO3传输至驱动器601的输入端。第一高压波形为正高压波形+HV，第二高压波形为负高压波形-HV。

如图6所示，驱动器601输入端的电阻电容基本上是起到限流和滤波的作用，例如电容C28,C29,C31,C33,电阻R25,R27,R29，可根据实际需要选择合适的电容值和电阻值。电源602和603的作用是将5V的共地供电电源转化为相对于其自身OUT-的12V隔离直流电源。如图6所示，电源602的输出负极OUT-与场效应管Q4的源极相接，输出正极OUT+经过滤波和保护二极管D23之后，连接到驱动器601的VDDB用以供电，二极管D23用于保护电源602。电源602的输入和输出端均有标准π电路，用于滤波，例如电感L8和电容C37,C38；以及电感L7和电容C35,C36。电源603的配置与电源602类似，在此不再赘述。C30和C34是自举电容，可以将驱动器601的VDDA或者VDDB相对于VSSA或VSSB抬升电压，但保持压降绝对值一致。D18、D19、D22、D24起稳压作用；R23、R24、R26、R28为限流电阻；D16、D20是为了增加电压下降时电路中电流的大小。实际应用中，可根据需要选择合适的器件。

驱动器601的第一输出端OUTA连接到Q3的栅极，第二输出端OUTB连接到Q4的栅极。Q3的漏极用于接收正高压波形+HV，源极连接至负载604。Q4的漏极连接至负载604，源极用于接收负高压波形-HV。

控制程序通过数字信号控制驱动器工作，实现输出电压从一个波形突变到另一个波形。例如，当图6中的通道DO2施加高电平，DO3施加低电平时，场效应管Q3开启，Q4关闭，这时输出波形为正高压波形+HV；如果通道DO2为低电平，而DO3为高电平，则场效应管Q3关闭，Q4开启，输出电压迅速从正高压波形+HV变成负高压波形-HV。数字信号可由FPGA的数字输出端提供。

上述实施例的波形切换电路，选用两个场效应晶体管Q3,Q4作为两个极性高压波形的开关，以双极绝缘栅型驱动器为晶体管开关驱动。当容性负载在1nF时，电压切换时间小于100ns。实际电路测试如图7A-图7C所示，电压从+100V切换到-100V只需约50ns。大多数的应用场景中单个容性负载的电容往往小于1nF。图中的电压波纹噪声来源于电路中的电容和寄生电感形成的耦合。通过加入限流电阻，可以减少电压波纹。图7A是仅有一个1nF电容时所测量的电压切换曲线，图7B是加入20欧姆限流电阻之后所测量的电压切换曲线，图7C则是加入200欧姆限流电阻之后所测量的电压切换曲线，限流之后振荡幅度减小很多，但是并没有增加电压变化的时间。

该实施例中可以配置多路(例如3路)可以独立控制的快速切换通道，即相同的第一高压波形HV1和第二高压波形HV2可以连接到多路(例如3路)并联连接的快速切换电路，并通过驱动器输入端的数字信号控制快速切换电路的输出。在实际应用场景中，往往会使用多个压电陶瓷，而单独控制每个压电陶瓷比让多个压电陶瓷同时运作更加稳定和高效，同时灵活性也更高。图8A示出三路快速切换通道在快速切换时的波形图，图8B示出三路快速切换通道在给定每一路间隔10微秒进行高压切换时的波形图。通过复制切换电路，同时又通过编程实现对不同路进行不同时刻的独立控制，使得只用两个FPGA模拟输出通道实现子波形生成，而同时可以对多个压电陶瓷进行独立控制，大大增加了系统的扩展性。

本发明的突变波形生成控制系统，利用两个晶体管开关作为两个高压波形的开关，以驱动器驱动两个晶体管开关交替导通，使得输出电压波形在两个高压波形之间快速切换，波形切换时间可达50纳秒左右。

两个高压波形可以由外部提供，也可以由本发明的波形生成电路和放大电路生成。根据本发明的突变波形生成控制系统的一个实施例，可以通过使用FPGA产生高精度低压波形，通过放大电路获得高电压波形，再通过高速波形切换电路实现突变的电压波形。其中，低压波形和控制时序可通过编程实现控制，使得系统具有很强的灵活性和可扩展性。

虽然本发明已经通过优选实施例进行了描述，然而本发明并非局限于这里所描述的实施例，在不脱离本发明范围的情况下还包括所作出的各种改变以及变化。

Claims

1.一种突变波形生成控制系统，其包括：

2.根据权利要求1所述的突变波形生成控制系统，其中，所述第一波形与所述第二波形相反。

3.根据权利要求1所述的突变波形生成控制系统，其中，所述驱动器是双通道隔离式栅极驱动器，所述第一电源和所述第二电源是隔离式直流电源。

4.根据权利要求1所述的突变波形生成控制系统，其中，所述第一晶体管开关和所述第二晶体管开关是场效应管或三极管。

5.根据权利要求1-4中任一项所述的突变波形生成控制系统，还包括：

波形生成电路，用于生成低压波形；

6.根据权利要求5所述的突变波形生成控制系统，其中，所述波形生成电路是现场可编程逻辑门阵列。

7.根据权利要求6所述的突变波形生成控制系统，其中，所述现场可编程逻辑门阵列的模拟输出端用于输出所述低压波形，所述现场可编程逻辑门阵列的数字输出端用于输出所述第一数字信号和所述第二数字信号。

8.根据权利要求6所述的突变波形生成控制系统，其中，所述放大电路包括第一运算放大器，第一电阻的一端连接至所述现场可编程逻辑门阵列的第一模拟输出端，另一端连接至所述第一运算放大器的反相输入端；

9.根据权利要求8所述的突变波形生成控制系统，其中，所述放大电路包括第二运算放大器，第五电阻的一端连接至所述第一运算放大器的输出端，另一端连接至所述第二运算放大器的反相输入端；第三电容与第六电阻并联连接，其一端连接至所述第二运算放大器的反相输入端，另一端连接至所述第二运算放大器的输出端；所述第二运算放大器的同相输入端接地，其输出端输出所述第二波形。

10.根据权利要求8所述的突变波形生成控制系统，其中，所述第一模拟输出端输出低压波形，所述第二模拟输出端输出固定电压。