CN115579200A - 多层式压敏电阻及其制作方法 - Google Patents

Abstract

本发明公开一种多层式压敏电阻及其制作方法。多层式压敏电阻的制作方法包括：提供一初始的多层式结构；对初始的多层式结构进行烧结，以形成一经烧结的多层式结构；将经烧结的多层式结构制作成一多层式堆栈结构，多层式堆栈结构包括一绝缘载体、设置在绝缘载体内的多个第一内导电层以及设置在绝缘载体内的多个第二内导电层，且多个第一内导电层与多个第二内导电层交替排列；以及，形成一外电极结构以部分地包覆多层式堆栈结构，外电极结构包括电性接触多个第一内导电层的一第一外电极层以及电性接触多个第二内导电层的一第二外电极层，且第一外电极层以及第二外电极层分别包覆多层式堆栈结构的一第一侧端部以及一第二侧端部。

Description

多层式压敏电阻及其制作方法

技术领域

本发明涉及一种压敏电阻及其制作方法，特别是涉及一种多层式压敏电阻及其制作方法。

背景技术

压敏电阻(Varistor)是一种电子组件，也称为Voltage Dependent Resistor(VDR)，其电阻会随着施加的电压而变化，它具有类似于二极管的非线性特性(非奥姆电流-电压特性)。然而，与二极管相反，它在两个横向电流方向上具有相同的特性。传统上，压敏电阻实际上是通过连接两个整流器(例如反并联配置的氧化铜或者氧化锗整流器)来构造的。在低电压下，压敏电阻具有较高的电阻，该电阻会随着电压的升高而减小。现代的压敏电阻主要基于烧结的陶瓷金属氧化物材料，这些材料仅在微观尺度上表现出方向性。这种类型通常称为金属氧化物压敏电阻(MOV)。另外，压敏电阻可以用作电路中的控制或者补偿组件，以提供最佳工作条件或者防止过大的瞬态电压。当压敏电阻用来做为保护设备时，它们在触发时会将过高电压所产生的电流与敏感组件分流。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一种多层式压敏电阻及其制作方法。

为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种多层式压敏电阻的制作方法，其包括：提供一初始的多层式结构；对初始的多层式结构进行烧结，以形成一经烧结的多层式结构；将经烧结的多层式结构制作成一多层式堆栈结构，多层式堆栈结构包括一绝缘载体、设置在绝缘载体内的多个第一内导电层以及设置在绝缘载体内的多个第二内导电层，且多个第一内导电层与多个第二内导电层交替排列；以及，形成一外电极结构以部分地包覆多层式堆栈结构，外电极结构包括电性接触多个第一内导电层的一第一外电极层以及电性接触多个第二内导电层的一第二外电极层，且第一外电极层以及第二外电极层分别包覆多层式堆栈结构的一第一侧端部以及一第二侧端部。其中，将经烧结的多层式结构制作成多层式堆栈结构的步骤还包括步骤(A)或者步骤(B)。其中，步骤(A)包括：将经烧结的多层式结构浸泡在含有0.1％～4.9％浓度的碱金属的一第一种溶液中，浸泡时间介于30秒至120秒之间；将经烧结的多层式结构从第一种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤。其中，步骤(B)包括：将经烧结的多层式结构浸泡在包括含有0.1％～4.9％浓度的含碱金属离子之混合树脂胶的一第二种溶液中；将经烧结的多层式结构从第二种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤。

为了解决上述的技术问题，本发明所采用的另外一技术方案是提供一种多层式压敏电阻，其包括：一多层式堆栈结构以及一外电极结构。多层式堆栈结构包括一绝缘载体、设置在绝缘载体内的多个第一内导电层以及设置在绝缘载体内的多个第二内导电层，且多个第一内导电层与多个第二内导电层交替排列。外电极结构部分地包覆多层式堆栈结构，外电极结构包括电性接触多个第一内导电层的一第一外电极层以及电性接触多个第二内导电层的一第二外电极层，且第一外电极层以及第二外电极层分别包覆多层式堆栈结构的一第一侧端部以及一第二侧端部。其中，绝缘载体包括一绝缘上盖、一绝缘下盖以及连接于绝缘上盖与绝缘下盖之间的一绝缘本体，绝缘本体的周围具有一第一外表面、一第二外表面、一第三外表面以及一第四外表面，且多个第一内导电层以及多个第二内导电层交替排列在绝缘本体内。

进一步来说，每一第一内导电层具有从绝缘本体的第一外表面裸露的一第一前裸露端、面向绝缘本体的第二外表面的一第一后内埋端、面向绝缘本体的第三外表面的一第一左内埋端以及面向绝缘本体的第四外表面的一第一右内埋端，第一前裸露端电性接触第一外电极层，第一后内埋端相对应于第一前裸露端且被包覆在绝缘本体内，第一左内埋端连接于第一前裸露端与第一后内埋端之间且被包覆在绝缘本体内，且第一右内埋端连接于第一前裸露端与第一后内埋端之间且被包覆在绝缘本体内。其中，第二内导电层具有从绝缘本体的第二外表面裸露的一第二前裸露端、面向绝缘本体的第一外表面的一第二后内埋端、面向绝缘本体的第四外表面的一第二左内埋端以及面向绝缘本体的第三外表面的一第二右内埋端，第二前裸露端电性接触第二外电极层，第二后内埋端相对应于第二前裸露端且被包覆在绝缘本体内，第二左内埋端连接于第二前裸露端与第二后内埋端之间且被包覆在绝缘本体内，且第二右内埋端连接于第二前裸露端与第二后内埋端之间且被包覆在绝缘本体内。

进一步来说，绝缘载体符合下列的条件：G与T1的比值为1：0.3～1.0，G与T2的比值为1：0.3～1.0，D11与G的比值为1：0.3～1.0，D12与G的比值为1：0.3～1.0，D21与G的比值为1：0.3～1.0，且D22与G的比值为1：0.3～1.0。其中，T1为绝缘上盖的厚度，T2为绝缘下盖的厚度，G为彼此相邻的第一内导电层与第二内导电层之间的距离，D11为第一内导电层的第一左内埋端与绝缘本体的第三外表面之间的距离，D12为第一内导电层的第一右内埋端与绝缘本体的第四外表面之间的距离，D21为第二内导电层的第二左内埋端与绝缘本体的第四外表面之间的距离，D22为第二内导电层的第二右内埋端与绝缘本体的第三外表面之间的距离。

本发明的其中一有益效果在于，本发明所提供的一种多层式压敏电阻的制作方法，其能通过“将经烧结的多层式结构浸泡在含有0.1％～4.9％浓度的碱金属的一第一种溶液中的时间介于30至120秒之间；将经烧结的多层式结构从第一种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤”或者“将经烧结的多层式结构浸泡在包括含有0.1％～4.9％浓度的含碱金属离子之混合树脂胶的一第二种溶液中；将经烧结的多层式结构从第二种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤”的技术方案，以降低漏电流(leakagecurrent)并且提升通流容量(即最大峰值电流值(maximum peak current))。

本发明的另外一有益效果在于，本发明所提供的一种多层式压敏电阻，其能通过“G与T1的比值为1：0.3～1.0”、“G与T2的比值为1：0.3～1.0”、“D11与G的比值为1：0.3～1.0”、“D12与G的比值为1：0.3～1.0”、“D21与G的比值为1：0.3～1.0”以及“D22与G的比值为1：0.3～1.0”的技术方案，以降低漏电流(leakage current)并且提升通流容量(即最大峰值电流值(maximum peak current))。

为使能进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明第一实施例所提供的多层式压敏电阻的制作方法的流程图。

图2为本发明第二实施例所提供的多层式堆栈结构的其中一观看角度的立体示意图。

图3为本发明第二实施例所提供的多层式堆栈结构的另外一观看角度的立体示意图。

图4为本发明第二实施例所提供的多层式堆栈结构的剖面示意图。

图5为本发明第二实施例所提供的多层式压敏电阻的其中一观看角度的立体示意图。

图6为本发明第二实施例所提供的多层式压敏电阻的另外一观看角度的立体示意图。

图7为本发明第二实施例所提供的多层式压敏电阻的剖面示意图。

具体实施方式

以下是通过特定的具体实施例来说明本发明所公开有关“多层式压敏电阻及其制作方法”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以实行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，事先声明，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

[第一实施例]

参阅图1至图7所示，本发明第一实施例提供一种多层式压敏电阻的制作方法，其包括：首先，如图1所示，提供一初始的多层式结构(步骤S100)；接着，如图1所示，对初始的多层式结构进行烧结，以形成一经烧结的多层式结构(步骤S102)；然后，配合图1以及图2至图4所示，将经烧结的多层式结构制作成一多层式堆栈结构1，多层式堆栈结构1包括一绝缘载体10、设置在绝缘载体10内的多个第一内导电层11以及设置在绝缘载体10内的多个第二内导电层12(步骤S104)；接下来，配合图1以及图5至图7所示，形成一外电极结构2以部分地包覆多层式堆栈结构1，外电极结构2包括电性接触多个第一内导电层11的一第一外电极层21以及电性接触多个第二内导电层12的一第二外电极层22(步骤S106)。值得注意的是，多个第一内导电层11与多个第二内导电层12交替排列(如图2至图4所示)，并且第一外电极层21以及第二外电极层22分别包覆多层式堆栈结构1的一第一侧端部1001以及一第二侧端部1002(如图5至图7所示)。举例来说，初始的多层式结构可以是多层式压敏电阻生胚，其整体外形以及内部构造会与图2至图4所显示的多层式堆栈结构1近似。另外，经烧结的多层式结构可以是多层式压敏电阻熟胚，其整体外形以及内部构造会与图2至图4所显示的多层式堆栈结构1近似。然而，本发明不以上述所举的例子为限。

进一步来说，如图1所示，将经烧结的多层式结构制作成多层式堆栈结构1的步骤S104还包括步骤(A)或者步骤(B)。其中，步骤(A)包括：首先，将经烧结的多层式结构浸泡在含有“0.1％～4.9％浓度的碱金属(LiNO3)”的一第一种溶液(金属离子溶液)中，浸泡时间介于30至120秒之间(步骤S1040(A))；接着，将经烧结的多层式结构从第一种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构(步骤S1042(A))；然后，在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤(步骤S1044(A))。另外，步骤(B)包括：首先，将经烧结的多层式结构浸泡在包括含有“0.1％～4.9％浓度的含碱金属离子之混合树脂胶”的一第二种溶液(金属离子溶液)中(步骤S1040(B))；接着，将经烧结的多层式结构从第二种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构(步骤S1042(B))；然后，在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤(步骤S1044(B))。

举例来说，如图1所示，在对初始的多层式结构进行烧结的步骤S102之前，制作方法还包括：预先对初始的多层式结构进行加热(步骤S101)。另外，在预先对初始的多层式结构进行加热的步骤S101中，初始的多层式结构是在400℃～600℃的温度下进行加热。此外，在对初始的多层式结构进行烧结的步骤S102中，初始的多层式结构是在800℃～1000℃的温度下进行烧结。然而，本发明不以上述所举的例子为限。

[第二实施例]

参阅图2至图7所示，本发明第二实施例提供一种多层式压敏电阻V，多层式压敏电阻V是使用第一实施例所提供的制作方法所制成，并且多层式压敏电阻V包括一多层式堆栈结构1以及一外电极结构2。进一步来说，多层式堆栈结构1包括一绝缘载体10、设置在绝缘载体10内的多个第一内导电层11以及设置在绝缘载体10内的多个第二内导电层12，并且多个第一内导电层11与多个第二内导电层12交替排列。另外，外电极结构2包括电性接触多个第一内导电层11的一第一外电极层21以及电性接触多个第二内导电层12的一第二外电极层22，并且第一外电极层21以及第二外电极层22分别包覆多层式堆栈结构1的一第一侧端部1001以及一第二侧端部1002。

进一步来说，配合图2至图4所示，绝缘载体10包括一绝缘上盖101、一绝缘下盖102以及连接于绝缘上盖101与绝缘下盖102之间的一绝缘本体103。另外，绝缘本体103的周围具有一第一外表面1031、一第二外表面1032、一第三外表面1033以及一第四外表面1034，并且多个第一内导电层11以及多个第二内导电层12交替排列在绝缘本体103内。

进一步来说，配合图2与图4所示，每一第一内导电层11具有从绝缘本体103的第一外表面1031裸露的一第一前裸露端110F、面向绝缘本体103的第二外表面1032的一第一后内埋端110B、面向绝缘本体103的第三外表面1033的一第一左内埋端110L以及面向绝缘本体103的第四外表面1034的一第一右内埋端110R。再者，配合图2、图4、图5与图7所示，第一前裸露端110F电性接触第一外电极层21，第一后内埋端110B相对应于第一前裸露端110F且被包覆在绝缘本体103内，第一左内埋端110L连接于第一前裸露端110F与第一后内埋端110B之间且被包覆在绝缘本体103内，并且第一右内埋端110R连接于第一前裸露端110F与第一后内埋端110B之间且被包覆在绝缘本体103内。

进一步来说，配合图3与图4所示，第二内导电层12具有从绝缘本体103的第二外表面1032裸露的一第二前裸露端120F、面向绝缘本体103的第一外表面1031的一第二后内埋端120B、面向绝缘本体103的第四外表面1034的一第二左内埋端120L以及面向绝缘本体103的第三外表面1033的一第二右内埋端120R。再者，配合图3、图4、图6与图7所示，第二前裸露端120F电性接触第二外电极层22，第二后内埋端120B相对应于第二前裸露端120F且被包覆在绝缘本体103内，第二左内埋端120L连接于第二前裸露端120F与第二后内埋端120B之间且被包覆在绝缘本体103内，并且第二右内埋端120R连接于第二前裸露端120F与第二后内埋端120B之间且被包覆在绝缘本体103内。

值得注意的是，配合图2至图4所示，绝缘载体10符合下列的条件：G与T1的比值为1：0.3～1.0，G与T2的比值为1：0.3～1.0，D11与G的比值为1：0.3～1.0，D12与G的比值为1：0.3～1.0，D21与G的比值为1：0.3～1.0，并且D22与G的比值为1：0.3～1.0。其中，如图4所示，T1为绝缘上盖101的厚度，T2为绝缘下盖102的厚度，并且G为彼此相邻的第一内导电层11与第二内导电层12之间的间距。如图2所示，D11为第一内导电层11的第一左内埋端110L与绝缘本体103的第三外表面1033之间的距离，并且D12为第一内导电层11的第一右内埋端110R与绝缘本体103的第四外表面1034之间的距离。如图3所示，D21为第二内导电层12的第二左内埋端120L与绝缘本体103的第四外表面1034之间的距离，并且D22为第二内导电层12的第二右内埋端120R与绝缘本体103的第三外表面1033之间的距离。

请参考下列的表一，本发明以具有一预定的长(2.2±0.2mm)、宽(1.7±0.2mm)、厚(1.7±0.2mm)的绝缘载体10以及包括多个第一内导电层11与多个第二内导电层12的总层数采用8层来进行实验，其实验结果如下所示：

表一

[实施例的有益效果]

本发明的其中一有益效果在于，本发明所提供的一种多层式压敏电阻的制作方法，其能通过“将经烧结的多层式结构浸泡在含有0.1％～4.9％浓度的碱金属的一第一种溶液中，浸泡时间介于30至120秒之间；将经烧结的多层式结构从第一种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤”或者“将经烧结的多层式结构浸泡在包括含有0.1％～4.9％浓度的含碱金属离子之混合树脂胶的一第二种溶液中；将经烧结的多层式结构从第二种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对经烤干的多层式结构进行金属离子扩散步骤”的技术方案，以降低漏电流(leakage current)并且提升通流容量(即最大峰值电流值(maximum peak current))。

本发明的另外一有益效果在于，本发明所提供的一种多层式压敏电阻，其能通过“G与T1的比值为1：0.3～1.0”、“G与T2的比值为1：0.3～1.0”、“D11与G的比值为1：0.3～1.0”、“D12与G的比值为1：0.3～1.0”、“D21与G的比值为1：0.3～1.0”以及“D22与G的比值为1：0.3～1.0”的技术方案，以降低漏电流(leakage current)并且提升通流容量(即最大峰值电流值(maximum peak current))。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (10)

1.一种多层式压敏电阻的制作方法，其特征在于，所述多层式压敏电阻的制作方法包括：

提供一初始的多层式结构；

对所述初始的多层式结构进行烧结，以形成一经烧结的多层式结构；

将所述经烧结的多层式结构制作成一多层式堆栈结构，所述多层式堆栈结构包括一绝缘载体、设置在所述绝缘载体内的多个第一内导电层以及设置在所述绝缘载体内的多个第二内导电层，且多个所述第一内导电层与多个所述第二内导电层交替排列；以及

形成一外电极结构以部分地包覆所述多层式堆栈结构，所述外电极结构包括电性接触多个所述第一内导电层的一第一外电极层以及电性接触多个所述第二内导电层的一第二外电极层，且所述第一外电极层以及所述第二外电极层分别包覆所述多层式堆栈结构的一第一侧端部以及一第二侧端部；

其中，将所述经烧结的多层式结构制作成所述多层式堆栈结构的步骤还包括步骤A或者步骤B；

其中，所述步骤A包括：将所述经烧结的多层式结构浸泡在含有0.1％～4.9％浓度的碱金属的一第一种溶液中，浸泡时间介于30至120秒之间；将所述经烧结的多层式结构从所述第一种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对所述经烤干的多层式结构进行金属离子扩散步骤；

其中，所述步骤B包括：将所述经烧结的多层式结构浸泡在包括含有0.1％～4.9％浓度的含碱金属离子的混合树脂胶的一第二种溶液中；将所述经烧结的多层式结构从所述第二种溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及在600℃～800℃的温度下，对所述经烤干的多层式结构进行金属离子扩散步骤。

2.根据权利要求1所述的多层式压敏电阻的制作方法，其特征在于，在对所述初始的多层式结构进行烧结的步骤之前，所述制作方法还包括：预先对所述初始的多层式结构进行加热；其中，在预先对所述初始的多层式结构进行加热的步骤中，所述初始的多层式结构在400℃～600℃的温度下进行加热；其中，在对所述初始的多层式结构进行烧结的步骤中，所述初始的多层式结构在800℃～1000℃的温度下进行烧结。

3.一种多层式压敏电阻，其特征在于，所述多层式压敏电阻由根据权利要求1所述的制作方法所制成，所述多层式压敏电阻包括所述多层式堆栈结构以及所述外电极结构；

其中，所述绝缘载体包括一绝缘上盖、一绝缘下盖以及连接于所述绝缘上盖与所述绝缘下盖之间的一绝缘本体，所述绝缘本体的周围具有一第一外表面、一第二外表面、一第三外表面以及一第四外表面，且多个所述第一内导电层以及多个所述第二内导电层交替排列在所述绝缘本体内；

其中，每一所述第一内导电层具有从所述绝缘本体的所述第一外表面裸露的一第一前裸露端、面向所述绝缘本体的所述第二外表面的一第一后内埋端、面向所述绝缘本体的所述第三外表面的一第一左内埋端以及面向所述绝缘本体的所述第四外表面的一第一右内埋端，所述第一前裸露端电性接触所述第一外电极层，所述第一后内埋端对应于所述第一前裸露端且被包覆在所述绝缘本体内，所述第一左内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内，且所述第一右内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内；

其中，所述第二内导电层具有从所述绝缘本体的所述第二外表面裸露的一第二前裸露端、面向所述绝缘本体的所述第一外表面的一第二后内埋端、面向所述绝缘本体的所述第四外表面的一第二左内埋端以及面向所述绝缘本体的所述第三外表面的一第二右内埋端，所述第二前裸露端电性接触所述第二外电极层，所述第二后内埋端对应于所述第二前裸露端且被包覆在所述绝缘本体内，所述第二左内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内，且所述第二右内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内。

4.根据权利要求3所述的多层式压敏电阻，其特征在于，所述绝缘载体符合下列的条件：G与T1的比值为1：0.3～1.0，G与T2的比值为1：0.3～1.0，D11与G的比值为1：0.3～1.0，D12与G的比值为1：0.3～1.0，D21与G的比值为1：0.3～1.0，且D22与G的比值为1：0.3～1.0；

其中，T1为所述绝缘上盖的厚度，T2为所述绝缘下盖的厚度，G为彼此相邻的所述第一内导电层与所述第二内导电层之间的距离，D11为所述第一内导电层的所述第一左内埋端与所述绝缘本体的所述第三外表面之间的距离，D12为所述第一内导电层的所述第一右内埋端与所述绝缘本体的所述第四外表面之间的距离，D21为所述第二内导电层的所述第二左内埋端与所述绝缘本体的所述第四外表面之间的距离，D22为所述第二内导电层的所述第二右内埋端与所述绝缘本体的所述第三外表面之间的距离。

5.一种多层式压敏电阻的制作方法，其特征在于，所述多层式压敏电阻的制作方法包括：

提供一初始的多层式结构；

对所述初始的多层式结构进行烧结，以形成一经烧结的多层式结构；

将所述经烧结的多层式结构制作成一多层式堆栈结构，所述多层式堆栈结构包括一绝缘载体、设置在所述绝缘载体内的多个第一内导电层以及设置在所述绝缘载体内的多个第二内导电层；以及

形成一外电极结构以部分地包覆所述多层式堆栈结构，所述外电极结构包括电性接触多个所述第一内导电层的一第一外电极层以及电性接触多个所述第二内导电层的一第二外电极层；

其中，将所述经烧结的多层式结构制作成所述多层式堆栈结构的步骤还包括：

将所述经烧结的多层式结构浸泡在金属离子溶液中；

将所述经烧结的多层式结构从所述金属离子溶液中取出后进行烤干步骤，以形成一经烤干的多层式结构；以及

在600℃～800℃的温度下，对所述经烤干的多层式结构进行金属离子扩散步骤。

6.根据权利要求5所述的多层式压敏电阻的制作方法，其特征在于，在将所述经烧结的多层式结构浸泡在所述金属离子溶液中的步骤中，所述金属离子溶液为一第一种溶液或者一第二种溶液，所述第一种溶液含有0.1％～4.9％浓度的碱金属，所述第二种溶液包括含有0.1％～4.9％浓度的含碱金属离子的混合树脂胶。

7.根据权利要求5所述的多层式压敏电阻的制作方法，其特征在于，在对所述初始的多层式结构进行烧结的步骤之前，所述制作方法还包括：预先对所述初始的多层式结构进行加热；其中，在预先对所述初始的多层式结构进行加热的步骤中，所述初始的多层式结构在400℃～600℃的温度下进行加热；其中，在对所述初始的多层式结构进行烧结的步骤中，所述初始的多层式结构在800℃～1000℃的温度下进行烧结。

8.一种多层式压敏电阻，其特征在于，所述多层式压敏电阻是由根据权利要求5所述的制作方法所制成，所述多层式压敏电阻包括所述多层式堆栈结构以及所述外电极结构；

其中，所述绝缘载体包括一绝缘上盖、一绝缘下盖以及连接于所述绝缘上盖与所述绝缘下盖之间的一绝缘本体，所述绝缘本体的周围具有一第一外表面、一第二外表面、一第三外表面以及一第四外表面，且多个所述第一内导电层以及多个所述第二内导电层交替排列在所述绝缘本体内；

其中，每一所述第一内导电层具有从所述绝缘本体的所述第一外表面裸露的一第一前裸露端、面向所述绝缘本体的所述第二外表面的一第一后内埋端、面向所述绝缘本体的所述第三外表面的一第一左内埋端以及面向所述绝缘本体的所述第四外表面的一第一右内埋端，所述第一前裸露端电性接触所述第一外电极层，所述第一后内埋端对应于所述第一前裸露端且被包覆在所述绝缘本体内，所述第一左内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内，且所述第一右内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内；

其中，所述第二内导电层具有从所述绝缘本体的所述第二外表面裸露的一第二前裸露端、面向所述绝缘本体的所述第一外表面的一第二后内埋端、面向所述绝缘本体的所述第四外表面的一第二左内埋端以及面向所述绝缘本体的所述第三外表面的一第二右内埋端，所述第二前裸露端电性接触所述第二外电极层，所述第二后内埋端对应于所述第二前裸露端且被包覆在所述绝缘本体内，所述第二左内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内，且所述第二右内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内。

9.根据权利要求8所述的多层式压敏电阻，其特征在于，所述绝缘载体符合下列的条件：G与T1的比值为1：0.3～1.0，G与T2的比值为1：0.3～1.0，D11与G的比值为1：0.3～1.0，D12与G的比值为1：0.3～1.0，D21与G的比值为1：0.3～1.0，且D22与G的比值为1：0.3～1.0；

其中，T1为所述绝缘上盖的厚度，T2为所述绝缘下盖的厚度，G为彼此相邻的所述第一内导电层与所述第二内导电层之间的距离，D11为所述第一内导电层的所述第一左内埋端与所述绝缘本体的所述第三外表面之间的距离，D12为所述第一内导电层的所述第一右内埋端与所述绝缘本体的所述第四外表面之间的距离，D21为所述第二内导电层的所述第二左内埋端与所述绝缘本体的所述第四外表面之间的距离，D22为所述第二内导电层的所述第二右内埋端与所述绝缘本体的所述第三外表面之间的距离。

10.一种多层式压敏电阻，其特征在于，所述多层式压敏电阻包括：

一多层式堆栈结构，所述多层式堆栈结构包括一绝缘载体、设置在所述绝缘载体内的多个第一内导电层以及设置在所述绝缘载体内的多个第二内导电层，且多个所述第一内导电层与多个所述第二内导电层交替排列；以及

一外电极结构，所述外电极结构部分地包覆所述多层式堆栈结构，所述外电极结构包括电性接触多个所述第一内导电层的一第一外电极层以及电性接触多个所述第二内导电层的一第二外电极层，且所述第一外电极层以及所述第二外电极层分别包覆所述多层式堆栈结构的一第一侧端部以及一第二侧端部；

其中，所述绝缘载体包括一绝缘上盖、一绝缘下盖以及连接于所述绝缘上盖与所述绝缘下盖之间的一绝缘本体，所述绝缘本体的周围具有一第一外表面、一第二外表面、一第三外表面以及一第四外表面，且多个所述第一内导电层以及多个所述第二内导电层交替排列在所述绝缘本体内；

其中，每一所述第一内导电层具有从所述绝缘本体的所述第一外表面裸露的一第一前裸露端、面向所述绝缘本体的所述第二外表面的一第一后内埋端、面向所述绝缘本体的所述第三外表面的一第一左内埋端以及面向所述绝缘本体的所述第四外表面的一第一右内埋端，所述第一前裸露端电性接触所述第一外电极层，所述第一后内埋端对应于所述第一前裸露端且被包覆在所述绝缘本体内，所述第一左内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内，且所述第一右内埋端连接于所述第一前裸露端与所述第一后内埋端之间且被包覆在所述绝缘本体内；

其中，所述第二内导电层具有从所述绝缘本体的所述第二外表面裸露的一第二前裸露端、面向所述绝缘本体的所述第一外表面的一第二后内埋端、面向所述绝缘本体的所述第四外表面的一第二左内埋端以及面向所述绝缘本体的所述第三外表面的一第二右内埋端，所述第二前裸露端电性接触所述第二外电极层，所述第二后内埋端对应于所述第二前裸露端且被包覆在所述绝缘本体内，所述第二左内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内，且所述第二右内埋端连接于所述第二前裸露端与所述第二后内埋端之间且被包覆在所述绝缘本体内；

其中，所述绝缘载体符合下列的条件：G与T1的比值为1：0.3～1.0，G与T2的比值为1：0.3～1.0，D11与G的比值为1：0.3～1.0，D12与G的比值为1：0.3～1.0，D21与G的比值为1：0.3～1.0，且D22与G的比值为1：0.3～1.0；

其中，T1为所述绝缘上盖的厚度，T2为所述绝缘下盖的厚度，G为彼此相邻的所述第一内导电层与所述第二内导电层之间的距离，D11为所述第一内导电层的所述第一左内埋端与所述绝缘本体的所述第三外表面之间的距离，D12为所述第一内导电层的所述第一右内埋端与所述绝缘本体的所述第四外表面之间的距离，D21为所述第二内导电层的所述第二左内埋端与所述绝缘本体的所述第四外表面之间的距离，D22为所述第二内导电层的所述第二右内埋端与所述绝缘本体的所述第三外表面之间的距离。

Images