[go: up one dir, main page]

CN115563911A - 一种芯片的验证方法及装置、电子设备、存储介质 - Google Patents

一种芯片的验证方法及装置、电子设备、存储介质 Download PDF

Info

Publication number
CN115563911A
CN115563911A CN202211189886.XA CN202211189886A CN115563911A CN 115563911 A CN115563911 A CN 115563911A CN 202211189886 A CN202211189886 A CN 202211189886A CN 115563911 A CN115563911 A CN 115563911A
Authority
CN
China
Prior art keywords
signal
power
chip
power domain
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211189886.XA
Other languages
English (en)
Other versions
CN115563911B (zh
Inventor
刘静
潘于
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hygon Information Technology Co Ltd
Original Assignee
Hygon Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hygon Information Technology Co Ltd filed Critical Hygon Information Technology Co Ltd
Priority to CN202211189886.XA priority Critical patent/CN115563911B/zh
Publication of CN115563911A publication Critical patent/CN115563911A/zh
Application granted granted Critical
Publication of CN115563911B publication Critical patent/CN115563911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00Details relating to the type of the circuit
    • G06F2115/02System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明实施例公开一种芯片的验证方法及装置、电子设备、存储介质,涉及集成电路验证术领域,能够有效提高芯片验证效率,简化对电路错误的定位。所述方法包括:在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。本发明可用于对芯片的电源管理工作进行验证。

Description

一种芯片的验证方法及装置、电子设备、存储介质
技术领域
本发明涉及集成电路验证技术领域,尤其涉及一种芯片的验证方法及装置、电子设备、存储介质。
背景技术
在集成电路领域,芯片设计在流片前需要在验证平台进行验证,以保证芯片设计的正确性。然而,传统的芯片验证只能验证芯片的功能,而无法对芯片进行电源管理和低功耗验证。具体而言,低功耗SOC(system on chip,片上系统)设计的实现主要是通过为片上不同功能区域提供不同电压并进行相应的电源管理来实现的,而传统的功能验证中,激励信号无法体现不同电源域的电压输入对电路设计的影响。
为了能够在对芯片进行电源管理和功耗的验证,出现一种将电源网络和电压驱动对设计的影响纳入到功能仿真中的技术,可以在编译过程中输出包括多电源域检查的报告文件,其中包括电源网络连接和电源控制相关的报告,以便设计验证人员进行检查。然而,该技术在动态仿真中只能输出相应的仿真波形,而芯片行为的具体检查工作仍然需要验证人员根据输出的仿真波形进行进一步判断,导致芯片验证效率较低且对错误定位困难。
发明内容
有鉴于此,本发明实施例提供一种芯片的验证方法及装置、电子设备、存储介质,能够有效提高芯片验证效率,简化对电路错误的定位。
第一方面,本发明实施例提供一种芯片的验证方法,包括:在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
在一种实施方式中,所述与电源域变换相关的信号的获取规则包括以下至少一项:
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息;
当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;
当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;
当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。
在一种实施方式中,所述根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作包括以下至少一项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
在一种实施方式中,所述第一上电序列包括所述预设位点的上电电压大小和上电时序;所述第一复位序列包括所述预设位点的复位电平和复位时序。
在一种实施方式中,所述根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,所述方法还包括:将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息包括以下至少一项:位点位置、错误类型、错误原因。
在一种实施方式中,所述在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,所述方法还包括:通过脚本文件记录所述信号获取规则和所述信号比较规则;将所述脚本文件输入所述芯片的测试平台,以根据所述测试平台、所述芯片的寄存器传输级(register-transfer level,RTL)电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。
第二方面,本发明的实施例还提供一种芯片的验证装置,包括:获取单元,用于在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;比较单元,用于根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;确定单元,用于根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
在一种实施方式中,所述与电源域变换相关的信号的获取规则包括以下至少一项:
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息;
当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;
当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;
当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。
在一种实施方式中,所述比较单元,具体用于以下至少一项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
在一种实施方式中,所述第一上电序列包括所述预设位点的上电电压大小和上电时序;所述第一复位序列包括所述预设位点的复位电平和复位时序。
在一种实施方式中,所述装置还包括:输出单元,用于在根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息包括以下至少一项:位点位置、错误类型、错误原因。
在一种实施方式中,所述装置还包括:记录单元,用于在在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,通过脚本文件记录所述信号获取规则和所述信号比较规则;输入单元,用于将所述脚本文件输入所述芯片的测试平台,以根据所述测试平台、所述芯片的寄存器传输级电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。
第三方面,本发明的实施例还提供一种电子设备,所述电子设备包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行本发明的任一实施例提供的芯片的验证方法。
第四方面,本发明的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现本发明的任一实施例提供的芯片的验证方法。
本发明的实施例提供的芯片的验证方法及装置、电子设备、存储介质,能够在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作,由于该芯片包括多个电源域,而信号获取规则包括芯片中与电源域变换相关的信号的获取规则,这样,就能及时获取芯片的动态仿真中,与电源域变换相关的信号在预设位点的信号电平,并按照每个预设位点对应的信号比较规则对该信号电平进行比较操作,从而根据比较结果确定预设位点是否存在与电源域变换相关的电路错误,整个过程无需技术人员对电路行为进行复杂的仿真波形分析和问题查找,因此能够提高芯片验证效率,简化对电路错误的定位。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明的实施例提供的芯片的验证方法的一种流程图;
图2为本发明的实施例提供到的芯片的验证方法中验证环境输入、输出文件的一种示意图;
图3为本发明的实施例提供的芯片的验证装置的一种结构示意图;
图4为本发明的实施例提供的电子设备的一种结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
第一方面,本发明的实施例提供一种芯片的验证方法,能够有效提高芯片验证效率,简化电路错误的定位。
如图1所示,本发明的实施例提供一种芯片的验证方法,包括:
S11,在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;
本发明的实施例中,芯片的动态仿真可以包括在验证平台中对芯片的参考模型应用各种验证用例来验证芯片电源管理情况的活动。可选的,在本发明的一种实施方式中,对芯片电源管理的验证也可以与对芯片的功能验证一起集成在同一个验证环境中,从而将电源管理验证与功能验证相结合。
为了有效降低芯片功耗,同一芯片中可以提供两个甚至更多个不同电压的供电电源,并为芯片的不同功能区域分别提供不同的供电电压,或者在不同的条件下,为同一功能区域提供不同的供电电压。这样的芯片即为包括多个电源域的芯片。在多电源域芯片运行中,芯片中各种电路模块电源域的变换可能会引起电路中相关位点的信号电平的变化,可以将这些相关位点中的部分位点或全部位点,定义为预设位点。可选的,每个电源域发生变换时的对应预设位点可以为一个,也可以为多个,本发明的实施例对此不做限定。
为了验证芯片的电源域变换是否符合芯片的设计要求,本步骤中,可以按照预设信号获取规则,获取每个电源域发生变换时对应预设位点的信号电平,以便在后续步骤中利用该信号电平确定电源域变换是否符合芯片的设计要求。可选的,该信号获取规则中可以约定电源域在发生何种变换的情况下,对应采集哪些位点上的信号电平。该信号获取规则可以预先编写成相应的文件,以便在芯片验证中调用。
S12,根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;
获取了预设位点的信号电平后,本步骤中,可以根据不同位点对应的信号比较规则,对相应位点的信号电平执行比较操作。可选的,该比较操作既可以包括在获取的各信号电平之间进行相互比较,也可以包括将获取的信号电平与其他预设的电平值进行比较。而且,不同的预设位点可以对应不同的信号比较规则,并基于这些不同的信号比较规则进行不同的比较操作。在本发明的一个实施例中,信号比较规则也可以预先编写成相应的文件,以便在芯片验证中调用。
S13,根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
经过步骤S12中对不同预设位点的信号电平进行相应的比较操作后,可以得到相应的比较结果。本步骤中,可以根据这些比较结果来确定芯片中的预设位点是否存在与电源域变换相关的电路错误。例如,在本发明的一个实施例中,如果预设位点A对应的信号电平与预设的电平值的比较结果为二者不一致,则可以确定该预设位点A存在与电源域变换相关的电路错误。
本发明的实施例提供的芯片的验证方法,能够在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作,由于该芯片包括多个电源域,而信号获取规则包括芯片中与电源域变换相关的信号的获取规则,这样,就能及时获取芯片的动态仿真中,与电源域变换相关的信号在预设位点的信号电平,并按照每个预设位点对应的信号比较规则对该信号电平进行比较操作,从而根据比较结果确定预设位点是否存在与电源域变换相关的电路错误,整个过程无需技术人员对电路行为进行复杂的仿真波形分析和问题查找,因此能够提高芯片验证效率,简化对电路错误的定位。
具体而言,芯片中不同的功能区可能会根据电路的运行状况,在不同的时刻采用不同的电源域变换策略,而对每个功能区而言,每次电源域变换可能会对一些电路位点的信号电平造成冲击或波动,从而可能影响电路功能或稳定性,为此,本发明的实施例提供的芯片的验证方法,可以在芯片验证中找出这些可能被电源域变换影响的电路位点,并具体验证每个位点上的信号电平是否被影响、是否保持其应有的电平或者是否被设置为预设电平。
为了进行上述芯片验证,本发明的一个实施例中,可以预先为芯片定义出与电源域变换相关的信号的获取规则,并根据该获取规则,获取相应位点的信号电平。
举例而言,在本发明的一个实施例中,与电源域变换相关的信号的获取规则可以包括以下一项或多项:
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;例如,在本发明的一个实施例中,芯片设计要求是,电源域domain1变换引起电路模块module1、电路模块module2、电路模块module3依次进行上电复位,则相应的,与电源域变换相关的信号的获取规则例如可以为:当电源域domain1变换时,分别获取电路模块module1、电路模块module2、电路模块module3的上电信号和/或复位信号,以便在步骤S12中进行相应的信号比较操作。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息等;例如,在本发明的一个实施例中,芯片的设计要求是,电源域domain2变换会引起电路模块module4上电复位,则与电源域变换相关的信号的获取规则例如可以为:当电源域domain2变换时,获取芯片上电复位的相关行为信息,例如获取只读存储器的自检测信息,时钟建立信息等,以便在步骤S12中进行相应的信号比较操作。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;例如,在一种实施方式中,芯片的设计要求是,当电源域domain3变换时,对应的信号signal1和signal2会跨电源域传输,例如信号signal1和signal2由电源域domain3传输到电源域domain4,则与电源域变换相关的信号的获取规则例如可以为:当电源域domain3变换时,获取domain3中signal1和signal2的信号电平,以及domain4中signal1和signal2的信号电平,以便在步骤S12中进行相应的信号比较操作。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元(isolation cell)所保持的钳位电平;在多电源域的设计中,可以通过插入isolation cell来隔断断电电源域的信号传输。这样,断电时,isolation cell会将断电信号保持在一个特定的值,该值可以称为钳位电平(clamp电平),以免由于断电导致该信号变为不确定的值(即电平高低处于不定态X)并将该不确定的值四处传播。在芯片验证中,为了确定该钳位电平是否正确地设置为预设值,本发明的一个实施例中,与电源域变换相关的信号的获取规则例如可以为:当电源域domain4变换引起电路模块module5断电时,获取module5中跨电源域信号signal3对应的isolation cell所保持的钳位电平。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;在一些情况下,芯片的某些电路可能会设计成跨电源域信号发生复位时,其复位电平应与该跨电源域信号对应的隔断单元所保持的钳位电平保持一致,如果未保持一致则视为电路错误。本发明的实施例中,为了确定该一致性是否无误,与电源域变换相关的信号的获取规则例如可以为:当电源域domain5变换引起跨电源域信号signal4断电时,获取跨电源域信号signal4对应的isolation cell所保持的钳位电平clamp4,当电源域domain5变换引起跨电源域信号signal4复位时,获取跨电源域信号signal4的复位电平signal4-reset。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;举例而言,芯片中电路模块module6有4个可以供电的电源域,则与电源域变换相关的信号的获取规则例如可以为:每当电路模块module6的电源域发生切换时,就获取电路模块module6由哪个电源域切换到哪个电源域,从而得到电路模块module6的电源域切换序列。例如,在本发明的一个实施例中,电路模块module6的电源域切换序列为domain6-domain4-domain3-domain5等。
可选的,在一种实施方式中,与电源域变换相关的信号的获取规则可以包括:当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留(retention)操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。具体的,执行数据保留操作的寄存器和/或内存单元可以称为保留单元(retention cell),保留单元是一种能够在电源关闭的情况下保持内部状态的电路单元。例如,对于通过寄存器实现的保留单元而言,保留单元可以由触发器构成。正常情况下,保留单元的触发器和普通的触发器功能一样,但是会把输出数据进行锁存,当电源关掉时,锁存器可以由备用电源供电,因此,锁存器还可以保持原有状态;当恢复供电时,锁存器就可以将锁存的数据输出,从而恢复下电时的状态。本发明的一个实施例中,为了验证数据保留功能是否会因电源域变换而发生错误,与电源域变换相关的信号的获取规则例如可以为:当电源域变换引起芯片中的电路模块module7的电源关断时,获取电路模块module7中执行数据保留(retention)操作的寄存器和/或内存单元中的暂存数据,当电路模块module7重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平,以便在后续步骤中进行相应的信号比较操作。
在步骤S11中获取了预设位点的信号电平后,就可以在步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作。由于电路的复杂性,电源域变换可能会影响到多种信号,而每种信号都可能具有自己的信号获取规则和信号比较规则。
为了利用这些信号获取规则和信号比较规则对芯片进行验证,本发明的一个实施例中,在步骤S11在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,本发明的实施例提供的芯片的验证方法还可以包括:通过脚本文件记录所述信号获取规则和所述信号比较规则;将所述脚本文件输入所述芯片的测试平台(testbench),以根据所述测试平台、所述芯片的寄存器传输级电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。可选的,信号获取规则和信号比较规则既可以记录在同一个脚本文件中,也可以记录在不同的脚本文件中。预设的低功耗设计验证标准例如可以为IEEE 1801标准,即UPF(Unified Power Format,统一功耗格式)。
示例性的,一种芯片验证中文件输入、输出关系示意图可以如图2所示。如图2所示,在本发明的一个实施例中,可以将信号获取规则和信号比较规则输入测试平台,并根据电路电源网络供电源的供电电压和供电顺序将电压激励输入至测试平台中。再将低功耗设计验证标准文件,芯片的寄存器传输级电路,测试平台输入给验证环境仿真工具,验证环境仿真工具可以按照测试平台的验证场景完成电源管理的动态仿真,输出静态电源网络检查报告(例如可以包括电源网络报告,电源端口报告,供电范围,功耗状态报告,隔断单元报告),与电源域变换相关的电路错误报告等,同时根据测试场景生成低功耗验证的覆盖率报告。
下面针对不同的信号获取规则,分别对相应的信号比较规则进行说明。可选的,本发明的一个实施例中,根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括以下一项或多项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
具体而言,在一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列。基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致。可选的,第一上电序列可以包括预设位点的上电电压大小和上电时序,例如上电电压为1.2V,上电时序为仿真时间第200纳秒,第一复位序列可以包括预设位点的复位电平和复位时序,例如复位电平为高电平,复位时序为仿真时间第350纳秒等。也即是说,本实施例中,可以将获取到的上电序列与预设的上电序列相比较,将获取到的复位序列与预设的复位序列相比较,验证二者是否一致。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息。则基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述芯片的所述行为信息与预设的参考信息是否一致。也即是说,本实施例中,可以将获取到的行为信息与预设的参考信息相比较,验证二者是否一致。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;则,基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平。例如,如果其中某个跨电源域信号的信号电平既不是高电平、也不是低电平、也不是高阻态,则该信号电平为不定态电平。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致。也即是说,本实施例中,可以将获取到的钳位电平与预设的钳位电平相比较,验证二者是否一致。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致。也即是说,本实施例中,是将获取到的两种不同的电平相互比较,验证二者是否一致。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致。也即是说,本实施例中,可以将获取到的电源域切换序列与预设的电源域切换序列相比较,验证二者是否一致。
可选的,在另一种实施方式中,步骤S11中与电源域变换相关的信号的获取规则为:当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。基于此,步骤S12中根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作具体可以包括:比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。可以理解的,寄存器和/或内存单元中的暂存数据可以以数字信号“0”或“1”的形式存储,而数字信号“0”、“1”在电路中也代表了不同的信号电平。例如,在正逻辑电路中,“1”代表高电平,“0”代表低电平。在进行比较时,举例而言,在本发明的一个实施例中,电源关断时,寄存器和/或内存单元中的暂存数据为0110,则其对应的信号电平为低电平-高电平-高电平-低电平。重新上电时,如果该寄存器和/或内存单元对应的位点的信号电平也为低电平-高电平-高电平-低电平,则验证结果为二者一致,否则,验证结果为二者不一致。也即是说,本实施例中,是将断电时从寄存器和/或内存单元获取到的暂存数据对应的信号电平,与恢复供电时对应位点上的信号电平相比较,验证二者是否一致。
在根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作之后,即可在步骤S13中即可根据比较结果,确定芯片中的预设位点是否存在与电源域变换相关的电路错误。具体而言,可以根据比较结果是否一致,确定芯片中的预设位点是否存在与电源域变换相关的电路错误。例如,在上述各种比较操作中,如果对应的比较结果为比较结果一致,则可以确定芯片中预设位点的信号电平符合电路的设计要求,因此,不存在与电源域变换相关的电路错误,而如果对应的比较结果为比较结果不一致,则可以确定芯片中预设位点的信号电平不符合电路的设计要求,因此,存在与电源域变换相关的电路错误。
进一步地,为了能够使技术人员尽快掌握芯片验证结果,获知芯片存在何种错误或问题,这些错误或问题发生在何处,本发明的一个实施例中,在步骤S13将验证结果所述根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,本发明的实施例提供的芯片的验证方法还可以包括:将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息可以包括以下一项或多项:位点位置、错误类型、错误原因等。其中,位点位置可以包括发生电路错误的位点在电路中的位置分布,可以通过电路模块的标识、端口标识等示出。错误类型可以指发生的是何种类型的电路错误,例如可以预先按照信号获取规则中各信号的获取条件和/或获取时机对错误类型进行分类,例如上电序列错误为错误类型I,数据保留错误为错误类型II等,并在验证报告中示出具体的错误类型。错误原因可以指对引起该错误的原因或源头给出相应的提示。
第二方面,本发明的实施例还提供一种芯片的验证装置,能够能够有效提高芯片验证效率,简化电路错误的定位。
如图3所示,本发明的实施例提供的芯片的验证装置可以包括:
获取单元31,用于在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;
比较单元32,用于根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;
确定单元33,用于根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
本发明的实施例提供的芯片的验证装置,能够在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作,由于该芯片包括多个电源域,而信号获取规则包括芯片中与电源域变换相关的信号的获取规则,这样,就能及时获取芯片的动态仿真中,与电源域变换相关的信号在预设位点的信号电平,并按照每个预设位点对应的信号比较规则对该信号电平进行比较操作,从而根据比较结果确定预设位点是否存在与电源域变换相关的电路错误,整个过程无需技术人员对电路行为进行复杂的仿真波形分析和问题查找,因此能够提高芯片验证效率,简化对电路错误的定位。
在一种实施方式中,所述与电源域变换相关的信号的获取规则包括以下至少一项:
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息;
当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;
当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;
当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。
在一种实施方式中,比较单元32,具体可以用于以下至少一项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
在一种实施方式中,所述第一上电序列包括所述预设位点的上电电压大小和上电时序;所述第一复位序列包括所述预设位点的复位电平和复位时序。
在一种实施方式中,所述装置还可以包括:
输出单元,用于在根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息包括以下至少一项:位点位置、错误类型、错误原因。
在一种实施方式中,所述装置还可以包括:
记录单元,用于在在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,通过脚本文件记录所述信号获取规则和所述信号比较规则;
输入单元,用于将所述脚本文件输入所述芯片的测试平台,以根据所述测试平台、所述芯片的寄存器传输级电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。
第三方面,本发明的实施例还提供一种电子设备,能够有效提高芯片验证效率,简化对电路错误的定位。
如图4所示,本发明的实施例提供的电子设备,可以包括:壳体51、处理器52、存储器53、电路板54和电源电路55,其中,电路板54安置在壳体51围成的空间内部,处理器52和存储器53设置在电路板54上;电源电路55,用于为上述电子设备的各个电路或器件供电;存储器53用于存储可执行程序代码;处理器52通过读取存储器53中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述任一实施例提供的芯片的验证方法。
处理器52对上述步骤的具体执行过程以及处理器52通过运行可执行程序代码来进一步执行的步骤,可以参见前述实施例的描述,在此不再赘述。
第四方面,本发明的实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述实施例提供的任一种芯片的验证方法,因此也能实现相应的技术效果,前文已经进行了详细说明,此处不再赘述。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。
尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
为了描述的方便,描述以上装置是以功能分为各种单元/模块分别描述。当然,在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种芯片的验证方法,其特征在于,包括:
在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;
根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;
根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
2.根据权利要求1所述的方法,其特征在于,所述与电源域变换相关的信号的获取规则包括以下至少一项:
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息;
当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;
当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;
当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。
3.根据权利要求2所述的方法,其特征在于,所述根据所述预设位点对应的信号电平的信号比较规则,对所述信号电平进行比较操作包括以下至少一项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
4.根据权利要求2所述的方法,其特征在于,所述第一上电序列包括所述预设位点的上电电压大小和上电时序;所述第一复位序列包括所述预设位点的复位电平和复位时序。
5.根据权利要求1所述的方法,其特征在于,所述根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,所述方法还包括:
将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息包括以下至少一项:位点位置、错误类型、错误原因。
6.根据权利要求1至5中任一项所述的方法,其特征在于,所述在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,所述方法还包括:
通过脚本文件记录所述信号获取规则和所述信号比较规则;
将所述脚本文件输入所述芯片的测试平台,以根据所述测试平台、所述芯片的寄存器传输级电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。
7.一种芯片的验证装置,其特征在于,包括:
获取单元,用于在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平,其中,所述芯片包括多个电源域,所述信号获取规则包括所述芯片中与电源域变换相关的信号的获取规则;
比较单元,用于根据所述预设位点的信号电平对应的信号比较规则,对所述信号电平进行比较操作;
确定单元,用于根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误。
8.根据权利要求7所述的装置,其特征在于,所述与电源域变换相关的信号的获取规则包括以下至少一项:
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取各所述电路模块对应位点的上电信号和/或复位信号,形成对应的第一上电序列和/或第一复位序列;
当电源域变换引起所述芯片中的至少一个电路模块进行上电复位时,获取所述芯片的预设行为信息,所述行为信息包括以下至少一项:只读存储器的自检测信息,时钟建立信息;
当电源域变换时,根据所述芯片中跨电源域信号的信号清单,分别获取各跨电源域信号的信号电平;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中、与跨电源域信号对应的隔断单元所保持的钳位电平;
当电源域变换引起跨电源域信号发生复位时,获取所述跨电源域信号的复位电平,当电源域变换引起该跨电源域信号发生电源关断时,获取与该跨电源域信号对应的隔断单元所保持的钳位电平;
当所述芯片中的至少一个电路模块的电源域发生切换时,获取所述至少一个电路模块的电源域切换信息,得到所述至少一个电路模块的电源域切换序列;
当电源域变换引起所述芯片中至少一个电路模块的电源关断时,获取所述至少一个电路模块中执行数据保留操作的寄存器和/或内存单元中的暂存数据,当所述至少一个电路模块重新上电时,获取与所述寄存器和/或所述内存单元对应的位点的信号电平。
9.根据权利要求8所述的装置,其特征在于,所述比较单元,具体用于以下至少一项:
比较所述第一上电序列与预设的第二上电序列是否一致,和/或,比较所述第一复位序列与预设的第二复位序列是否一致;
比较所述芯片的所述行为信息与预设的参考信息是否一致;
比较各所述跨电源域信号的信号电平与预设电平的关系,以确定各所述跨电源域信号的信号电平是否为不定态电平;
比较所述隔断单元保持的钳位电平与预设的钳位电平是否一致;
比较所述跨电源域信号发生复位时的复位电平与该跨电源域信号发生电源关断时的钳位电平是否一致;
比较所述电路模块的电源域切换序列与预设的电源域切换序列是否一致;
比较所述暂存数据对应的信号电平与所述寄存器和/或所述内存单元对应的位点的信号电平是否一致。
10.根据权利要求8所述的装置,其特征在于,所述第一上电序列包括所述预设位点的上电电压大小和上电时序;所述第一复位序列包括所述预设位点的复位电平和复位时序。
11.根据权利要求7所述的装置,其特征在于,还包括:
输出单元,用于在根据比较结果,确定所述芯片中的所述预设位点是否存在与电源域变换相关的电路错误之后,将存在电路错误的位点的相关信息输出在验证报告中,其中,所述相关信息包括以下至少一项:位点位置、错误类型、错误原因。
12.根据权利要求7至11中任一项所述的装置,其特征在于,还包括:
记录单元,用于在在芯片的动态仿真中,根据预设信号获取规则,获取所述芯片中预设位点的信号电平之前,通过脚本文件记录所述信号获取规则和所述信号比较规则;
输入单元,用于将所述脚本文件输入所述芯片的测试平台,以根据所述测试平台、所述芯片的寄存器传输级电路以及预设的低功耗设计验证标准,对所述芯片进行动态仿真。
13.一种电子设备,其特征在于,所述电子设备包括:壳体、处理器、存储器、电路板和电源电路,其中,电路板安置在壳体围成的空间内部,处理器和存储器设置在电路板上;电源电路,用于为上述电子设备的各个电路或器件供电;存储器用于存储可执行程序代码;处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序,用于执行前述权利要求1至6中任一项所述的芯片的验证方法。
14.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有一个或者多个程序,所述一个或者多个程序可被一个或者多个处理器执行,以实现前述权利要求1至6中任一项所述的芯片的验证方法。
CN202211189886.XA 2022-09-28 2022-09-28 一种芯片的验证方法及装置、电子设备、存储介质 Active CN115563911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211189886.XA CN115563911B (zh) 2022-09-28 2022-09-28 一种芯片的验证方法及装置、电子设备、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211189886.XA CN115563911B (zh) 2022-09-28 2022-09-28 一种芯片的验证方法及装置、电子设备、存储介质

Publications (2)

Publication Number Publication Date
CN115563911A true CN115563911A (zh) 2023-01-03
CN115563911B CN115563911B (zh) 2025-11-28

Family

ID=84742625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211189886.XA Active CN115563911B (zh) 2022-09-28 2022-09-28 一种芯片的验证方法及装置、电子设备、存储介质

Country Status (1)

Country Link
CN (1) CN115563911B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719181A (zh) * 2009-12-03 2010-06-02 北京中星微电子有限公司 一种多电源域集成电路的动态验证装置及方法
US20130305207A1 (en) * 2012-05-10 2013-11-14 Synopsys Taiwan Co. Ltd. Method for detecting and debugging design errors in low power ic design
CN112131831A (zh) * 2020-11-25 2020-12-25 北京智芯微电子科技有限公司 多电源域版图布局方法及存储介质
CN112187251A (zh) * 2019-07-05 2021-01-05 円星科技股份有限公司 用于具有多个电源域的集成电路的电源管理电路和方法
CN112861458A (zh) * 2021-03-04 2021-05-28 西安石油大学 一种芯片低功耗验证方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719181A (zh) * 2009-12-03 2010-06-02 北京中星微电子有限公司 一种多电源域集成电路的动态验证装置及方法
US20130305207A1 (en) * 2012-05-10 2013-11-14 Synopsys Taiwan Co. Ltd. Method for detecting and debugging design errors in low power ic design
CN112187251A (zh) * 2019-07-05 2021-01-05 円星科技股份有限公司 用于具有多个电源域的集成电路的电源管理电路和方法
CN112131831A (zh) * 2020-11-25 2020-12-25 北京智芯微电子科技有限公司 多电源域版图布局方法及存储介质
CN112861458A (zh) * 2021-03-04 2021-05-28 西安石油大学 一种芯片低功耗验证方法

Also Published As

Publication number Publication date
CN115563911B (zh) 2025-11-28

Similar Documents

Publication Publication Date Title
US8135571B2 (en) Validating manufacturing test rules pertaining to an electronic component
US7178115B2 (en) Manufacturing method and apparatus to avoid prototype-hold in ASIC/SOC manufacturing
US8234617B2 (en) Method and system for re-using digital assertions in a mixed signal design
US6363509B1 (en) Method and apparatus for transforming system simulation tests to test patterns for IC testers
US9355206B2 (en) System and method for automated functional coverage generation and management for IC design protocols
CN112069754B (zh) 芯片设计方法、系统、设备以及存储介质
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US6339837B1 (en) Hybrid method for design verification
CN117725869A (zh) 断言开发方法、芯片验证方法、装置、设备及介质
US20080209369A1 (en) Device, method, and storage for verification scenario generation, and verification device
US8255859B2 (en) Method and system for verification of multi-voltage circuit design
US7152216B2 (en) Method, system, and computer program product for automatic insertion and correctness verification of level shifters in integrated circuits with multiple voltage domains
CN117350208A (zh) 时序逻辑元件性能检查方法及设备
CN114091383A (zh) 测试序列生成方法、装置、系统及相关设备
CN113868046A (zh) 一种pad控制单元的功能验证方法、系统及相关组件
US7840924B2 (en) Apparatus, method, and program for verifying logic circuit operating with multiple clock signals
CN120066876A (zh) 主机平台、存储设备通信逻辑的测试系统和方法
CN120371618A (zh) 一种系统级芯片的寄存器验证方法及相关设备
CN117371386B (zh) 电路布局更新方法、装置、设备及存储介质
CN115563911A (zh) 一种芯片的验证方法及装置、电子设备、存储介质
Kamath et al. A comprehensive multi-voltage design platform for system-level validation of standard cell library
US7047173B1 (en) Analog signal verification using digital signatures
US6854102B1 (en) System and method of acquiring delay, setup and hold values for integrated circuit cells
JP2004178267A (ja) メモリ回路生成方法および装置、メモリ回路、回路モデル検証方法および装置、回路モデル生成方法および装置
US8869080B2 (en) Automatically identifying resettable flops for digital designs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant