CN115566035A - 芯片级封装及相关方法 - Google Patents

Abstract

本申请涉及芯片级封装及相关方法。半导体封装的实施方案可包含：裸片，其耦合到玻璃盖；一或多个内壁，其具有耦合到所述裸片的第一材料；外壁，其具有耦合到所述裸片的第二材料；及玻璃盖，其在所述一或多个内壁处且在所述外壁处耦合到所述裸片；其中所述外壁可位于所述裸片及所述玻璃盖的边缘处，且所述一或多个内壁可位于所述外壁的周界内距所述外壁的所述周界预定距离处；且其中所述第一材料的模量可低于所述第二材料的模量。

Description

芯片级封装及相关方法

分案申请信息

本发明是申请日为2017年7月14日、申请号为201710573644.3、发明名称为“芯片级封装及相关方法”的发明专利申请案的分案申请。

技术领域

本文献的各方面一般来说涉及半导体封装，例如芯片级封装。更具体实施方案涉及用于图像传感器的芯片级封装。

背景技术

按惯例，芯片级封装(CSP)是设计成与半导体裸片(芯片)自身相同大小或接近相同大小。常规CSP封装包含各种类型的半导体裸片，包含图像传感器。用于图像传感器的常规封装包含在裸片的包含传感器阵列的部分上方的盖，其允许将传感器阵列暴露于光。

发明内容

半导体封装的实施方案可包含：裸片，其耦合到玻璃盖；一或多个内壁，其具有耦合到所述裸片的第一材料；外壁，其具有耦合到所述裸片的第二材料；及玻璃盖，其在所述一或多个内壁处且在所述外壁处耦合到所述裸片；其中所述外壁可位于所述裸片及所述玻璃盖的边缘处，且所述一或多个内壁可位于所述外壁的周界内距所述外壁的所述周界预定距离处；且其中所述第一材料的模量可低于所述第二材料的模量。

半导体封装的实施方案可包含以下各项中的一者、所有或任一者：

所述外壁上及所述一或多个内壁上的最大腔壁应力可小于40MPa。

所述半导体封装可能够通过湿气敏感度等级(MSL)1测试。

所述第一材料可以是干膜，且所述第二材料可以是焊料掩模。

半导体封装的实施方案可使用形成半导体封装的方法来形成。所述方法可包含：提供玻璃盖；在所述玻璃盖上图案化第一材料；在所述玻璃盖上图案化第二材料；在所述第一材料处且在所述第二材料处将晶片耦合到所述玻璃盖；及通过单个化所述晶片及所述玻璃盖而从所述晶片及所述玻璃盖形成一或多个半导体封装；其中所述第二材料可在所述玻璃盖及所述晶片的边缘处形成外壁，且所述第一材料可在所述外壁的周界内侧距所述外壁的所述周界预定距离处形成内壁；且其中所述第一材料的模量可低于所述第二材料的模量。

形成半导体封装的方法的实施方案可包含以下各项中的一者、所有或任一者：

所述外壁上及所述一或多个内壁上的最大腔壁应力可小于40MPa。

所述半导体封装可能够通过湿气敏感度等级(MSL)1测试。

所述第一材料可以是干膜，且所述第二材料可以是焊料掩模。

半导体封装的实施方案可使用用于制作半导体封装的方法来制造。所述方法可包含：提供晶片及玻璃盖；图案化第一材料以在所述晶片上形成内壁；在所述玻璃盖上图案化第二材料以形成外壁；及在所述第一材料处且在所述第二材料处将所述玻璃盖与所述晶片耦合；其中所述第一材料的模量低于所述第二材料的模量。

制作半导体封装的方法的实施方案可包含以下各项中的一者、所有或任一者：

所述外壁上及所述一或多个内壁上的最大腔壁应力可小于40MPa。

所述半导体封装可能够通过湿气敏感度等级(MSL)1测试。

所述第一材料可以是干膜，且所述第二材料可以是焊料掩模。

所属领域的技术人员从具体实施方式及图式以及从权利要求书将明了前述及其它方面、特征及优点。

附图说明

下文中将联合附图描述各实施方案，其中相同标记表示相同元件，且其中：

图1A是具有单腔壁的常规半导体装置的透视图；

图1B是具有两个同心布置的腔壁的另一半导体装置的透视图。

图2A到2C展示芯片级封装(CSP)的多个视图；

图3是多复合壁CSP的实施方案的透视图；

图4A到4B展示对具有两个腔壁的常规CSP的应力测试模拟的结果；

图5A到5B展示对具有两个腔壁的多复合壁CSP的实施方案的应力测试模拟的结果；

图6A到6F展示用于形成多复合壁CSP的实施方案的方法；且

图7A到7D展示用于形成多复合壁CSP的实施方案的另一方法。

具体实施方式

本发明、其各方面及实施方案不限于本文中所揭示的具体组件、组装程序或方法元素。此项技术中已知的与既定芯片级封装一致的许多额外组件、组装程序及/或方法元素与来自本发明的特定实施方案一起使用将为显而易见的。因此，举例来说，虽然揭示特定实施方案，但此类实施方案及实施组件可包括任何形状、大小、样式、类型、模型、版本、测量、浓度、材料、数量、方法元素、步骤及/或此项技术中已知的用于此类芯片级封装及实施组件以及方法的与既定操作及方法一致的类似物。

参考图1A，图解说明具有单腔壁4的常规芯片级封装(CSP)2的实例。腔壁4用于将封装的盖接合到裸片，且还防止湿气及其它污染物进入裸片与盖之间的腔。参考图1B，图解说明具有双壁设计的常规CSP 6的实例。常规双壁设计针对内壁8及外壁10两者使用相同材料。使用硬的高模量材料(例如焊料掩模)作为腔壁的常规晶片层级CSP技术对于小封装效果很好。然而，当封装或腔较大时，封装在回流期间由于爆米花破裂效应而脱层。对于大的封装来说，使用较软的低模量材料(例如干膜)的腔壁材料比高模量材料效果更好。然而，低模量材料具有在封装切粒期间由以下原因导致的问题：在于单个化(例如锯割)期间诱发的应力期间，低模量材料不能够防止盖与裸片之间的接合的断裂。

参考图2A，图解说明CSP 12的分解视图。CSP包含玻璃盖14、腔壁16、硅层(裸片或芯片)18、钝化层20、重分布层22、焊料掩蔽膜24及球栅阵列26。如可看出，这些层经设计以提供从裸片或芯片到封装将被紧固到的母板的互连，同时还允许芯片18的传感器部分通过玻璃而暴露于光。以此方式，封装能够将所接收光转换为电信号，所述电信号接着在各种实施方案中在封装内部或在外部通过图像处理器来处理。在图2B及2C中，在未分解视图中以剖面图解说明CSP。图2C展示如何将封装的各层接合并紧固在一起以允许在封装边缘处对各层共同的机械密封以及提供封装内各层的电耦合及信号路由两者。

参考图3，图解说明多复合壁CSP 28的实施方案。此实施方案具有两个腔壁(内壁30及外壁32)。内壁30与外壁32的材料彼此不同。内腔壁30包含低模量材料(软)，例如通过非限制性实例，干膜。出于本发明的示范性目的，干膜可由亚利桑那州凤凰城的信越微硅公司(ShinEtsu MicroSi of Phoenix,Arizona)在商标名SINR-3170PFM下制造而成且具有模量150MPa。针对内壁使用低模量材料旨在降低内腔中的应力且相应地降低在回流期间在接合界面处的应力，这帮助防止脱层。外腔壁30包含硬的高模量材料(例如通过非限制性实例，焊料掩模)，其具有(通过非限制性实例)模量4800MPa。如可观察到，低模量材料的模量与高模量材料的模量相差一数量级，但在各种实施方案中，低模量材料的模量与高模量材料的模量之间的差可大于或小于此数量级。在特定实施方案中，低模量材料的模量小于约1000MPa，且高模量材料的模量大于约3000MPa。然而，在其它实施方案中，这些值可不同，保持低模量材料小于高模量材料的模量的一般关系。

针对外壁使用高模量材料会加强封装的边缘，使得在单个化过程(特别是在所述过程涉及锯割的情况下)期间，盖从裸片脱层的风险被降低。针对外壁使用高模量材料将用于防止在锯割期间在封装的边缘处形成的裂缝或碎片传播到腔中、破坏腔上的密封件及将腔暴露于湿气或其它污染物。腔壁30及32可采取各种各样的封闭形状中的任一者，包含(通过非限制性实例)正方形、矩形、圆形、椭圆形、多边形或任何其它封闭形状。在各种实施方案中，腔壁30及32中的每一者的边缘可包含各种图案，包含之字形、平坦、波状等。在各种实施方案中，可包含多于一个内腔壁，从而提供具有三个或多于三个腔壁的设计，其中内腔壁由具有小于外腔壁的模量的不同材料制成。在特定实施方案中，内腔壁可包含具有彼此不同的模量的材料，其各自小于形成外腔壁的材料的模量。

参考图4A到4B，图解说明来自对具有各自由相同高模量材料制成的两个腔壁的常规CSP 34的应力模拟的结果。如从图4A可观察到，腔壁的最大预测应力是92.39MPa。在图5A到5B中，图解说明来自对具有两个腔壁(其中内壁由模量比外壁低的材料制成)的多复合CSP 40的实施方案的应力模拟的结果。通过检查，图5A中的腔壁的最大预测应力是35.04MPa，为常规CSP的应力的约30％。在模拟中，34及40两者的总封装大小是7mm X 6mm，且封装34及40的内腔是5.5mm X 4.25mm。常规CSP 34使用常规焊料掩模作为外壁36及内壁38两者的腔壁。多复合壁CSP 40的实施方案使用常规焊料掩模作为外腔壁42且使用由信越公司在商标名SINR-3170PFM下制造的干膜作为内腔壁44。出于模拟的目的，封装34及40两者均经受相同回流过程的热循环。图4B及5B中图解说明CSP的硅上的所得应力。封装的硅上的应力也减小，如图4B及5B中图解说明。常规CSP 50具有445MPa的最大硅应力，而多复合CSP 52的最大硅应力仅为418MPa。

鉴于关于采用具有相同高模量材料的两个腔壁的常规CSP当前已知，通过使用具有较低材料模量的腔壁而将由腔壁经历的最大应力降低70％的能力是良好结果。

在模拟中常规CSP封装由于腔壁中及接合界面处的高应力而无法通过湿气敏感度等级(MSL)3测试。相比来说，在此模拟中多复合CSP 52由于腔壁中及接合界面处的经降低应力而可通过MSL 3测试及甚至MSL 1测试。

湿气/回流敏感度等级(MSL)是针对其中湿气敏感装置可在湿气渗入到装置中之前暴露于环境室条件的时间段的标准。陷获于装置内的湿气可膨胀且导致脱层、在玻璃内部上冷凝、线接合损坏、裸片损坏、内部裂缝、胀大及膨化。MSL确定CSP可在安装及回流之前离开其原来的湿气敏感袋多久。MSL 3装置必须在从袋移除的168小时内回流，而MSL 1装置具有离开袋的无限车间寿命。由于如本文中所揭示的那些封装的CSP封装可通过MSL 1测试，因此其可具有大得多的使用灵活性且可显著降低由于湿气渗透导致的现场可靠性失效的风险。

参考图6A到6F，图解说明用于形成多复合壁CSP的实施方案的第一方法的实施方案。在图6A中，提供玻璃盖54。在图6B到6C中，在玻璃盖54上图案化第一材料56以形成内腔壁的结构。在图6D到6E中，通过在第一材料的图案上方进行涂覆而在玻璃盖54上形成第二材料58且接着进行图案化以在移除多余材料之后形成外腔壁。图案化第一材料56及第二材料58的过程可(通过非限制性实例)通过模板印刷、光刻、掩蔽、蚀刻、施加预成型模板、其任何组合或形成层的任何其它方法而执行。在图6F中，在第一材料56处将晶片60耦合到玻璃盖54，且在第二材料58处将晶片60接合到盖54。在替代实施方案中，可在晶片60上图案化第一材料56及第二材料58，且可在第一材料56及第二材料58处将玻璃盖54耦合到晶片60。接着，通过单个化封装而从晶片60及玻璃盖54形成一或多个半导体封装，所述单个化可通过锯割、激光切割或单个化半导体装置的任何其它方法而进行。第二材料58在玻璃盖54及晶片60的边缘处形成外壁。第一材料56在外壁的周界内侧距外壁的周界预定距离处形成内壁。如先前所揭示，在各种实施方案中可形成多于一个内壁。并且，第一材料的模量低于形成外壁的第二材料的模量。

参考图7A到7D，图解说明用于形成半导体封装的方法的第二实施方案。参考图7A及7C，提供晶片62，且使用本文中所揭示的技术中的任一者图案化第一材料64以在晶片62上形成内壁。参考图7B，提供玻璃盖66，且在玻璃盖66上图案化第二材料68以形成外腔壁。如图7C到7D中所图解说明，接着在第一材料64处且在第二材料68处将玻璃盖66与晶片62耦合。如先前所论述，第一材料的模量低于第二材料的模量。通过非限制性实例，第一材料是干膜，且第二材料是焊料掩模。在所述方法的各实施方案中可形成多个内壁，如先前所揭示。

在各种实施方案中，一种用于制作半导体封装的方法包含：提供晶片及玻璃盖；及图案化第一材料以在所述晶片上形成内壁。所述方法还包含：在所述玻璃盖上图案化第二材料以形成外壁；及在所述第一材料处且在所述第二材料处将所述玻璃盖与所述晶片耦合。所述第一材料的模量低于所述第二材料的模量。所述外壁上及所述一或多个内壁上的最大腔壁应力小于40MPa。所述半导体封装能够通过湿气敏感度等级(MSL)1测试。

在上文描述指芯片级封装及实施组件、子组件、方法及子方法的特定实施方案的地方，应容易地明了，可在不背离本发明的精神的情况下做出若干个修改，且这些实施方案、实施组件、子组件、方法及子方法可应用于其它芯片级封装。

Claims (4)

1.一种用于形成半导体封装的方法，所述方法包括：

提供透明盖；

在所述透明盖上图案化第一材料；

在所述透明盖上图案化第二材料；及

在所述第一材料和所述第二材料处将裸片耦合到所述透明盖；

其中所述第一材料的模量低于所述第二材料的模量。

2.根据权利要求1所述的方法，其中所述外壁上及所述一或多个内壁上的最大腔壁应力小于40MPa。

3.根据权利要求1所述的方法，其中所述半导体封装能够通过湿气敏感度等级MSL1测试。

4.根据权利要求1所述的方法，其中所述第一材料是干膜，且所述第二材料是焊料掩模。

Images