CN115566017A - 一种ggnmos结构 - Google Patents

Abstract

本发明提供一种GGNMOS结构，包括P型衬底，P型衬底中形成有N+有源区；位于N+有源区中的梳齿状的源极区和漏极区；位于P型衬底上表面且设置于源极区和漏极区之间的栅极结构；位于P型衬底中在栅极结构两侧的轻掺杂漏区；覆盖部分栅极结构和漏极区的SAB硅化层；形成于漏极区中的P型离子注入区，P型离子注入区与漏极区之间设有隔离结构；以及位于N+有源区外围的P+保护环。本发明通过在GGNMOS结构的漏极区中形成P型离子注入区，并与最中间的源极区短接，使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到衬底，降低了其他叉指GGNMOS的导通电压，使导通均匀，提高了GGNMOS结构的ESD防护能力。

Description

一种GGNMOS结构

技术领域

本发明涉及半导体制造技术领域，具体涉及一种GGNMOS结构。

背景技术

在集成电路(Integrated Circuits，IC)中，静电放电(Electro staticdischarge，ESD)对芯片的可靠性影响不容忽视，尤其在深亚微米、纳米技术普遍应用的当今，外部环境、人体、机械、辐射场等静电放电对IC芯片破坏性的影响更加显著。业界在IC的设计与制造过程中对ESD的防护做了大量的研究与实践，通常，芯片上的ESD保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压箝制在安全的低电压水平。而基于上述设计考虑，用作ESD保护的器件主要有二极管、GGNMOS(Gate Ground NMOS，即栅接地的NMOS)、可控硅(Silicon Controlled Rectifier，SCR)等。其中GGNMOS对CMOS工艺制程的兼容性、快速的开关响应与低导通电阻等先天优势，成为CMOS工艺制程中最常选作为ESD防护器件的器件之一，其主要采用其寄生的横向NPN(源极-p型衬底-漏极)三极管工作来泄放ESD大电流，该寄生三极管的开启电压取决于该寄生的横向NPN三极管的集电极反向PN结的雪崩击穿电压，即GGNMOS的漏极(Drain)与其衬底中的P阱(P-well)之间的雪崩击穿电压。在选用GGNMOS作为ESD保护器件时需要设计的宽度很大，以保证能通过足够的泄放电流，而由于版图的局限和电流均匀性的要求，现有技术中常常把GGNMOS结构设计成叉指(multi-finger)结构，相当于多个N型MOS结构的指条并联。

图1显示为现有的一种GGNMOS结构的版图结构示意图。如图1所示，包括：P型衬底(P-well)、栅极(Gate)、SAB层、P+保护环、STI(浅槽隔离)、NLDD(N+轻掺杂漏区)、源极区(SN+)和漏极区(DN+)，源极区上形成源极S，漏极区上形成漏极D，且每对源极S和漏极D之间形成的NPN结称为指(finger)，图中||为多个重复单元的意思，在所述P型衬底中形成有多个NMOS管，各个NMOS晶体管的源极和漏极通过接触孔及金属互连结构(未图示)进行相对应的连接，分别连接至接地端或者静电端等。该GGNMOS结构用于ESD保护时，其各个源极S和栅极接地，P+保护环也接地，漏极D连接静电端，且每对源极S和漏极D及其下方的P型衬底形成一个寄生NPN管。

从图1中可以看出，相邻NMOS管共用一个漏极，且相邻两个NMOS管距离P+保护环的距离不同，因此相邻的寄生NPN管的基极与P+保护环之间的P型衬底内阻R-sub也不相同，因此这种多叉指的GGNMOS结构，由于其中间的叉指的体电阻最大，先于其他叉指开启，且各个叉指不能均匀开启，这样造成整体电路的静电防护能力的下降，而且这种GGNMOS结构的NMOS的漏端与P-well之间的击穿电压相对较高，不利于ESD保护。以图1为例，Rsub1＞Rsub2＞Rsub3＞Rsub4，因而中间寄生NPN到四周的NPN会随着ESD电压增加而依次导通，在多叉指GGNMOS器件中，就存在中间GGNMOS(寄生NPN)达到电流极限烧毁而四周的GGNMOS器件未导通的情况，限制了GGNMOS本身的ESD性能。

发明内容

有鉴于此，本发明提供一种GGNMOS结构，用以解决现有GGNMOS结构存在导通不均匀的问题，提升GGNMOS结构的ESD性能。

本发明提供一种GGNMOS结构，所述GGNMOS结构为多叉指并联版图结构，包括：

P型衬底，所述P型衬底中形成有N+有源区；

位于所述N+有源区中的梳齿状的源极区和漏极区、位于所述P型衬底上表面且设置于所述源极区和漏极区之间的栅极结构、位于所述P型衬底中在所述栅极结构两侧的轻掺杂漏区、覆盖部分所述栅极结构和所述漏极区的SAB硅化层；

形成于所述漏极区中的P型离子注入区，所述P型离子注入区与所述漏极区之间设有隔离结构；以及

位于所述N+有源区外围的P+保护环。

优选地，所述P型离子注入区处于所述漏极区的中间位置。

优选地，所述P型离子注入区的上表面与漏极区的上表面齐平。

优选地，所述P型离子注入区的深度与所述漏极区的深度相同。

优选地，所述栅极结构、所述源极区和所述P+保护环均接地，所述漏极区接静电端。

优选地，所述P型离子注入区与位于中心区域的所述源极区端短接。

优选地，所述隔离结构为STI结构。

优选地，所述隔离结构的深度大于所述漏极区的深度。

优选地，所述P+保护环通过隔离结构与邻近的所述源极区进行隔离。

优选地，所述源极区、漏极区均呈条形。

本发明的GGNMOS结构，在现有GGNMOS结构的基础上，在所有叉指GGNMOS的漏极区插入P型离子注入区，使其与最中间的源极区短接，使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到P型衬底，降低了其他叉指GGNMOS的导通电压，使各个叉指能均匀开启，避免了中间GGNMOS达到电流极限烧毁而四周的GGNMOS未导通情况的发生，提升了GGNMOS结构的ESD性能。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1显示为现有的一种GGNMOS结构的版图结构示意图；

图2显示为本发明实施例的一种GGNMOS结构的版图结构示意图；

图3显示为图2对应结构的俯视图；

图4显示为本发明实施例的另一种GGNMOS结构的俯视图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

图2显示为本发明实施例的一种GGNMOS结构的版图结构示意图；图3显示为图2对应结构的俯视图。如图2和图3所示，本发明实施例的GGNMOS结构包括：P型衬底(Psub)，在P型衬底中形成有N+有源区；位于N+有源区中的梳齿状的源极区SN+和漏极区DN+；位于P型衬底上表面且设置于源极区和漏极区之间的栅极结构(Gate)；位于P型衬底中在栅极结构两侧的轻掺杂漏区NLDD；覆盖部分栅极结构和漏极区的SAB硅化层；形成于漏极区中的P型离子注入区(P+)，P型离子注入区与漏极区之间设有隔离结构；以及位于N+有源区外围的P+保护环。

本发明实施例中，P型离子注入区中注入的离子为P+离子，例如可以为B(硼)、In(铟)等。源极区和漏极区为条形，P型离子注入区位于漏极区的中间位置。P型离子注入区的上表面暴露在漏极区表面，即P型离子注入区的上表面与漏极区的上表面齐平。P型离子注入区的深度与所述漏极区的深度相同。当然，在其他的实施例中，P型离子注入区与插入的漏极区的位置也可以是其他的方案，

例如，P型离子注入区也可以不完全处于漏极区的中间位置。

P型离子注入区与插入的漏极区之间设有隔离结构。隔离结构可防止漏电。本发明实施例中，隔离结构为STI，STI的深度大于漏极区的深度。P+保护环通过浅沟槽隔离结构STI与邻近的源极区进行隔离。当然，也可以是其他的隔离方式，这里不再赘述。

栅极结构、源极区SN+和P+保护环均接地(VSS)，漏极区DN+接静电端(VDD)，P型离子注入区(P+)与位于中心区域的源极区端短接。

在本发明实施例，源极区SN+、P型衬底(Psub)以及漏极区DN+形成寄生NPN三极管，源极区SN+为该NPN三极管的发射极E，P型衬底为该NPN三极管的基极B，漏极区DN+为该NPN三极管的集电极C。如图2中箭头方向所示，在漏极区DN+中引入P型离子注入区并且将P型离子注入区(P+)与位于中心区域的源极区端短接，会使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到P型衬底，从而降低了其他叉指GGNMOS的导通电压，进而使各个叉指能均匀开启。

P型离子注入区可以直接利用PMOS工艺制程中的源漏极区离子注入光罩以及同类P型离子，即各个P型离子注入区可以通过PMOS工艺制程中的源漏极区离子注入工艺同步完成，因此无需任何额外的ESD光罩和ESD离子注入，由此简化了工艺，节约了成本。具体地，本发明实施例的GGNMOS结构的一种制造方法包括以下步骤：

首先，提供P型衬底，在所述P型衬底中形成N+有源区，并在P型衬底的非有源区(即N+有源区的外围)形成P+保护环。之后采用LOCOS或者STI等器件隔离方式，实现隔离。较佳地，本发明实施例的GGNMOS结构为现有多叉指并联版图一致，为一个长宽均匀的方型，有利于ESD防护器件在芯片中的整体布局。

接着，在所述N+有源区上依次形成一薄氧化层和多晶硅层，进而刻蚀形成多个栅极结构。所述栅极结构还可包括位于多晶硅层和氧化层两侧的紧侧墙结构，所述侧墙结构可以包括至少一层氧化物层和/或至少一层氮化物层。所述栅极结构两侧定义出了GGNMOS结构的各指条的源极区和漏极区。

然后，以N+有源区上的各个所述栅极结构为掩膜，进行源/漏区注入并进行退火，由此在各个所述栅极结构两侧的N+有源区中形成GGNMOS结构的各指条GGNMOS晶体管的源极区SN+和漏极区DN+。其中，GGNMOS结构的相邻两GGNMOS晶体管可以是共源极区的结构，也可以是共漏极区的结构，还可以是源/漏极区分开的结构。较佳地，本发明实施例的GGNMOS结构为共源极区、共漏极区的结构。

接着，在用于PMOS工艺制程的源/漏极区离子注入工艺中形成在各个漏极区的P型离子注入区。具体地，在结构表面上涂光刻胶，曝光显影后形成P型离子注入光罩，该P型离子注入光罩是在漏极区中间位置。以该P型离子注入光罩为掩膜，采用二氟化硼、磷化铟等材料对所述P型离子注入光罩下的漏极区进行B、In等P+型杂质离子的注入，从而形成P型离子注入区，然后去除光刻胶。其中，P型离子注入区位于漏极区的中间位置。P型离子注入区的上表面暴露在漏极区表面，即P型离子注入区的上表面与漏极区的上表面齐平。P型离子注入区的深度与所述漏极区的深度相同。P型离子注入后的结构可以在快速退火装置中退火。至此，形成本发明实施例的用于静电放电保护的GGNMOS结构。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。

图4显示为本发明实施例的另一种GGNMOS结构的俯视图。如图4所示，在漏极区DN+中插入的P型离子注入区和STI的纵向宽度可以缩小，从而达到节省芯片面积的目的。

本发明的GGNMOS结构，在现有GGNMOS结构的基础上，在所有叉指GGNMOS的漏极区插入P型离子注入区，使其与最中间的源极区短接，使得当ESD电压促使中间叉指GGNMOS导通时，大量的ESD电流进入最中间的源极区进而通过金属连线、漏极区的P型离子注入区注入到P型衬底，降低了其他叉指GGNMOS的导通电压，使各个叉指能均匀开启，改善了GGNMOS的导通均匀性。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种GGNMOS结构，其特征在于，所述GGNMOS结构为多叉指并联版图结构，包括：

P型衬底，所述P型衬底中形成有N+有源区；

位于所述N+有源区中的梳齿状的源极区和漏极区、位于所述P型衬底上表面且设置于所述源极区和漏极区之间的栅极结构、位于所述P型衬底中在所述栅极结构两侧的轻掺杂漏区、覆盖部分所述栅极结构和所述漏极区的SAB硅化层；

形成于所述漏极区中的P型离子注入区，所述P型离子注入区与所述漏极区之间设有隔离结构；以及

位于所述N+有源区外围的P+保护环。

2.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区处于所述漏极区的中间位置。

3.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区的上表面与漏极区的上表面齐平。

4.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区的深度与所述漏极区的深度相同。

5.根据权利要求1所述的GGNMOS结构，其特征在于，所述栅极结构、所述源极区和所述P+保护环均接地，所述漏极区接静电端。

6.根据权利要求1所述的GGNMOS结构，其特征在于，所述P型离子注入区与位于中心区域的所述源极区端短接。

7.根据权利要求1所述的GGNMOS结构，其特征在于，所述隔离结构为STI结构。

8.根据权利要求1所述的GGNMOS结构，其特征在于，所述隔离结构的深度大于所述漏极区的深度。

9.根据权利要求1所述的GGNMOS结构，其特征在于，所述P+保护环通过隔离结构与邻近的所述源极区进行隔离。

10.根据权利要求1所述的GGNMOS结构，其特征在于，所述源极区、漏极区均呈条形。

Images